JP2009278772A - インバータモジュール - Google Patents

Abstract

【課題】アームを、異なる絶縁基板において並列接続されたスイッチング素子にて構成した場合における、各絶縁基板を通して流す電流の均等化を図ることができるインバータモジュールを提供する。
【解決手段】セラミック配線板２１ａにおけるスイッチング素子Ｑ３ａとセラミック配線板２１ｂにおけるスイッチング素子Ｑ３ｂの共通のドレイン用配線パターン同士が、正極用配線部材２７におけるスイッチング素子Ｑ３ａの通電経路に形成されるインダクタンスＬ１、および、正極用配線部材２７におけるスイッチング素子Ｑ３ｂの通電経路に形成されるインダクタンスＬ２よりも小さなインダクタンスＬ５を有するボンディングワイヤ４３により接続されている。
【選択図】図１０

Description

本発明は、インバータモジュールに関するものである。

特許文献１等に開示されているようにインバータモジュールにおいて、放熱板の上に絶縁基板が配置され、この絶縁基板上にインバータのアームを構成するスイッチング素子が実装されている。また、スイッチング素子が配線用板材（バスバー）を用いてコンデンサの正極・負極端子と電気的に接続されている。

ここで、１つのアームを、複数のスイッチング素子を並列接続して構成する場合について説明する。
図１３はインバータにおける上アームの構成部分の斜視図であり、図１４はインバータにおける上アームの回路図である。

図１３において、金属ベース１００の上に２つの絶縁基板１０１，１０２が接合され、各絶縁基板１０１，１０２に半導体チップ１０３，１０４が各々実装されている。各絶縁基板１０１，１０２の半導体チップ１０３，１０４は配線パターン１０５を介して配線用板材１０６にてコンデンサの正極端子と電気的に接続されている。また、各絶縁基板１０１，１０２の半導体チップ１０３，１０４は配線パターン１０７を介して配線用板材１０８にて出力端子と電気的に接続されている。図１４の回路図において、各絶縁基板１０１，１０２が配線用板材１０６，１０８を用いてコンデンサ正極端子および出力端子と電気的に接続されている。

２枚の絶縁基板１０１，１０２に分けて半導体チップ（スイッチング素子）を実装するのは次の理由による。熱により絶縁基板に反りが発生する等の問題により絶縁基板のサイズには限界がある。また、同じ数の半導体チップ（スイッチング素子）を絶縁基板に実装する際に、大きな絶縁基板に多数の半導体チップ（スイッチング素子）を実装するよりも複数の基板に分けて半導体チップ（スイッチング素子）を実装する方が歩留まりがよい。

このように２枚の絶縁基板１０１，１０２に分けて半導体チップ（スイッチング素子）を実装する場合において、電流経路を構成する配線パターンやボンディングワイヤを調整してインダクタンスを均等にしている。
特開２００５−２６１０３５号公報

ところが、コンデンサ用の配線用板材１０６および出力端子用の配線用板材１０８について、製造誤差等により各絶縁基板１０１，１０２毎のインダクタンスが均等にならないことで、電流・電圧がアンバランスとなってしまう。

つまり、図１５においてスイッチング素子Ｑ１０〜Ｑ１３をオンして図１５の上から下に電流を流そうとするがコンデンサ用の配線用板材１０６におけるインダクタンスＬ１１とインダクタンスＬ１２との関係においてＬ１１＞Ｌ１２であったならば、インダクタンスＬ１２を電流が多く流れ絶縁基板１０１側のスイッチング素子Ｑ１０，Ｑ１１には電流が流れにくくなってしまう。

一方、図１５においてフライホールダイオードＤｆ１０〜Ｄｆ１３を通して図１５の下から上に電流を流そうとするが出力端子用の配線用板材１０８におけるインダクタンスＬ１３とインダクタンスＬ１４との関係においてＬ１４＞Ｌ１３であったならば、インダクタンスＬ１３を電流が多く流れ絶縁基板１０２側のフライホイールダイオードＤｆ１２，Ｄｆ１３には電流が流れにくくなってしまう。

本発明は、このような背景の下になされたものであり、その目的は、アームを、異なる絶縁基板において並列接続されたスイッチング素子にて構成した場合における、各絶縁基板を通して流す電流の均等化を図ることができるインバータモジュールを提供することにある。

請求項１に記載の発明では、ベース部材と、前記ベース部材の上に接合された第１の絶縁基板と、前記ベース部材の上に接合された第２の絶縁基板と、前記第１の絶縁基板に実装され、インバータのアームを構成するための第１のスイッチング素子と、前記第２の絶縁基板に実装され、前記第１のスイッチング素子とで同じアームを構成し前記第１のスイッチング素子と電気的に並列接続される第２のスイッチング素子と、前記第１の絶縁基板における第１のスイッチング素子と前記第２の絶縁基板における第２のスイッチング素子の共通の配線パターン同士と電気的に接続された配線用板材と、を備えたインバータモジュールにおいて、前記共通の配線パターン同士を、前記配線用板材における第１のスイッチング素子の通電経路に形成されるインダクタンス、および、前記配線用板材における第２のスイッチング素子の通電経路に形成されるインダクタンスよりも小さなインダクタンスを有する基板間接続用配線部材により接続したことを要旨とする。

請求項１に記載の発明によれば、アームに電流を流す際に次のようになる。
まず、配線用板材における第１のスイッチング素子の通電経路に形成されるインダクタンスと、配線用板材における第２のスイッチング素子の通電経路に形成されるインダクタンスとの関係において両者に差があった場合にはインダクタンスの小さい方に多く流れる。このとき、配線用板材における第１のスイッチング素子の通電経路に形成されるインダクタンス、および、配線用板材における第２のスイッチング素子の通電経路に形成されるインダクタンスよりも小さなインダクタンスを有する基板間接続用配線部材において分岐して流れ、異なる絶縁基板において並列接続されたスイッチング素子にて構成した場合における、各絶縁基板を通して流す電流の均等化を図ることができる。

請求項２に記載のように、請求項１に記載のインバータモジュールにおいて、前記基板間接続用配線部材をボンディングワイヤにて構成してもよく、この場合、請求項３に記載のように前記ボンディングワイヤにより接続する第１の絶縁基板の配線パターンと第２の絶縁基板の配線パターンとが隣接しているとインダクタンスを小さくする上で好ましい。

請求項４に記載のように、請求項１に記載のインバータモジュールにおいて、基板間接続用配線部材を導電性板材にて構成してもよく、この場合、請求項５に記載のように前記導電性板材により接続する第１の絶縁基板の配線パターンと第２の絶縁基板の配線パターンとが隣接しているとインダクタンスを小さくする上で好ましい。

本発明によれば、アームを、異なる絶縁基板において並列接続されたスイッチング素子にて構成した場合における、各絶縁基板を通して流す電流の均等化を図ることができる。

以下、本発明を３相用のインバータモジュールに具体化した一実施形態を図面にしたがって説明する。
まず、インバータモジュールの回路構成を説明する。図１（ａ）に示すように、インバータモジュール１１は、６個のスイッチング素子Ｑ１〜Ｑ６を有するインバータ回路１２を備えている。各スイッチング素子Ｑ１〜Ｑ６には、ＭＯＳＦＥＴ（metal oxide semiconductor 電界効果トランジスタ）が使用されている。インバータ回路１２は、スイッチング素子Ｑ１，Ｑ２、スイッチング素子Ｑ３，Ｑ４、スイッチング素子Ｑ５，Ｑ６がそれぞれ直列に接続されている。各スイッチング素子Ｑ１〜Ｑ６のドレインとソース間には、ダイオードＤ１〜Ｄ６が、逆並列に接続されている。スイッチング素子Ｑ１，Ｑ３，Ｑ５および各スイッチング素子Ｑ１，Ｑ３，Ｑ５に接続されたダイオードＤ１，Ｄ３，Ｄ５の組がそれぞれ上アームを構成している。また、スイッチング素子Ｑ２，Ｑ４，Ｑ６およびスイッチング素子Ｑ２，Ｑ４，Ｑ６に接続されたダイオードＤ２，Ｄ４，Ｄ６の組がそれぞれ下アームを構成している。

スイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインが、配線１３を介して電源入力用のプラス入力端子１４に接続され、スイッチング素子Ｑ２，Ｑ４，Ｑ６のソースが、配線１５を介して電源入力用のマイナス入力端子１６に接続されている。配線１３および配線１５間にはコンデンサ１７が複数並列に接続されている。本実施形態ではコンデンサ１７として電解コンデンサが使用され、コンデンサ１７の正極（プラス）端子が配線１３に接続され、コンデンサ１７の負極（マイナス）端子が配線１５に接続されている。

スイッチング素子Ｑ１，Ｑ２の間の接合点はＵ相端子Ｕに、スイッチング素子Ｑ３，Ｑ４の間の接合点はＶ相端子Ｖに、スイッチング素子Ｑ５，Ｑ６の間の接合点はＷ相端子Ｗに、それぞれ接続されている。各スイッチング素子Ｑ１〜Ｑ６のゲートは駆動信号入力端子Ｇ１〜Ｇ６に接続されている。各スイッチング素子Ｑ１〜Ｑ６のソースは信号端子Ｓ１〜Ｓ６に接続されている。

図１（ａ）での各上アームおよび各下アームの詳しい構成を図１（ｂ）に示す。図１（ｂ）に示すように、各アームはそれぞれスイッチング素子ＱとダイオードＤの組が複数並列に接続された構成となっている。本実施形態では各アームを４組のスイッチング素子ＱおよびダイオードＤで構成している。このように各アームをそれぞれスイッチング素子ＱとダイオードＤの組が複数並列に接続された構成とすることにより、各アームを流れる電流量が大きいが一組当たりの通電電流値を低く抑えることができる。

次に、インバータモジュール１１の構造を説明する。
図２は、インバータモジュールのカバーを省略した模式斜視図であり、図３は同じく平面図である。図４について（ａ）は図３のＡ−Ａ線断面図であり、（ｂ）は（ａ）の一部省略部分拡大図である。図５はセラミック配線板上の結線状態を示す部分平面図である。図６について、（ａ）は図３のＢ−Ｂ線断面図であり、（ｂ）は（ａ）の部分拡大図である。図７について、（ａ）はチップ部品が実装されたセラミック配線板２１の模式斜視図であり、（ｂ）はセラミック配線板２１が実装された金属ベース２０の模式斜視図である。図８は金属ベース２０に支持枠３０および出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗを取り付けた状態の模式斜視図である。

図２および図３に示すように、ベース部材としての銅製の金属ベース２０の上に複数枚の絶縁基板としてのセラミック配線板２１が接合され、セラミック配線板２１上に半導体チップ２３が実装されている。半導体チップ２３は、１個のスイッチング素子（ＭＯＳＦＥＴ）および１個のダイオードが組み込まれている。即ち、半導体チップ２３は、図１（ｂ）に示される一つのスイッチング素子Ｑおよび一つのダイオードＤがワンチップ化されている。

セラミック配線板２１について、図４（ｂ），図５，図７（ａ）に示すように、セラミック配線板２１はセラミック板２６の上面にゲート用配線パターン２４ａ、ドレイン用配線パターン２４ｂ、ソース用配線パターン２４ｃ、ソース信号用配線パターン２４ｄが形成されている。一方、図４（ｂ）に示すように、セラミック板２６の下面には金属板２５が形成され、金属板２５はセラミック配線板２１と金属ベース２０とを接合する接合層として機能する。セラミック板２６は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等によりなり、配線パターン２４ａ，２４ｂ，２４ｃ，２４ｄおよび金属板２５は、例えば、アルミニウムや銅等よりなる。セラミック配線板２１は、金属板２５を介して半田（図示せず）で金属ベース２０に接合されている。

図５に示すように各配線パターン２４ａ，２４ｂ，２４ｃ，２４ｄは帯状に形成されている。ドレイン用配線パターン２４ｂと、ソース用配線パターン２４ｃとは、隣接して平行に延びるように形成され、ゲート用配線パターン２４ａおよびソース信号用配線パターン２４ｄは、配線パターン２４ｃと反対側において配線パターン２４ｂと平行に延びるように形成されている。半導体チップ２３は、ドレイン用配線パターン２４ｂ上に半田で接合されている。半導体チップ２３のゲートとゲート用配線パターン２４ａとがボンディングワイヤ４０により電気的に接続されている。また、半導体チップ２３のソースとソース用配線パターン２４ｃとがボンディングワイヤ４１により電気的に接続されている。半導体チップ２３のソースとソース信号用配線パターン２４ｄとがボンディングワイヤ４２により電気的に接続されている。

また、図５において、左右のセラミック配線板２１，２１間のドレイン用配線パターン２４ｂ同士は複数本（本実施形態では３本）のボンディングワイヤ４３にて電気的に接続されている。ボンディングワイヤ４３により接続するドレイン用配線パターン２４ｂとドレイン用配線パターン２４ｂとは隣接しており、最短距離でボンディングしている。同様に、左右のセラミック配線板２１，２１間のソース用配線パターン２４ｃ同士は複数本（本実施形態では３本）のボンディングワイヤ４４にて電気的に接続されている。ボンディングワイヤ４４により接続するソース用配線パターン２４ｃとソース用配線パターン２４ｃとは隣接しており、最短距離でボンディングしている。

図７（ｂ）に示すように、金属ベース２０はほぼ矩形状に形成され、セラミック配線板２１も矩形状に形成されている。セラミック配線板２１は１２個設けられ、長手方向が金属ベース２０の長手方向と直交する状態で各列６個となるように２列、６行に配置されている。そして、各行の２個のセラミック配線板２１上に配置された半導体チップ２３がインバータ回路１２の各アームを構成する。本実施形態では、半導体チップ２３は、各セラミック配線板２１上に２個ずつ実装されており、４個の半導体チップ２３がそれぞれ１つのアームを構成する。図５に示すように半導体チップ２３は配線パターン２４ｂの長手方向における両側に半導体チップ２３が１個ずつ位置するように配置されている。

図３，４に示すように、セラミック配線板２１の上には板材よりなる正極用配線部材２７および負極用配線部材２８が配置されている。本実施形態では、正極用配線部材２７の上方に負極用配線部材２８が配置されている。正極用配線部材２７は図１（ａ）における配線１３を、負極用配線部材２８は図１（ａ）における配線１５をそれぞれ構成する。

図４の正極用配線部材２７および負極用配線部材２８について、長方形の平板状をなす本体部２７ａ，２８ａは、セラミック配線板２１の上方においてセラミック配線板２１と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。垂下部２７ｂ，２８ｂが、本体部２７ａ，２８ａの幅方向の端部両側から屈曲しセラミック配線板２１側に向かって延びている。垂下部２７ｂ，２８ｂは、図４（ｂ）等に示すように本体部２７ａ，２８ａの幅方向の中心線に対して線対称に設けられている。垂下部２７ｂ，２８ｂは、互いに重なる状態で配置されている。

垂下部２７ｂ，２８ｂの下端から端子部２７ｃ，２８ｃが下方に延び、さらに、その下端から本体部２７ａ，２８ａと平行に延びるように屈曲形成されている（図２参照）。端子部２７ｃ，２８ｃは複数（この実施形態では３対６個）設けられている。端子部２７ｃの先端において接合部２７ｃ１が、上アームを構成するセラミック配線板２１上のドレイン用配線パターン２４ｂの中央部に超音波接合されている。一方、端子部２８ｃの先端において接合部２８ｃ１が、下アームを構成するセラミック配線板２１上のソース用配線パターン２４ｃの中央部に超音波接合されている。そして、各接合部２７ｃ１，２８ｃ１は、図３に示すように配線部材２７，２８の同じ側に配置された各端子部２７ｃ，２８ｃの超音波接合箇所が一直線上に位置するように設けられて、各配線パターン２４ｂ，２４ｃに超音波接合されている。

一方、正極用配線部材２７の本体部２７ａと負極用配線部材２８の本体部２８ａとの間には、両者の電気的絶縁性を確保するための絶縁シート２９ａ（図４（ｂ）に図示）が配置されている。図４に示すように、負極用配線部材２８の本体部２８ａ上に、複数（本実施形態では４個）のコンデンサ１７が正極端子１７ａおよび負極端子１７ｂ（図９参照）が下向きになる状態で絶縁シート２９ｂを介して配置されている。

また、正極用配線部材２７の本体部２７ａ、負極用配線部材２８の本体部２８ａおよび絶縁シート２９ａ，２９ｂには、コンデンサ１７の正極端子１７ａおよび負極端子１７ｂを挿通可能な貫通孔が形成されている。詳しくは、図９に示すように、負極用配線部材２８の貫通孔２８ｄについて、図９（ａ）において右側面から連結用突片２８ｅが水平方向に中央部に向かって延び、連結用突片２８ｅは貫通孔２８ｄの中央部において下方に延びている。同様に、正極用配線部材２７の貫通孔２７ｄについて、図９（ａ）において右側面から連結用突片２７ｅが水平方向に中央部に向かって延び、連結用突片２７ｅは貫通孔２７ｄの中央部において下方に延びている。コンデンサ１７の負極端子１７ｂおよび正極端子１７ａは下方に延びている。そして、図９（ｂ）に示すように、負極用配線部材２８の連結用突片２８ｅの先端部とコンデンサ１７の負極端子１７ｂの先端部、および、正極用配線部材２７の連結用突片２７ｅの先端部とコンデンサ１７の正極端子１７ａの先端部が、一括で接合されている。このようにして各コンデンサ１７の正極端子１７ａが正極用配線部材２７の本体部２７ａに接続され、負極端子１７ｂが負極用配線部材２８の本体部２８ａに接続されている。

図９（ａ）において正極用配線部材２７を通した左右の接合部２７ｃ１への電流経路がＬ２７ａ，Ｌ２７ｂとなり、左右で経路長さが異なっており、インダクタンスが異なる。同様に、図９（ａ）において負極用配線部材２８を通した左右の接合部２８ｃ１への電流経路がＬ２８ａ，Ｌ２８ｂとなり、左右で経路長さが異なっており、インダクタンスが異なる。

図２，３に示すように、金属ベース２０には、その周縁に沿うように電気的絶縁性の支持枠３０が、全てのセラミック配線板２１を枠内に収容する状態に固定されている。正極用配線部材２７の本体部２７ａの長手方向の一端部には、外部電源入力用のプラス入力端子１４が形成されている。プラス入力端子１４は、一部が支持枠３０の外側に位置するように配置されている。負極用配線部材２８の本体部２８ａには、その長手方向の正極用配線部材２７のプラス入力端子１４が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子１６が形成されている。マイナス入力端子１６も、一部が支持枠３０の外側に位置するように配置されている。

図２および図３等に示すように、インバータモジュール１１の３つの出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗは、板材よりなり、側面ほぼＬ字状に形成されるとともに、上方に向かって延びる部分が支持枠３０の近くに位置し、横方向に延びる部分が正極用配線部材２７の本体部２７ａの下方においてその長手方向と直交する状態で配置されている。正極用配線部材２７と出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗとは、シリコーンゲル３６（図４（ａ）に図示）で絶縁が確保されている。また、ゲル３６を用いて正極用配線部材２７の垂下部２７ｂと負極用配線部材２８の垂下部２８ｂとの絶縁が確保されている。出力端子用配線部材３２Ｕは、スイッチング素子Ｑ１およびダイオードＤ１で構成される上アームのソース用配線パターン２４ｃと、スイッチング素子Ｑ２およびダイオードＤ２で構成される下アームのドレイン用配線パターン２４ｂとに超音波接合されている。出力端子用配線部材３２Ｖは、スイッチング素子Ｑ３およびダイオードＤ３で構成される上アームのソース用配線パターン２４ｃと、スイッチング素子Ｑ４およびダイオードＤ４で構成される下アームのドレイン用配線パターン２４ｂとに超音波接合されている。出力端子用配線部材３２Ｗは、スイッチング素子Ｑ５およびダイオードＤ５で構成される上アームのソース用配線パターン２４ｃと、スイッチング素子Ｑ６およびダイオードＤ６で構成される下アームのドレイン用配線パターン２４ｂとに超音波接合されている。

図３等に示すように、各出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗは、セラミック配線板２１とほぼ同じ幅の銅板をプレス加工することで形成されている。図５に示すように、各出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗには、上アームを構成する２個のセラミック配線板２１の配線パターン２４ｃのほぼ中央部と、下アームを構成する２個のセラミック配線板２１の配線パターン２４ｂのほぼ中央部にそれぞれ接合される合計４個の接合部３５がそれぞれ設けられている。図８に示すように各出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗは、ほぼＬ字状に屈曲され、かつ２個の接合部３５が水平に延びる部分の先端両側で、２個の接合部３５が屈曲部寄りでそれぞれ下側に突出するように形成されている。各出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗは、各２個の接合部３５の間に負極用配線部材２８の端子部２８ｃを配置可能な空間５０が設けられている。そして、各２個の接合部３５は、図３に示すように、正極用配線部材２７および負極用配線部材２８の接合部２７ｃ１，２８ｃ１と一直線上に位置するように配線パターン２４ｂ，２４ｃ上に接合されている。

図３，５に示すように、各アームに対応するそれぞれ２個のセラミック配線板２１のうち、出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗの先端側と対応するセラミック配線板２１のゲート用配線パターン２４ａには、駆動信号入力端子Ｇ１〜Ｇ６の第１端部が、ソース信号用配線パターン２４ｄには信号端子Ｓ１〜Ｓ６の第１端部が、それぞれ接合されている。各端子Ｇ１〜Ｇ６，Ｓ１〜Ｓ６は、図３に示すように、第２端部が支持枠３０から突出するように、支持枠３０を貫通する状態で支持枠３０に一体成形されている。なお、図５において各アームを構成する２個のセラミック配線板２１上に形成された、配線パターン２４ａ同士および配線パターン２４ｄ同士はそれぞれワイヤボンディング４５，４６で電気的に接続されている。

図４（ａ）に示すように、支持枠３０内には半導体チップ２３の絶縁性確保や保護のためにシリコーンゲル３６が充填、硬化されている。そして、金属ベース２０上には、セラミック配線板２１の半導体チップ２３、即ちスイッチング素子Ｑ１〜Ｑ６が実装された側の面、正極用配線部材２７、負極用配線部材２８、コンデンサ１７、出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗおよび支持枠３０を囲繞するカバー３７がボルトにより固定されるようになっている。

本実施形態においては上アームについて正極用配線部材２７によりコンデンサ１７の正極端子１７ａとスイッチング素子Ｑを繋ぐ配線用板材が構成され、同一アームを構成する異なるセラミック配線板におけるスイッチング素子Ｑの共通のドレイン用配線パターン２４ｂ同士を電気的に接続している。また、下アームについて負極用配線部材２８によりコンデンサ１７の負極端子１７ｂとスイッチング素子Ｑを繋ぐ配線用板材が構成され、同一アームを構成する異なるセラミック配線板におけるスイッチング素子Ｑの共通のソース用配線パターン２４ｃ同士を電気的に接続している。出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗにより同一アームを構成する異なるセラミック配線板におけるスイッチング素子Ｑの共通のドレイン用配線パターン２４ｂ同士およびソース用配線パターン２４ｃ同士を電気的に接続するとともに上下のアーム間と出力端子を繋ぐ配線用板材が構成されている。

次に、各アームのインダクタンスについての構成を説明する。図５および図１０を用いて、本インバータを構成する６つのアームのうちのＶ相における上アームのインダクタンスについての構成を説明する。図１０は、Ｖ相の上アームについての等価回路である。

図１０において、第１の絶縁基板としてのセラミック配線板２１ａにインバータのアームを構成するための第１のスイッチング素子Ｑ３ａが実装されている。また、第２の絶縁基板としてのセラミック配線板２１ｂに第１のスイッチング素子Ｑ３ａとで同じアームを構成し第１のスイッチング素子Ｑ３ａと電気的に並列接続される第２のスイッチング素子Ｑ３ｂが実装されている。

セラミック配線板２１ａにおける第１のスイッチング素子Ｑ３ａとセラミック配線板２１ｂにおける第２のスイッチング素子Ｑ３ｂの共通のドレイン用配線パターン２４ｂ同士が配線用板材としての正極用配線部材２７により電気的に接続されている。また、セラミック配線板２１ａにおける第１のスイッチング素子Ｑ３ａとセラミック配線板２１ｂにおける第２のスイッチング素子Ｑ３ｂの共通のソース用配線パターン２４ｃ同士が配線用板材としての出力端子用配線部材３２Ｖにより電気的に接続されている。

さらに、セラミック配線板２１ａにおける第１のスイッチング素子Ｑ３ａとセラミック配線板２１ｂにおける第２のスイッチング素子Ｑ３ｂの共通のドレイン用配線パターン２４ｂ同士が、基板間接続用配線部材としてのボンディングワイヤ４３により接続されている。ボンディングワイヤ４３は、正極用配線部材２７における第１のスイッチング素子Ｑ３ａの通電経路に形成されるインダクタンスＬ１、および、正極用配線部材２７における第２のスイッチング素子Ｑ３ｂの通電経路に形成されるインダクタンスＬ２よりも極めて小さなインダクタンスＬ５を有している。

また、セラミック配線板２１ａにおける第１のスイッチング素子Ｑ３ａとセラミック配線板２１ｂにおける第２のスイッチング素子Ｑ３ｂの共通のソース用配線パターン２４ｃ同士が、基板間接続用配線部材としてのボンディングワイヤ４４により接続されている。ボンディングワイヤ４４は、出力端子用配線部材３２Ｖにおける第１のスイッチング素子Ｑ３ａの通電経路に形成されるインダクタンスＬ３、および、出力端子用配線部材３２Ｖにおける第２のスイッチング素子Ｑ３ｂの通電経路に形成されるインダクタンスＬ４よりも極めて小さなインダクタンスＬ６を有している。

図１０においてＬ７はドレイン用配線パターン２４ｂにおけるインダクタンスであり、Ｌ８はソース用配線パターン２４ｃにおけるインダクタンスである。各素子に対応する各Ｌ７は製造上等しくすることが困難であり、同様に、各素子に対応する各Ｌ８は製造上等しくすることが困難である。

ここで、コンデンサの正極用配線部材２７は製造上の誤差や図９の貫通孔２７ｄの形状によりＬ１≠Ｌ２である。また、出力端子用配線部材３２Ｖは製造上の誤差や図８のように左右対称ではない形状となっていることによりＬ３≠Ｌ４である。さらに、正極用配線部材２７、出力端子用配線部材３２Ｖの接合箇所を左右均等にできないことにより各セラミック基板でのＬ７およびＬ８は等しくならない。

残り他のアームについても同様な構成である。即ち、図１０はＶ相の上アームであったが、Ｕ相やＷ相の上アームにおいては図１０の出力端子用配線部材３２Ｖに代わり出力端子用配線部材３２Ｕ，３２Ｗとなる。また、下アームにおいてはコンデンサの負極用配線部材２８と出力端子用配線部材３２Ｕ，３２Ｖ，３２Ｗとの間に図１０のセラミック配線板２１，２１ｂが接続された構成となる。

次に、インバータモジュール１１の作用を説明する。
インバータモジュール１１は、例えば、車両の電源装置の一部を構成するものとして使用される。図１においてインバータモジュール１１は、プラス入力端子１４およびマイナス入力端子１６が直流電源（図示せず）に接続され、Ｕ相端子Ｕ、Ｖ相端子ＶおよびＷ相端子Ｗがモータ（図示せず）に接続され、駆動信号入力端子Ｇ１〜Ｇ６および信号端子Ｓ１〜Ｓ６が制御装置（図示せず）に接続された状態で使用される。

上アームのスイッチング素子Ｑ１，Ｑ３，Ｑ５および下アームのスイッチング素子Ｑ２，Ｑ４，Ｑ６がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。

図２等において正極用配線部材２７および負極用配線部材２８には、スイッチング素子Ｑ１〜Ｑ６のスイッチング時に急峻に立ち上がる電流または立ち下がる電流が流れ、その電流は正極用配線部材２７および負極用配線部材２８で逆方向となる。正極用配線部材２７および負極用配線部材２８は平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。

また、インバータのアームを、異なるセラミック配線板において並列接続されたスイッチング素子にて構成しており、このとき、スイッチング動作時のインダクタンス（Ｌ）が影響する過渡状態において次のように各セラミック配線板を通して流す電流の均等化が図られる。これを、図１０，１１，１２を用いて、本インバータを構成する６つのアームのうちのＶ相における上アームについて説明する。

図１０において、スイッチング素子Ｑ３ａ，Ｑ３ｂをオンして上アームのドレインからソースに電流が流れる場合を考える。この場合、インダクタンスＬ１とインダクタンスＬ２とインダクタンスＬ５との関係において、Ｌ１＞Ｌ２＞Ｌ５となっている。よって、Ｌ１＞Ｌ２なので、図１１において一点鎖線に示すように、インダクタンスＬ２に多くの電流が流れ、セラミック配線板２１ａ（図１０参照）のスイッチング素子Ｑ３ａに電流が流れにくくアンバランスが発生しようとする。しかしながら、本実施形態においてはボンディングワイヤ４３によるインダクタンスＬ５を介してセラミック配線板２１ａにも電流が流れる。その結果、電流がバランスする。

一方、スイッチング素子Ｑ３ａ，Ｑ３ｂのオフ時にフライホールダイオードＤ３ａ，Ｄ３ｂを通して上アームのソースからドレインに電流が流れる場合を考える。この場合、インダクタンスＬ３とインダクタンスＬ４とインダクタンスＬ６との関係において、Ｌ４＞Ｌ３＞Ｌ６となっている。よって、Ｌ４＞Ｌ３なので図１２において一点鎖線に示すようにＬ３に多くの電流が流れ、セラミック配線板２１ｂ（図１０参照）のダイオードＤ３ｂを電流が流れにくくアンバランスが発生しようとする。しかしながら、本実施形態においてはボンディングワイヤ４４によるインダクタンスＬ６を介してセラミック配線板２１ｂにも電流が流れる。その結果、電流がバランスする。

残り他のアームについても同様な作用効果を奏する。即ち、図１１，１２はＶ相の上アームであったが、Ｕ相やＷ相の上アームにおいては図１１，１２のＬ３，Ｌ４は出力端子用配線部材３２Ｕ，３２Ｗにおけるインダクタンスとなる。また、下アームにおいてはコンデンサの負極用配線部材２８にて図１１，１２のＬ１，Ｌ２が形成され、出力端子用配線部材３２Ｕ，３２Ｖ，３２ＷにてＬ３，Ｌ４が形成され、ボンディングワイヤによるＬ５，Ｌ６にてセラミック配線板２１ａ，２１ｂ間に電流が流れる。その結果、スイッチング動作時のインダクタンス（Ｌ）が影響する過渡状態において各セラミック配線板２１ａ，２１ｂを通して流す電流の均等化が図られる。

上記実施形態によれば、以下のような効果を得ることができる。
（１）図１０，１１，１２に示すごとく 配線部材２７，２８，３２Ｕ，３２Ｖ，３２Ｗにより大きなＬ成分により並列接続されたセラミック配線板２１ａ，２１ｂ間を、極小Ｌ成分のボンディングワイヤ４３，４４で接続することで、電流アンバランスを解消することができる。つまり、配線部材２７，２８，３２Ｕ，３２Ｖ，３２Ｗにおける第１のスイッチング素子Ｑ３ａの通電経路に形成されるインダクタンスＬ１，Ｌ３、および、配線部材２７，２８，３２Ｕ，３２Ｖ，３２Ｗにおける第２のスイッチング素子Ｑ３ｂの通電経路に形成されるインダクタンスＬ２，Ｌ４よりも小さなインダクタンスＬ５，Ｌ６を有するボンディングワイヤ４３，４４において分岐して流れ、アームを異なるセラミック配線板２１ａ，２１ｂにおいて並列接続されたスイッチング素子Ｑ３ａ，Ｑ３ｂにて構成した場合における、各セラミック配線板２１ａ，２１ｂを通して流す電流の均等化を図ることができる。また、簡易な方法で、且つ特別な構造物を用いておらずコストアップを招きにくく小型化にも優れている。

また、各スイッチング素子に対応するＬ７，Ｌ８が等しくなくても各セラミック配線板２１ａ，２１ｂに電流を流すことができる。
（２）基板間接続用配線部材（４３，４４）がボンディングワイヤにて構成されており、ボンディングワイヤ４３，４４により接続するセラミック配線板（２１ａ）の配線パターンとセラミック配線板（２１ｂ）の配線パターンとが隣接しているので、インダクタンスを小さくする上で好ましい。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・並列接続されたスイッチング素子としてＭＯＳトランジスタ以外にもＩＧＢＴ等でもよい。

・基板間接続用配線部材（４３，４４）をボンディングワイヤではなく導電性板材にて構成してもよい。例えば、導電性板材をパターン上に半田付けする。この場合、導電性板材により接続する第１のセラミック配線板２１ａの配線パターン２４ｂ，２４ｃと第２のセラミック配線板２１ｂの配線パターン２４ｂ，２４ｃとが隣接していると、インダクタンスを小さくする上で好ましい。

・１つの絶縁基板に２つのスイッチング素子を配置する場合について説明したが、１つの絶縁基板に１つのスイッチング素子を配置してもよい。あるいは、１つの絶縁基板に３つ以上のスイッチング素子を配置してもよい。

・絶縁基板間をつなぐワイヤ４３，４４は３本としたが、３本以外でもよい。ワイヤの本数が多いほどインダクタンスを小さくすることができる。
・上記実施形態においては２枚のセラミック配線板２１ａ，２１ｂにおける共通のドレイン用配線パターン２４ｂ同士をボンディングワイヤ４３により接続するとともに２枚のセラミック配線板２１ａ，２１ｂにおける共通のソース用配線パターン２４ｃ同士をボンディングワイヤ４４により接続した。これに代わり、ボンディングワイヤ４３のみ設けても、あるいは、ボンディングワイヤ４４のみ設けてもよい。

（ａ）はインバータの回路図、（ｂ）は一つのアームの回路図。 インバータモジュールのカバーを省略した模式斜視図。 同じく平面図。 （ａ）は図３のＡ−Ａ線断面図、（ｂ）は（ａ）の一部省略部分拡大図。 セラミック配線板上の結線状態を示す部分平面図。 （ａ）は図３のＢ−Ｂ線断面図、（ｂ）は（ａ）の部分拡大図。 （ａ）はチップ部品が実装されたセラミック配線板の模式斜視図、（ｂ）はセラミック配線板が実装された金属ベースの模式斜視図。 金属ベースに支持枠および出力端子用配線部材を取り付けた状態の模式斜視図。 （ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ線断面図。 インバータの上アームの回路図。 インバータの上アームの回路図。 インバータの上アームの回路図。 従来技術を説明するためのインバータにおける上アームの構成部分の斜視図。 インバータの上アームの回路図。 インバータの上アームの回路図。

符号の説明

１７…コンデンサ、１７ａ…正極端子、２０…ベース部材としての金属ベース、２１ａ…第１の絶縁基板としてのセラミック配線板、２１ｂ…第２の絶縁基板としてのセラミック配線板、２４ｂ…ドレイン用配線パターン、２４ｃ…ソース用配線パターン、２７…配線用板材としての正極用配線部材、２８…配線用板材としての負極用配線部材、３２Ｕ…配線用板材としての出力端子用配線部材、３２Ｖ…配線用板材としての出力端子用配線部材、３２Ｗ…配線用板材としての出力端子用配線部材、４３…基板間接続用配線部材としてのボンディングワイヤ、４４…基板間接続用配線部材としてのボンディングワイヤ、Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６…インダクタンス、Ｑ３ａ…第１のスイッチング素子、Ｑ３ｂ…第２のスイッチング素子。

Claims (5)

1. ベース部材と、
   前記ベース部材の上に接合された第１の絶縁基板と、
   前記ベース部材の上に接合された第２の絶縁基板と、
   前記第１の絶縁基板に実装され、インバータのアームを構成するための第１のスイッチング素子と、
   前記第２の絶縁基板に実装され、前記第１のスイッチング素子とで同じアームを構成し前記第１のスイッチング素子と電気的に並列接続される第２のスイッチング素子と、
   前記第１の絶縁基板における第１のスイッチング素子と前記第２の絶縁基板における第２のスイッチング素子の共通の配線パターン同士と電気的に接続された配線用板材と、
   を備えたインバータモジュールにおいて、
   前記共通の配線パターン同士を、前記配線用板材における第１のスイッチング素子の通電経路に形成されるインダクタンス、および、前記配線用板材における第２のスイッチング素子の通電経路に形成されるインダクタンスよりも小さなインダクタンスを有する基板間接続用配線部材により接続した
   ことを特徴とするインバータモジュール。
2. 前記基板間接続用配線部材がボンディングワイヤにて構成されている
   ことを特徴とする請求項１に記載のインバータモジュール。
3. 前記ボンディングワイヤにより接続する第１の絶縁基板の配線パターンと第２の絶縁基板の配線パターンとが隣接している
   ことを特徴とする請求項２に記載のインバータモジュール。
4. 前記基板間接続用配線部材が導電性板材にて構成されている
   ことを特徴とする請求項１に記載のインバータモジュール。
5. 前記導電性板材により接続する第１の絶縁基板の配線パターンと第２の絶縁基板の配線パターンとが隣接している
   ことを特徴とする請求項４に記載のインバータモジュール。

Images