JP6123500B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP6123500B2 JP6123500B2 JP2013118684A JP2013118684A JP6123500B2 JP 6123500 B2 JP6123500 B2 JP 6123500B2 JP 2013118684 A JP2013118684 A JP 2013118684A JP 2013118684 A JP2013118684 A JP 2013118684A JP 6123500 B2 JP6123500 B2 JP 6123500B2
- Authority
- JP
- Japan
- Prior art keywords
- divided
- wirings
- wiring
- semiconductor
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 96
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 7
- 230000002500 effect on skin Effects 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
Description
本発明は、半導体モジュールに関する。
基板上に半導体装置（半導体チップ）を搭載した半導体モジュールが知られている。この種の半導体モジュールは、インバータ等のパワーデバイスにおけるスイッチング素子として用いられることがあり、大容量（大電流）、低損失であることが望まれる。
低損失の観点から、半導体装置の材料として、Ｓｉに比べて低損失であるＳｉＣが注目されている。しかしながら、現時点では、ＳｉＣは、大容量化（大電流化）が困難である。
この点に関し、特許文献１には、複数の小容量のＳｉＣ半導体装置を並列に接続することが開示されている。
ところで、パワーデバイスのスイッチングに起因する高周波電流が、半導体装置を接続するための基板上の配線に流れると、表皮効果に起因して配線の電気抵抗及びインダクタンスが増加してしまう。
そこで、本発明は、表皮効果に起因する配線の電気抵抗及びインダクタンスの増加を低減する半導体モジュールを提供することを目的とする。
本発明の半導体モジュールは、絶縁性を有する基板と、基板上に形成された第１及び第２の配線と、第１及び第２の配線にそれぞれ接続された第１及び第２の電極を有するパワーデバイス用の複数の半導体装置とを備え、第１及び第２の配線のうちの少なくとも一方が、電流方向に沿った溝を有するか、もしくは、電流方向と交差する幅方向に分割されている。
この半導体モジュールによれば、配線の表面積が増加するので、表皮効果に起因する配線の電気抵抗及びインダクタンスの増加を低減することができる。
上記した溝の幅、もしくは、上記した幅方向に分割された分割配線の間隔が、０．０１ｍｍ〜０．５ｍｍであってもよい。
また、上記した複数の半導体装置それぞれの材料が、ワイドバンドギャップ半導体を含んでいてもよい。
また、上記した第１及び第２の配線のうちの少なくとも一方が、溝によって分割された複数の分割配線、もしくは、幅方向に分割された複数の分割配線を有し、複数の半導体装置それぞれにおける第１及び第２の電極のうちの少なくとも一方が、第１及び第２の配線のうちの対応の配線における複数の分割配線の全てに接続されていてもよい。
また、上記した第１及び第２の配線のうちの少なくとも一方が、溝によって分割された複数の分割配線、もしくは、前記幅方向に分割された複数の分割配線を有し、複数の半導体装置それぞれにおける第１及び第２の電極のうちの少なくとも一方が、第１及び第２の配線のうちの対応の配線における複数の分割配線のうちの何れかに選択的に接続されていてもよい。
配線を分割する場合、分割配線ごとに電流の大きさがばらつく可能性があるが、この構成によれば、各分割配線に流れる電流を均一化することができる。その結果、配線の電気抵抗及びインダクタンスの増加をより低減することができる。
また、複数の半導体装置を並列接続する場合、これらの半導体装置の配置順序や電気特性ばらつき等に起因して、それぞれの半導体装置に流れる電流の大きさがばらつく可能性があるが、この構成によれば、各半導体装置への電流の大きさを均等に分割することができる。
また、上記した半導体モジュールは、複数の半導体装置それぞれにおける第１及び第２の電極のうちの少なくとも一方と、第１及び第２の配線のうちの対応の配線における複数の分割配線のうちの選択されない分割配線との間に配置された絶縁膜を更に備える形態であってもよい。
本発明によれば、表皮効果に起因する配線の電気抵抗及びインダクタンスの増加を低減することができる。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体モジュールの平面図であり、図２は、図１に示す半導体モジュールのII−II線に沿った断面図である。図１及び図２に示す半導体モジュール１は、基板１０と、８つのトランジスタチップ（半導体装置）２０と、２つのダイオードチップ（半導体装置）３０とを備えている。
基板１０は、絶縁性を有し、一方の主面上に第１〜第３の配線４０，５０，６０が形成されている。基板１０の材料の例は、アルミナ等のセラミックを含む。また、第１〜第３の配線４０，５０，６０の材料の例は、銅又は銅合金等の金属を含み、その表面にはニッケルメッキコーディングが施されていてもよい。また、基板１０の一方の主面上には、より具体的には第１の配線４０上には、８つのトランジスタチップ２０と２つのダイオードチップ３０とが、第１の配線４０の長手方向に並んで搭載されている。
トランジスタチップ２０の例は、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal OxideSemiconductor Field Effect Transistor）、ＩＧＢＴ（InsulatedGate Bipolar Transistor）等のトランジスタを含む。
トランジスタチップ２０及びダイオードチップ３０の材料の例は、ワイドバンドギャップ半導体、Ｓｉ（Silicon）その他の半導体を含む。ワイドバンドギャップ半導体は、Ｓｉのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、ＳｉＣ（Silicon Carbide）、ＧａＮ（Gallium Nitride）、ダイヤモンドを含む。
以下では、トランジスタチップ２０として、ＳｉＣからなるＭＯＳＦＥＴを用いた場合を例示する。
以下では、トランジスタチップ２０として、ＳｉＣからなるＭＯＳＦＥＴを用いた場合を例示する。
トランジスタチップ２０は、表面側にソース電極（第２の電極）２２及びゲート電極２３を有しており、裏面側にドレイン電極（第１の電極）２１を有している。トランジスタチップ２０は、裏面が基板１０と対向するように、基板１０上に表面実装されている。
具体的には、トランジスタチップ２０のドレイン電極２１は、ペースト半田を用いて、第１の配線４０に接続されている。一方、トランジスタチップ２０のソース電極２２及びゲート電極２３は、ボンディングワイヤを用いて、第２の配線５０及び第３の配線６０にそれぞれ接続されている。
ダイオードチップ３０は、一方の主面側にアノード電極（第２の電極）３２を有しており、他方の主面側にカソード電極（第１の電極）３１を有している。ダイオードチップ３０は、他方の主面が基板１０と対向するように、基板１０上に表面実装されている。
具体的には、ダイオードチップ３０のカソード電極３１は、ペースト半田を用いて、第１の配線４０に接続されている。一方、ダイオードチップ３０のアノード電極３２は、ボンディングワイヤを用いて、第２の配線５０に接続されている。
次に、第１及び第２の配線４０，５０、及び、これらの配線４０，５０と半導体チップ２０，３０との接続方法について詳細に説明する。
第１の配線４０は、電流が流れる長手方向（以下、電流方向という。）と交差する幅方向に分割された４つの分割配線４１〜４４を有する。これらの分割配線４１〜４４における隣り合う分割配線の離間間隔ｄは、約０．０１ｍｍ〜０．５ｍｍであることが好ましく、より好ましくは約０．１ｍｍ〜０．２ｍｍである。なお、分割配線の離間間隔が０．５ｍｍを超えると、配線の断面積の低下に起因する電気抵抗の増加が無視できなくなる。
同様に、第２の配線５０は、電流方向と交差する幅方向に分割された４つの分割配線５１〜５４を有する。これらの分割配線５１〜５４における隣り合う分割配線の離間間隔ｄは、約０．０１ｍｍ〜０．５ｍｍであることが好ましく、より好ましくは約０．１ｍｍ〜０．２ｍｍである。
このような分割配線は、例えば、配線パターンをエッチングにより分割することで作製可能である。換言すれば、このような分割配線は、例えば、エッチングマスク形状により作成可能である。
そして、各トランジスタチップ２０におけるドレイン電極２１は、対応の第１の配線４０における４つの分割配線４１〜４４の全てに接続されており、各トランジスタチップ２０におけるソース電極２２は、対応の第２の配線５０における４つの分割配線５１〜５４の全てに接続されている。また、各ダイオードチップ３０におけるカソード電極３１は、対応の第１の配線４０における４つの分割配線４１〜４４の全てに接続されており、各ダイオードチップ３０におけるアノード電極３２は、対応の第２の配線５０における４つの分割配線５１〜５４の全てに接続されている。
次に、従来の半導体モジュールと比較しつつ、本実施形態の半導体モジュールの利点を説明する。図７は、従来の半導体モジュールの平面図であり、図８は、図７に示す半導体モジュールのVIII−VIII線に沿った断面図である。図７及び図８に示す従来の半導体モジュール１Ｘは、第１及び第２の配線が分割されていない点で、具体的には、第１及び第２の配線４０，５０に代えて非分割の第１及び第２の配線４０Ｘ，５０Ｘを備える点で、第１の実施形態の半導体モジュール１と相違している。
この種の半導体モジュール１Ｘは、図１０に示すインバータ等のパワーデバイスにおけるスイッチング素子１００として用いられることがあり、大容量（大電流）、低損失であることが望まれる。
低損失の観点から、半導体チップ２０，３０の材料として、Ｓｉに比べて低損失であるＳｉＣが注目されている。しかしながら、現時点では、ＳｉＣは、大容量化（大電流化）が困難である。この点に関し、半導体モジュール１Ｘは、複数の小容量のＳｉＣ半導体チップ２０，３０を並列に接続することにより、大容量化（大電流化）を実現している。
しかしながら、この半導体モジュール１Ｘでは、パワーデバイスのスイッチングに起因する高周波電流が、半導体チップ２０，３０を接続するための配線４０Ｘ，５０Ｘに流れると、表皮効果に起因して配線の電気抵抗及びインダクタンスが増加してしまう。
例えば、スイッチング動作時、数ｎｓｅｃから数μｓｅｃの時間で電流が０Ａから半導体素子の定格電流（数Ａ〜数百Ａ）まで急峻に変動することとなり、その周波数はＭＨｚ〜ＧＨｚオーダーになる。このような周波数領域では、図９に示すように、表皮効果によって、電流が配線導体の中心部を流れず、配線導体表面に集中する。この表皮効果により、配線の電気抵抗及びインダクタンスが増加してしまうこととなる。
しかしながら、この第１の実施形態の半導体モジュール１によれば、第１及び第２の配線４０，５０それぞれが、電流方向と交差する幅方向に分割されているので、図３に示すように配線の表面積が増加し、表皮効果に起因する配線の電気抵抗及びインダクタンスの増加を低減することができる。
［第２の実施形態］
［第２の実施形態］
図４は、本発明の第２の実施形態に係る半導体モジュールの平面図であり、図５は、図４に示す半導体モジュールのV−V線に沿った断面図である。図４及び図５に示す半導体モジュール１Ａでは、半導体モジュール１に対して、主に、半導体チップ２０，３０と配線４０，５０における分割配線４１〜４４，５１〜５４との接続方法が異なっている。
具体的には、８つのトランジスタチップ２０のうちの２つのトランジスタチップ２０におけるドレイン電極（第１の電極）２１は、対応の第１の配線４０における４つの分割配線４１〜４４のうちの分割配線４１に選択的に接続されており、これらのトランジスタチップ２０におけるソース電極（第２の電極）２２は、対応の第２の配線５０における４つの分割配線５１〜５４のうちの分割配線５１に選択的に接続されている。
また、他の２つのトランジスタチップ２０におけるドレイン電極２１は、対応の第１の配線４０における４つの分割配線４１〜４４のうちの分割配線４２に選択的に接続されており、これらのトランジスタチップ２０におけるソース電極２２は、対応の第２の配線５０における４つの分割配線５１〜５４のうちの分割配線５２に選択的に接続されている。
また、更に他の２つのトランジスタチップ２０におけるドレイン電極２１は、対応の第１の配線４０における４つの分割配線４１〜４４のうちの分割配線４３に選択的に接続されており、これらのトランジスタチップ２０におけるソース電極２２は、対応の第２の配線５０における４つの分割配線５１〜５４のうちの分割配線５３に選択的に接続されている。
また、残りの２つのトランジスタチップ２０におけるドレイン電極２１は、対応の第１の配線４０における４つの分割配線４１〜４４のうちの分割配線４４に選択的に接続されており、これらのトランジスタチップ２０におけるソース電極２２は、対応の第２の配線５０における４つの分割配線５１〜５４のうちの分割配線５４に選択的に接続されている。
一方、２つのダイオードチップ３０のうちの一方におけるカソード電極（第１の電極）３１は、対応の第１の配線４０における４つの分割配線４１〜４４のうちの分割配線４１，４２に選択的に接続されており、このダイオードチップ３０におけるアノード電極（第２の電極）３２は、対応の第２の配線５０における４つの分割配線５１〜５４のうちの分割配線５１，５２に選択的に接続されている。
また、２つのダイオードチップ３０のうちの他方におけるカソード電極３１は、対応の第１の配線４０における４つの分割配線４１〜４４のうちの分割配線４３，４４に選択的に接続されており、このダイオードチップ３０におけるアノード電極３２は、対応の第２の配線５０における４つの分割配線５１〜５４のうちの分割配線５３，５４に選択的に接続されている。
なお、各トランジスタチップ２０におけるドレイン電極２１と、対応の第１の配線４０における４つの分割配線４１〜４４のうちの選択されない分割配線との間には、絶縁膜７０が配置されており、同様に、各ダイオードチップ３０におけるカソード電極３１と、対応の第１の配線４０における４つの分割配線４１〜４４のうちの選択されない分割配線との間には、絶縁膜７０が配置されている。
具体的には、分割配線４１に選択的に接続された２つのトランジスタチップ２０におけるドレイン電極２１と、選択されなかった分割配線４２，４３，４４との間には、絶縁膜７０が配置されており、分割配線４２に選択的に接続された２つのトランジスタチップ２０におけるドレイン電極２１と、選択されなかった分割配線４１，４３，４４との間には、絶縁膜７０が配置されている。また、分割配線４３に選択的に接続された２つのトランジスタチップ２０におけるドレイン電極２１と、選択されなかった分割配線４１，４２，４４との間には、絶縁膜７０が配置されており、分割配線４４に選択的に接続された２つのトランジスタチップ２０におけるドレイン電極２１と、選択されなかった分割配線４１，４２，４３との間には、絶縁膜７０が配置されている。
また、分割配線４１，４２に選択的に接続されたダイオードチップ３０におけるカソード電極３１と、選択されなかった分割配線４３，４４との間には、絶縁膜７０が配置されており、分割配線４３，４４に選択的に接続されたダイオードチップ３０におけるカソード電極３１と、選択されなかった分割配線４１，４２との間には、絶縁膜７０が配置されている。
この第２の実施形態の半導体モジュール１Ａでも、第１の実施形態の半導体モジュール１と同様の利点を得ることができる。
ところで、配線を分割する場合、分割配線ごとに電流の大きさがばらつく可能性があるが、この第２の実施形態の半導体モジュール１Ａによれば、各分割配線４１〜４４，５１〜５４に流れる電流を均一化することができる。その結果、配線の電気抵抗及びインダクタンスの増加をより低減することができる。
また、複数の半導体チップを並列接続する場合、これらの半導体チップの配置順序や電気特性ばらつき等に起因して、それぞれの半導体チップに流れる電流の大きさがばらつく可能性があるが、この第２の実施形態の半導体モジュール１Ａによれば、各半導体チップ２０，３０への電流の大きさを均等に分割することができる。
なお、この第２の実施形態の半導体モジュール１Ａにおける、半導体チップ２０，３０と配線４０，５０における分割配線４１〜４４，５１〜５４との接続方法は、複数の半導体チップ２０，３０を並列に接続する必要があるワイドバンドギャップ半導体チップに好適である。
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、配線を電流方向と交差する幅方向に分割する形態を例示したが、表面積を増やす程度に、図６に示すように、配線に溝を形成する形態であってもよい。
図６に示す変形例の半導体モジュール１Ｂは、半導体モジュール１において第１及び第２の配線４０，５０に代えて第１及び第２の配線４０Ｂ，５０Ｂを備える構成で第１の実施形態と異なっている。
第１の配線４０Ｂには、電流方向に沿って延びる溝Ａが形成されており、第１の配線４０Ｂは、溝Ａによって分割された４つの分割配線４１Ｂ〜４４Ｂを有する。これらの分割配線４１Ｂ〜４４Ｂにおける隣り合う分割配線の離間間隔ｄは、約０．０１ｍｍ〜０．５ｍｍであることが好ましく、より好ましくは約０．１ｍｍ〜０．２ｍｍである。
同様に、第２の配線５０Ｂには、電流方向に沿って延びる溝Ａが形成されており、第２の配線５０Ｂは、溝Ａによって分割された４つの分割配線５１Ｂ〜５４Ｂを有する。これらの分割配線５１Ｂ〜５４Ｂにおける隣り合う分割配線の離間間隔ｄは、約０．０１ｍｍ〜０．５ｍｍであることが好ましく、より好ましくは約０．１ｍｍ〜０．２ｍｍである。
この変形例の半導体モジュール１Ｂでも、第１の実施形態の半導体モジュール１と同様の利点を得ることができる。
また、本実施形態及び変形例では、第１の配線４０，４０Ｂにおける分割配線４１〜４４，４１Ｂ〜４４Ｂ、及び、第２の配線５０，５０Ｂにおける分割配線５１〜５４，５１Ｂ〜５４Ｂにおける隣り合う分割配線が離間している形態を例示したが、隣り合う分割配線が接していてもよい。例えば、接触表面に薄い酸化膜が自然形成されることにより、本実施形態及び変形例と同様の利点を得ることができる。
また、本実施形態及び変形例では、分割配線４１〜４４，４１Ｂ〜４４Ｂ、及び、分割配線５１〜５４，５１Ｂ〜５４Ｂにおける隣り合う分割配線の間の空間に、絶縁部材が配置されてもよい。
また、本実施形態及び変形例では、配線４０，４０Ｂ，５０，５０Ｂを４つに分割するか、もしくは、配線４０，４０Ｂ，５０，５０Ｂに３つの溝を形成する形態を例示したが、配線４０，４０Ｂ，５０，５０Ｂは２つ以上に分割されるか、もしくは、１つ以上の溝を有する形態であってもよい。
また、本実施形態及び変形例では、第１の配線４０，４０Ｂ及び第２の配線５０，５０Ｂの両方を分割するか、もしくは、これらの両方に溝を形成する形態を例示したが、第１の配線４０，４０Ｂ及び第２の配線５０，５０Ｂのうちの一方のみが分割されるか、もしくは、溝を有する形態であってもよい。
また、本実施形態では、半導体チップ（半導体装置）としてトランジスタチップ及びダイオードチップを備える形態を例示したが、本発明の特徴は、トランジスタチップのみを複数備える形態や、ダイオードチップのみを複数備える形態にも適用可能である。また、本発明の特徴は、半導体チップ（半導体装置）を２つ以上備える形態に適用可能である。
１，１Ａ，１Ｂ，１Ｘ…半導体モジュール、１０…基板、２０…トランジスタチップ（半導体チップ、半導体装置）、２１…ドレイン電極（第１の電極）、２２…ソース電極（第２の電極）、２３…ゲート電極、３０…ダイオードチップ（半導体チップ、半導体装置）、３１…カソード電極（第１の電極）、３２…アノード電極（第２の電極）、４０，４０Ｂ…第１の配線、４１〜４４，４１Ｂ〜４４Ｂ…分割配線、５０，５０Ｂ…第２の配線、５１〜５４，５１Ｂ〜５４Ｂ…分割配線、６０…第３の配線、７０…絶縁膜。
Claims (3)
- 絶縁性を有する基板と、
前記基板上に形成された第１及び第２の配線と、
前記第１及び第２の配線にそれぞれ接続された第１及び第２の電極を有するパワーデバイス用の複数の半導体装置と、
を備え、
前記第１及び第２の配線のうちの少なくとも一方が、電流方向に沿った溝によって分割された複数の分割配線、もしくは、前記電流方向と交差する幅方向に分割された複数の分割配線を有し、
前記複数の半導体装置それぞれにおける前記第１及び第２の電極のうちの少なくとも一方が、前記第１及び第２の配線のうちの対応の配線における前記複数の分割配線のうちの何れかに選択的に接続されており、
前記複数の半導体装置それぞれにおける前記第１及び第２の電極のうちの少なくとも一方と、前記第１及び第２の配線のうちの対応の配線における前記複数の分割配線のうちの選択されない分割配線との間に配置された絶縁膜を更に備える、
半導体モジュール。 - 前記溝の幅、もしくは、前記幅方向に分割された分割配線の間隔が、０．０１ｍｍ〜０．５ｍｍである、請求項１に記載の半導体モジュール。
- 前記複数の半導体装置それぞれの材料が、ワイドバンドギャップ半導体を含む、請求項１又は２に記載の半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013118684A JP6123500B2 (ja) | 2013-06-05 | 2013-06-05 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013118684A JP6123500B2 (ja) | 2013-06-05 | 2013-06-05 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014236179A JP2014236179A (ja) | 2014-12-15 |
| JP6123500B2 true JP6123500B2 (ja) | 2017-05-10 |
Family
ID=52138643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013118684A Active JP6123500B2 (ja) | 2013-06-05 | 2013-06-05 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6123500B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021141222A (ja) | 2020-03-06 | 2021-09-16 | 富士電機株式会社 | 半導体モジュール |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582922A (ja) * | 1991-09-24 | 1993-04-02 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2004095670A (ja) * | 2002-08-29 | 2004-03-25 | Toshiba Corp | 半導体装置 |
| JP4196001B2 (ja) * | 2004-02-17 | 2008-12-17 | パナソニック株式会社 | 半導体パワーモジュール |
| JP5136343B2 (ja) * | 2008-10-02 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
| JPWO2010147199A1 (ja) * | 2009-06-19 | 2012-12-06 | 株式会社安川電機 | 配線基板および電力変換装置 |
| JP2011036015A (ja) * | 2009-07-31 | 2011-02-17 | Daikin Industries Ltd | 電力変換装置 |
| JP2011254021A (ja) * | 2010-06-03 | 2011-12-15 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP5251991B2 (ja) * | 2011-01-14 | 2013-07-31 | トヨタ自動車株式会社 | 半導体モジュール |
| JP5876299B2 (ja) * | 2012-01-18 | 2016-03-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
-
2013
- 2013-06-05 JP JP2013118684A patent/JP6123500B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014236179A (ja) | 2014-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105981274B (zh) | 电力用半导体模块 | |
| US9659912B2 (en) | Low-inductance circuit arrangement comprising load current collecting conductor track | |
| JP6062565B1 (ja) | 半導体装置およびその製造方法 | |
| WO2017056176A1 (ja) | 半導体装置およびそれを備える半導体モジュール | |
| JP2017162866A (ja) | 半導体装置 | |
| JP2017107937A (ja) | 電力用半導体装置 | |
| JP6245107B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN108028646B (zh) | 绝缘栅型半导体装置以及绝缘栅型半导体装置的制造方法 | |
| US11955450B2 (en) | Method for producing a semiconductor arrangement | |
| JP2024008998A (ja) | 電子回路、半導体モジュール及び半導体装置 | |
| JP6123500B2 (ja) | 半導体モジュール | |
| JP6327105B2 (ja) | 半導体装置 | |
| US9881906B2 (en) | Semiconductor module | |
| JP2010010434A (ja) | 半導体装置および半導体モジュール | |
| US11101199B2 (en) | Power semiconductor device | |
| JP7226186B2 (ja) | 半導体装置 | |
| JP6064682B2 (ja) | 半導体装置 | |
| JP6642719B2 (ja) | 半導体装置 | |
| JP2016001644A (ja) | 半導体モジュール | |
| KR102434465B1 (ko) | 플립-스택형 반도체 패키지 및 제조방법 | |
| JP5720625B2 (ja) | 伝熱部材とその伝熱部材を備えるモジュール | |
| CN109244057B (zh) | 一种共源共栅级联结构的氮化镓器件 | |
| JP2009064904A (ja) | 銅回路基板およびこれを用いた半導体モジュール装置 | |
| KR20160111305A (ko) | 반도체 장치 | |
| JP2005197554A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170320 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6123500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |