JP2004095670A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004095670A JP2004095670A JP2002251674A JP2002251674A JP2004095670A JP 2004095670 A JP2004095670 A JP 2004095670A JP 2002251674 A JP2002251674 A JP 2002251674A JP 2002251674 A JP2002251674 A JP 2002251674A JP 2004095670 A JP2004095670 A JP 2004095670A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- semiconductor device
- diode
- semiconductor element
- sic diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】現在実用化されている小容量のＳｉＣ製ダイオードを用いて大きな電流容量の半導体装置を提供する。
【解決手段】積層基板１１上に、Ｓｉ製半導体素子１３と、Ｓｉ製半導体素子１３に接続され、互いに並列に接続された複数個のＳｉＣ製ダイオード１５を実装した半導体装置。一つひとつのＳｉＣ製ダイオード１５は小容量であってもこれを互いに並列に接続することで、Ｓｉ製半導体素子１３に対応した大電流を流すことができる。
【選択図】 図１
【解決手段】積層基板１１上に、Ｓｉ製半導体素子１３と、Ｓｉ製半導体素子１３に接続され、互いに並列に接続された複数個のＳｉＣ製ダイオード１５を実装した半導体装置。一つひとつのＳｉＣ製ダイオード１５は小容量であってもこれを互いに並列に接続することで、Ｓｉ製半導体素子１３に対応した大電流を流すことができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にＳｉＣ製半導体素子を用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、高電圧高出力を要する電力変換器などに使用されているパワーデバイスは、シリコン（Ｓｉ）単結晶からなる半導体素子を用いている。
【０００３】
このような用途のパワーデバイスにおいては、使用する半導体素子の構造や、半導体自体に用いる添加物の改良により、Ｓｉの材料特性としてスイッチングスピードの改善、損失の低減、許容温度範囲の拡大（特に耐熱性の改善）、使用電流密度の増大化（電流容量の増大化）などに対応できるように研究がなされている。しかしながら、様々な改良にも限界が近づきつつある。
【０００４】
そこで、このようなＳｉ製半導体素子の限界を越えるものとして、近年、炭化珪素（ＳｉＣ）を材料とした半導体素子（ＳｉＣ半導体素子）の開発が進められている。
【０００５】
ＳｉＣ半導体素子はＳｉ製半導体素子に対し、その材料特性から低損失、高温動作、高速化（高周波化）、および電流密度増加の特徴がある。しかしながら、ＳｉＣ半導体素子は、素材であるＳｉＣ単結晶体の材料欠陥や製造プロセスの困難さから研究途上にあることは否めない現状である。
【０００６】
それでも比較的低圧（６００Ｖクラス）のＳｉＣ製のダイオード（以下ＳｉＣ製ダイオードと称する）の開発は進んでおり、なかでも電流容量の小さい、いわゆる小チップの実用化が始まっている。
【０００７】
このため、パワーデバイス、特に、Ｓｉ製スイッチングトランジスタとＳｉダイオードを組み合わせた逆導通スイッチング回路におけるＳｉダイオードに代えてＳｉＣ製ダイオードを用いることが検討されている。
【０００８】
たとえば、実用化されているＳｉＣ製ダイオードとＳｉ製スイッチングトランジスタを逆並列に組み合わせることで、従来のＳｉ製ダイオードによる制約が解決され、以下のようなメリットが得られる。
【０００９】
（１）ＳｉＣ製ダイオードは、Ｓｉ製ダイオードより高速で動作できため、既存のＳｉ製スイッチングトランジスタと組み合わせることで、高周波化（Ｓｉ製ダイオードを用いた場合の約１０倍程度）が可能となり、装置の小型化や高性能化が実現できる。
【００１０】
（２）ＳｉＣ製ダイオード自身の低損失化とＳｉ製スイッチングトランジスタのターンオン損失が減り、冷却機構を簡素化でき、装置効率も向上する（高周波化でより顕著となる）。
【００１１】
（３）ＳｉＣ製ダイオードの高耐熱性能によって（ＳｉＣは理論的には６００℃以上でも動作可能）、Ｓｉ製ダイオードを用いた場合の耐熱温度１５０℃と比べ高温耐熱性が向上するので、冷却機構を簡素化することが可能となり、また素子チップ装着の自由度が高くなる。
【００１２】
（４）ＳｉＣ製ダイオードの電流密度向上、ｄｉ／ｄｔ耐量向上、チップサイズ低減が可能となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、現在実用化されているＳｉＣ製ダイオードは、その電流用量が小さいため、小型、小電流仕様の半導体装置に使用されているのみで、電力用の半導体装置には使用することができないという問題があった。
【００１４】
本発明は、上記に鑑みてなされたもので、その目的としては、現在実用化されている小容量のＳｉＣ製ダイオードを用いて大きな電流容量の半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
請求項１記載の発明は、上記課題を解決するため、Ｓｉ製半導体素子と、前記Ｓｉ製半導体素子に接続されると共に、互いに並列に接続された複数個のＳｉＣ製ダイオードと、を有することを要旨とする半導体装置である。
【００１６】
この発明は、ＳｉＣ製ダイオードを複数個並列に接続することで、一つひとつは、ＳｉＣ製ダイオードを用いた場合の電流容量のアップを図ろうとするものである。
【００１７】
請求項２記載の発明は、請求項１に記載の半導体装置において、前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードは、同一の回路基板上に実装されていることを要旨とする。
【００１８】
この発明は、同一基板上にＳｉ製半導体素子とＳｉＣ製ダイオードを実装することで、Ｓｉ製半導体素子とＳｉＣ製ダイオードの配線距離を短くし、配線による損失を抑え、低インダクタンス化を図ろうとするものである。
【００１９】
請求項３記載の発明は、請求項１に記載の半導体装置において、前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードは、異なる回路基板上に実装されていることを要旨とする。
【００２０】
この発明は、Ｓｉ製半導体素子とＳｉＣ製ダイオードをそれぞれ異なる回路基板に実装することで、素子配置の自由度を向上させ、また使用する回路基板選定の自由度を向上させようとするものである。
【００２１】
請求項４記載の発明は、請求項１〜３のいずれか一つに記載の半導体装置において、前記ＳｉＣ製ダイオードは、少なくともダイオードの＋端子と−端子を有するモールドパッケージにＳｉＣ製ダイオードチップを収納したものであることを要旨とする。
【００２２】
この発明は、モールドパッケージにＳｉＣ製ダイオードチップを収納したダイオード素子を用いることで、基板実装を容易にし、かつ、実装するダイオード素子の個数を変えることで様々な電流容量の半導体装置のシリーズ化を容易にしようとするものである。
【００２３】
請求項５記載の発明は、請求項２または３に記載の半導体装置において、前記ＳｉＣ製ダイオードは、ベアチップのまま前記回路基板上に実装されていることを要旨とする。
【００２４】
この発明は、ベアチップのままのＳｉＣ製ダイオードを回路基板上に実装することで、ＳｉＣ製ダイオードの熱を直接回路基板から放熱させようとするものである。
【００２５】
請求項６記載の発明は、請求項５に記載の半導体装置において、前記ＳｉＣ製ダイオードのベアチップは、高融点ハンダにより前記回路基板上に実装されていることを要旨とする。
【００２６】
この発明は、ベアチップのままの前記ＳｉＣ製ダイオードを高融点ハンダにより回路基板上に実装することで、耐熱性の向上を図ろうとするものである。
【００２７】
請求項７記載の発明は、請求項５または６に記載の半導体装置において、前記ＳｉＣ製ダイオードは、前記回路基板の一面にのみ実装され、前記回路基板の他の一面が、前記ＳｉＣ製ダイオードを収納しているパッケージの金属ベース上に設置されていることを要旨とする。
【００２８】
この発明は、ＳｉＣ製ダイオードを回路基板の片面にのみ実装し、回路基板の他の面をパッケージの金属ベースに設置することで、ＳｉＣ製ダイオードの放熱性をより向上させようとするものである。
【００２９】
請求項８記載の発明は、回路基板上に実装されたＳｉ製半導体素子と、前記Ｓｉ製半導体素子に直接接続したＳｉＣ製ダイオードと、を有することを要旨とする半導体装置である。
【００３０】
この発明は、Ｓｉ製半導体素子とＳｉＣ製ダイオードを直接接続することで、インダクタンスの低減を図ろうとするものである。
【００３１】
請求項９記載の発明は、請求項１２に記載の半導体装置において、前記ＳｉＣ製ダイオードは、前記Ｓｉ製半導体素子と高融点ハンダにより接続されていることを要旨とする。
【００３２】
この発明は、ＳｉＣ製ダイオードをＳｉ製半導体素子に高融点ハンダによって接続することで、耐熱性向上を図ろうとするものである。
【００３３】
請求項１０記載の発明は、請求項２〜９のいずれか一つに記載の半導体装置において、前記回路基板は、絶縁基板の少なくとも片面に金属板による配線を有することを要旨とする。
【００３４】
この発明は、Ｓｉ製半導体素子およびＳｉＣ製ダイオードを実装した回路基板に、絶縁基板の少なくとも片面に金属板による配線を施したものを用いることで、配線による導電損失を低減しようとするものである。
【００３５】
請求項１１記載の発明は、請求項２〜９のいずれか一つに記載の半導体装置において、前記回路基板は、絶縁基板の一面に＋配線を有し、他の一面に−配線を有する要旨とする。
【００３６】
この発明は、Ｓｉ製半導体素子およびＳｉＣ製ダイオードを実装した回路基板に、絶縁基板の一面に＋配線を有し、他の一面に−配線を有する積層基板を用いることで、大電流化とともに絶縁性、放熱性を強化しようとするものである。
【００３７】
請求項１２記載の発明は、請求項１０または１１に記載の半導体装置において、前記絶縁基板は、熱伝導性セラミックスであることを要旨とする。
【００３８】
この発明は、回路基板の絶縁基板として高熱伝導性セラミックスを用いることで、さらに熱放散性を向上させようとするものである。
【００３９】
請求項１３記載の発明は、請求項１０または１１に記載の半導体装置において、前記絶縁基板は、絶縁性の多結晶ＳｉＣセラミックスであることを要旨とする。
【００４０】
この発明は、回路基板の絶縁基板として、基板上に実装されるＳｉＣ製ダイオードと熱膨張係数の近い絶縁性の多結晶ＳｉＣセラミックスを用いることで、ヒートサイクルに強くしようとするものである。
【００４１】
請求項１４記載の発明は、請求項１〜１３のいずれか一つに記載の半導体装置において、前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードとの間は、少なくとも一つの電極同士が金属板よりなるバスバーを介して接続されていることを要旨とする。
【００４２】
この発明は、Ｓｉ製半導体素子とＳｉＣ製ダイオードとの間の少なくとも一つの電極同士を金属板よりなるバスバーによって接続することで、配線による損失を低減しようとするものである。
【００４３】
請求項１５記載の発明は、請求項１〜１４のいずれか一つに記載の半導体装置において、前記Ｓｉ製半導体素子はトランジスタであり、当該トランジスタと前記ＳｉＣ製ダイオードとの接続が、当該トランジスタのエミッタ−コレクタ間の導通方向に対して前記ＳｉＣ製ダイオードのアノード−カソード間の導通方向が逆方向となるように接続されていることを要旨とする。
【００４４】
この発明は、Ｓｉ製トランジスタのエミッタ−コレクタ間の導通方向に対してＳｉＣ製ダイオードのアノード−カソード間の導通方向が逆方向となるように接続することで、スイッチング回路を構成しようとするものである。
【００４５】
請求項１６記載の発明は、請求項１５に記載の半導体装置において、前記トランジスタと前記ＳｉＣ製ダイオードは電力変換器のスイッチング回路を構成することを要旨とする。
【００４６】
この発明は、トランジスタとＳｉＣ製ダイオードとを逆導通に接続したスイッチング回路を電力変換器に適用することで、様々な高性能電力変換器を提供できるようにしようとするものである。
【００４７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００４８】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態における半導体装置の構成を示す概略図であり、図２は、この半導体装置に用いているＳｉＣ製ダイオードを示す図面であり、図３は、この半導体装置に用いているＳｉＣ製ダイオードの実装状態を示すために図１中の点線の円で示した部分の拡大断面図である。
【００４９】
この半導体装置１は、素子を実装する回路基板として積層基板１１を用いて、この積層基板１１上に、Ｓｉ製半導体素子１３と、このＳｉ製半導体素子１３に接続される複数個のＳｉＣ製ダイオード１５を互いに並列に接続して実装したものである。
【００５０】
Ｓｉ製半導体素子１３は、たとえば、ＩＧＢＴ、パワーＭＯＳＦＥＴ、パワーＢＪＴ、サイリスタ、ＧＴＯサイリスタ、ＳｉサイリスタなどのＳｉ製半導体素子である。
【００５１】
一方、ＳｉＣ製ダイオード１５は、一つひとつは比較的低圧（６００Ｖクラス）で使用できる電流容量の小さいＳｉＣ製ダイオードであり、これを複数個並列に接続することで、Ｓｉ製半導体素子１３で使用する電流容量と同容量の電流を流すことができるようにしている。
【００５２】
用いられるＳｉＣ製ダイオード１５としては、たとえば、耐電圧１Ｋ〜６ＫＶ、電流容量１〜１０Ａが好ましい。これは、現在実用化されているＳｉＣ製ダイオード１５の耐電圧、電流容量のものであり、これ以外のＳｉＣ製ダイオード１５を使用した場合、その歩留まりが悪く実用的でないので好ましくない。
【００５３】
具体的には、たとえば、Ｓｉ製半導体素子１３として電流容量１００Ａのものを用いた場合には、１０ＡのＳｉＣ製ダイオード１５を１０個互いに並列に接続してＳｉ製半導体素子１３に接続することで、１００Ａの容量に対応することができる。
【００５４】
ＳｉＣ製ダイオード１５自体は、図２に示すように、２端子（＋端子３１と−端子３３）を有する樹脂モールドパッケージ３５の中にＳｉＣ製ダイオードチップ３７を収納したダイオード素子である。
【００５５】
一つひとつのＳｉＣ製ダイオード１５の積層基板１１上への実装は、図３に示すように、積層基板１１を構成する絶縁基板１１１の一方の面に設けられている＋側配線１１３にＳｉＣ製ダイオード１５の＋端子３１をハンダ１１７により接続し、絶縁基板１１１の他方の面に設けられている−側配線１１５にＳｉＣ製ダイオード１５の−端子３３をハンダ１１７により接続している。
【００５６】
次に、本第１の実施の形態における半導体装置の作用を説明する。
【００５７】
この半導体装置１は、Ｓｉ製半導体素子１３にＳｉＣ製ダイオード１５を互いに複数個並列に接続することで、比較的小容量のＳｉＣ製ダイオード１５を使用して、なおかつ容量のアップを図っている。また、＋側配線１１３と−側配線１１５を一つの絶縁基板１１１の両面に配線した積層基板１１に複数のＳｉＣ製ダイオード１５を実装したことで、ＳｉＣ製ダイオードの並列バランスと低インダクタンス化を図っている。特に、同一基板上にＳｉ製半導体素子１３と複数のＳｉＣ製ダイオード１５を実装したことで、Ｓｉ製半導体素子１３とＳｉＣ製ダイオード１５の配線距離を短くし、低インダクタンス化を図ることができる。
【００５８】
これにより、半導体装置１は、高速性とバランス性および低インダクタンス配線でバランス良く電流容量の向上を図ることができる。
【００５９】
さらに、Ｓｉ製半導体素子１３として、ＭＯＳＦＥＴを用いた場合には、ＳｉＣ製ダイオード１５の高速化で従来よりも大幅な高周波化が可能となる。
【００６０】
また、ＳｉＣ製ダイオード１５の構成単位を変えることで、容易に様々な容量の半導体装置をシリーズ化することが可能となる。
【００６１】
なお、この半導体装置のパッケージングにあたっては、ＳｉＣ製ダイオード１５が低損失のために熱の発生が少ないので、たとえば、熱伝導ゲルをパッケージ内に充填するだけで、必要な冷却性能を得ることができる。
【００６２】
（第２の実施の形態）
図４は、第２の実施の形態における半導体装置に用いているＳｉＣ製ダイオードの実装状態と基板の構成を示す拡大断面図である。
【００６３】
本第２の実施の形態における半導体装置は、Ｓｉ製半導体素子１３およびＳｉＣ製ダイオード１５を実装する回路基板が異なるのみで、その他の構成は、前述した第１の実施の形態における半導体装置と同様である。したがって、ＳｉＣ製ダイオード１５は複数個互いに並列に接続している。
【００６４】
本第２の実施の形態に用いている回路基板は、絶縁基板２１１の両面にプリント配線に代えて金属板によるバスバー２１３および２１５を使用した、いわゆる金属／絶縁板／金属よりなるパワーボード２１である。
【００６５】
ここで絶縁基板２１１は、熱伝導性セラミックス基板が好ましく、なかでも熱伝導率が１２０ｗ／ｍｋ以上の高熱伝導性セラミックス基板が好ましく、たとえば窒化アルミニウム基板を用いることが好ましい。
【００６６】
また、バスバー２１３および２１５は、銅板、または銅板にニッケルメッキを施したものなどである。
【００６７】
ＳｉＣ製ダイオード１５は、前述した第１の実施の形態と同様に、パワーボード２１の＋側バスバー２１３にＳｉＣ製ダイオード１５の＋端子３１を、−側バスバー２１５にＳｉＣ製ダイオード１５の−端子３３をそれぞれ接続している。
【００６８】
次に、本第２の実施の形態における半導体装置の作用を説明する。
【００６９】
上述したように、本第２の実施の形態では、素子を実装する基板に金属／絶縁板／金属よりなるパワーボード２１を用いることで、回路基板の絶縁性がより高くなり、耐圧性能を向上することができる。
【００７０】
また、パワーボード２１は配線として金属板を配線パターンに成型したバスバー２１３および２１５を用いている。バスバー２１３および２１５は、プリント配線と比較して厚さが厚いため、プリント配線より導電性がよい。このため、大電流を流した場合の損失を少なくすることができる。また、バスバー２１３および２１５によって熱放散が起きるので放熱性も良くなる。
【００７１】
したがって、本第２の実施の形態は、前述した第１の実施の形態よりもいっそうの大電流化と放熱性の向上を図ることができる。
【００７２】
また、絶縁基板２１１に窒化アルミニウム基板などの高熱伝導性セラミックス基板を用いることで、さらに熱の放散が向上すると共に、絶縁性能も向上する。なお、絶縁基板２１１としては、高熱伝導性セラミックス基板以外に、たとえばガラスクロス強化エポキシ基板などを用いてもよい。
【００７３】
（第３の実施の形態）
図５は、第３の実施の形態における半導体装置の回路図である。
【００７４】
第３の実施の形態は、前述した第１または第２の実施の形態に示した複数のＳｉＣ製ダイオードを並列実装した半導体装置の回路例である。
【００７５】
この半導体装置は、Ｓｉ半導体素子１３として電圧駆動型のトランジスタ素子を用い、このトランジスタ素子のエミッタ（Ｅ）−コレクタ（Ｃ）間の導通方向に対してＳｉＣ製ダイオード１５のアノード（Ａ）−カソード（Ｋ）間の導通方向が逆方向となるように接続して、逆導通Ｓｉ／ＳｉＣスイッチング回路を構成したものである。
【００７６】
このようにスイッチングトランジスタに対して逆導通となるダイオードをＳｉＣ製ダイオードとすることで、ダイオード側の特性改善により動作速度の向上、耐熱特性の向上など、スイッチング回路としての総合的な性能が向上する。
【００７７】
そして、このように構成したスイッチング回路を電力変換器に使用することで、電力変換器の高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【００７８】
（第４の実施の形態）
図６は、本発明を適用した第４の実施の形態における半導体装置の構成を示す概略図であり、図６（ａ）は平面図、図６（ｂ）は断面図である。図７は、第４の実施の形態における半導体装置の回路図である。
【００７９】
第４の実施の形態における半導体装置４は、Ｓｉ半導体素子チップ４３のエミッタ側であるチップ中央に直接ＳｉＣダイオードチップ４５を接続して一体化したものである。
【００８０】
Ｓｉ半導体素子チップ４３は、回路基板４１上に実装されている。この回路基板４１は、銅などの金属ベース４７上に設けられている。
【００８１】
回路基板４１としては、たとえば、セラミックスなどの絶縁基板上に銅板による回路パターン板を直接接合したＤＢＣ（登録商標）（Ｄｉｒｅｃｔ ＢｏｎｄＣｏｐｐｅｒ）基板や、ろう材を介してセラミックス基板と銅回路板を貼り合わせた活性金属銅回路（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｅｄ Ｃｏｐｐｅｒ：ＡＭＣ）基板などが好ましい。
【００８２】
Ｓｉ製半導体素子チップ４３からの配線は、ボンディングワイヤー５７によって行われており、Ｓｉ製半導体素子チップ４３をスイッチングトランジスタとした場合、Ｓｉ製半導体素子チップ４３のコレクタ側をコレクタバスバー５１に接続し、ベース側をベースバスバー５３に接続している。
【００８３】
そして、Ｓｉ製半導体素子チップ４３の中央部のエミッタにＳｉＣ製ダイオードチップ４５の一方の電極を直接接続している。ＳｉＣ製ダイオードチップ４５の他方の電極は、バスバー５５に接続し、ボンディングワイヤー５７によって、Ｓｉ製半導体素子チップ４３と接続している。
【００８４】
ＳｉＣ製ダイオードチップ４５とＳｉ製半導体素子チップ４３との接続は、Ｓｉ製半導体素子チップ４３のエミッタ領域に直接接合してもよいし、Ｓｉ製半導体素子チップ４３のエミッタ領域に金属電極を設けてからＳｉＣ製ダイオードチップ４５をハンダ付けしてもよい。なお、ハンダによりＳｉＣ製ダイオードチップ４５とＳｉ製半導体素子チップ４３を接続する場合には、耐熱性の観点から使用するハンダは、たとえば溶融温度２００℃以上の高温タイプのハンダが好ましい。このような高温ハンダを用いることで、半導体装置としての耐熱性を高めることができる。
【００８５】
この半導体装置の回路構成を、図７に示すように、Ｓｉ製半導体素子チップ４３をスイッチングトランジスタとし、このスイッチングトランジスタに対してＳｉＣ製ダイオードチップ４５を逆導通となるように接続する場合、Ｓｉ製半導体素子チップ４３の中央部のエミッタ（Ｅ）にＳｉＣ製ダイオードチップ４５のカソード（Ｋ）側を直接接続し、ＳｉＣ製ダイオードチップ４５のアノード（Ａ）側をバスバー５５およびボンディングワイヤー５７を介してＳｉ製半導体素子チップ４３のコレクタ（Ｃ）と接続する。
【００８６】
次に、本第４の実施の形態における半導体装置の作用を説明する。
【００８７】
この半導体装置４では、ＳｉＣ製ダイオードチップ４５のベアチップを直接Ｓｉ製半導体素子チップ４３に接続したことで、ＳｉＣ製ダイオードチップ４５とＳｉ製半導体素子チップ４３との間の配線が一部不要になり、インダクタンスの低減を図ることができ、また、実装スペースの低減も可能になる。
【００８８】
ＳｉＣ製ダイオードチップ４５からの発熱は、ＳｉＣ製ダイオードチップ４５の損失が少ないことから、熱伝導ゲルをパッケージ内に充填するだけで、必要な冷却性能を得ることができる。また、ＳｉＣ製ダイオードチップ４５からの発熱の一部はＳｉ製半導体素子チップ４３を伝達して放熱される。
【００８９】
なお、本第４の実施の形態として図６に示した半導体装置４では、一つのＳｉ製半導体素子チップ４３に一つＳｉＣ製ダイオードチップ４５を接続した構成としているが、同様にして、一つのＳｉ製半導体素子チップ４３に直接複数のＳｉＣ製ダイオードチップ４５を接続してもよい。これにより、一つのＳｉＣ製ダイオードチップ４５では十分な電流容量を稼ぐことできないような場合でも、複数のＳｉＣ製ダイオードチップ４５を互いに並列に直接Ｓｉ製半導体素子チップ４３に接続することで、十分な電流容量を得ることができる。
【００９０】
また、本第４の実施の形態において、回路基板４１にＤＢＣ基板を用いる場合には、ＤＢＣ基板の絶縁基板に絶縁性のＳｉＣセラミックス基板を用いることで、ＳｉＣチップとＤＢＣの熱膨張係数を非常に近いものとすることができるため、ヒートサイクルに強く、また高熱伝導ＤＢＣにより熱放散効果を高くすることができる。
【００９１】
そして、このように構成した半導体装置を電力変換器に使用することで、電力変換器の高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【００９２】
（第５の実施の形態）
図８は、本発明を適用した第５の実施の形態における半導体装置の構成を示す概略図であり、図８（ａ）は平面図、図８（ｂ）は断面図である。
【００９３】
第５の実施の形態における半導体装置５は、回路基板４１上にスイッチングトランジスタなどのＳｉ製半導体素子チップ４３を実装したＳｉチップ実装基板６１と、回路基板４１上に複数のＳｉＣ製ダイオードチップ４５を互いに並列に実装したＳｉＣチップ実装基板６３を一つのパッケージ６５に収納した電力変換器である。
【００９４】
Ｓｉチップ実装基板６１から交流端子６７および直流端子５９への配線、およびその他の主回路配線はボンディングワイヤー５７とし、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間はバスバー５５で接続している。
【００９５】
パッケージ６５は、金属ベース７１とキャップ７２からなり、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３が金属ベース７１上に接合されている。また、パッケージ６５内は、熱伝導ゲルを充填している。
【００９６】
次に、本第５の実施の形態における半導体装置の作用を説明する。
【００９７】
本第５の実施の形態では、電力変換器としての主回路部分をＳｉ半導体素子チップ４３により構成し、これを回路基板４１上に実装してＳｉチップ実装基板６１とし、一方、主回路上のスイッチングトランジスタに対して逆導通となるダイオード部分を、複数のＳｉＣ製ダイオードチップ４５を並列に接続して回路基板４１に実装したＳｉＣチップ実装基板６３としている。そして、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間をバスバー５５で接続することで、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間の大電流に耐えうるようにしている。
【００９８】
これによりこの電力変換器は、高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【００９９】
また、Ｓｉ製半導体素子チップ４３からなる主回路部分とＳｉＣダイオードチップ４５からなる逆導通部分を別々の基板としたことで、素子配置の自由度を向上させることが可能となる。また、Ｓｉ製半導体素子チップ４３とＳｉＣダイオードチップ４５をそれぞれ異なる基板に実装することで、それぞれのチップの特性にあった回路基板を用いることができる。たとえば、後述する第７の実施の形態のように、Ｓｉ製半導体素子チップ４３は窒化アルミニウム基板を用い、一方、ＳｉＣダイオードチップ４５はＳＩＣ基板を用いるなど、実装する素子の特性に合わせて様々な回路基板を選定することができる。
【０１００】
なお、本第５の実施の形態においては、Ｓｉチップ実装基板６１から交流端子６７および直流端子５９への配線およびその他の主回路配線をボンディングワイヤー５７によって接続することにしているが、これに代えて、すべての配線をバスバーとしてもよい。そして、バスバーは直接チップへハンダ付けするか、または、低熱膨張スペーサ（モリブデン等）介してハンダ付けする。
【０１０１】
（第６の実施の形態）
図９は、本発明を適用した第６の実施の形態における半導体装置の構成を示す概略図であり、図９（ａ）は平面図、図９（ｂ）は断面図である。
【０１０２】
第６の実施の形態における半導体装置６は、前述した第５の実施の形態と同様に、回路基板４１上にスイッチングトランジスタなどのＳｉ半導体素子チップ４３を実装したＳｉチップ実装基板６１と、回路基板上に複数のＳｉＣ製ダイオードチップ４５を互いに並列に実装したＳｉＣチップ実装基板６３を一つのパッケージ６５に収納した電力変換器である。
【０１０３】
構成上の違いは、前述した第５の実施の形態においてはＳｉチップ実装基板６１とＳｉＣチップ実装基板６３をパッケージ６５の金属ベース上に並置した後に対して、本第６の実施の形態では、Ｓｉチップ実装基板６１の上方にＳｉＣチップ実装基板６３を置いた点である。
【０１０４】
本第６の実施の形態においてはその他の構成上の違いはなく、第５の実施の形態と同様に、Ｓｉチップ実装基板６１から交流端子６７および直流端子５９への配線およびその他の主回路配線はボンディングワイヤー５７とし、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間はバスバー５５で接続している。また、パッケージ６５内は、熱伝導ゲルを充填している。
【０１０５】
したがって、本第６の実施の形態においても、第５の実施の形態と同様に、ＳｉＣ製ダイオードチップ４５を互いに並列に実装したことで大容量化を図ることができ、また、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間をバスバー５５で接続することで、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間の大電流に耐えうるようにできる。そしてさらに本第６の実施の形態においては、Ｓｉチップ実装基板６１の上方にＳｉＣチップ実装基板６３を重ねることで、半導体装置６の設置面積を少なくすることができる。
【０１０６】
そしてこの電力変換器においても、前述した第５の実子の形態と同様に、高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【０１０７】
なお、本第６の実施の形態においても、全ての配線をバスバーによって行うようにしてもよい。
【０１０８】
（第７の実施の形態）
図１０は、本発明を適用した第７の実施の形態における半導体装置の構成を示す概略断面図である。
【０１０９】
第７の実施の形態における半導体装置７は、絶縁性の多結晶ＳｉＣセラミックス基板の両面に銅板などによる配線パターンを貼り付けた回路基板７１（ＳｉＣ基板と称する）の片面にＳｉＣ製ダイオードチップ４５を接合し、また、Ｓｉ製半導体素子チップ４３を窒化アルミニウム基板に配線パターンを貼り付けた回路基板８１（ＡＬＮ基板と称する）の片面に実装し、ＳｉＣ基板７１およびＡＬＮ基板８１のそれぞれ半導体チップを実装していない面をパッケージ７５を構成する金属ベース７７に接合したものである。
【０１１０】
Ｓｉ製半導体素子チップ４３とＳｉＣ製ダイオードチップ４５は、バスバー（不図示）により接続する。その他の主回路配線はボンディングワイヤーまたはバスバーを使用する。
【０１１１】
次に、本第７の実施の形態における半導体装置の作用を説明する。
【０１１２】
この半導体装置７は、ＳｉＣ製ダイオードチップ４５を実装する回路基板に、絶縁性の多結晶ＳｉＣセラミックス基板の両面に銅板などによる配線パターンをろう付けなどによって貼り付けたＳｉＣ基板７１を用いている。
【０１１３】
このＳｉＣ基板７１は、ＳｉＣ製ダイオードチップ４５と素材として同質であるため、熱膨張係数が近くヒートサイクルに強い。また、ＳｉＣ基板７１は、熱伝導性が良く、しかも、このＳｉＣ基板７１は、パッケージの金属ベースに直接接合しているため、熱放散効果が非常によい。さらに、ＳｉＣ基板７１は、高温でも十分な強度を保つことができる。
【０１１４】
ＳｉＣ基板７１へのＳｉＣ製ダイオードチップ４５の実装は、高温ハンダを用いることで、いっそう耐熱性の向上を図ることができる。
【０１１５】
したがって、このような半導体装置として、たとえば図７に示した半導体装置の回路例と同様に、Ｓｉ製半導体素子チップ４３としてスイッチングトランジスタを用いて、このスイッチングトランジスタに対し、ＳｉＣ製ダイオードチップ４５を逆導通となるように接続して、逆導通スイッチング回路を構成し、これを電力変換器に使用することで、電力変換器の高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【０１１６】
以上本発明を適用した実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではなく、たとえば、上述した各実施の形態を組み合わせたり、あるいは変形することでも本発明を実施することができる。
【０１１７】
【発明の効果】
以上説明した本発明によれば、一つひとつは小容量のＳｉＣ製ダイオードであってもこれを複数個並列に接続したことで、ＳｉＣ製ダイオードとしての特性を生かして半導体装置の高速動作化、高周波動作化が可能となると共に、大容量化を達成することができる。
【０１１８】
しかも、ＳｉＣ製ダイオードをバランス良く並列化することができるので、ＳｉＣ製ダイオードの並列接続個数を変更することで、大容量化と共に、シリーズ化を図ることができる。また、一つひとつのＳｉＣ製ダイオードは、小型であり、大型、大容量の１チップによるＳｉＣ製ダイオードを使用するよりも歩留まりや特性が向上する。
【０１１９】
また、ＳｉＣ製ダイオードのチップとＳｉ製半導体素子のチップを直接接合することにより、配線レスで低インダクタンス化が可能となる。
【０１２０】
さらに、ＳｉＣ製ダイオード自体の耐熱性によって半導体装置としての耐熱性、耐電流性が向上し、半導体装置の利用率や信頼性が向上する。
【０１２１】
さらにＳｉＣ製ダイオードとＳｉ製半導体素子の間を金属板によって接続することで、素子間配線の損失を低減することができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態における半導体装置の構成を示す概略図である。
【図２】第１の実施の形態における半導体装置に用いているＳｉＣ製ダイオードを示す図面である。
【図３】図１中の点線の円で示した部分の拡大断面図である。
【図４】本発明を適用した第２の実施の形態における半導体装置に用いているＳｉＣ製ダイオードの実装状態と基板の構成を示す拡大断面図である。
【図５】本発明を適用した第３の実施の形態における半導体装置の回路図である。
【図６】本発明を適用した第４の実施の形態における半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）は断面図である。
【図７】第４の実施の形態における半導体装置の回路図である。
【図８】本発明を適用した第５の実施の形態における半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）は断面図である。
【図９】本発明を適用した第６の実施の形態における半導体装置の構成を示す概略図であり、図９（ａ）は平面図、図９（ｂ）は断面図である。
【図１０】本発明を適用した第７の実施の形態における半導体装置の構成を示す概略断面図である。
【符号の説明】
１、４、５、６、７ 半導体装置
１１ 積層基板
１３ Ｓｉ製半導体素子
１５ ＳｉＣ製ダイオード
２１ パワーボード
３１ ＋端子
３３ −端子
３５ 樹脂モールドパッケージ
３７、４５ ＳｉＣ製ダイオードチップ
４１ 回路基板
４３ Ｓｉ製半導体素子チップ
４７ 金属ベース
５１ コレクタバスバー
５３ ベースバスバー
５５ バスバー
５７ ボンディングワイヤー
５９ 直流端子
６１ Ｓｉチップ実装基板
６３ ＳｉＣチップ実装基板
６５ パッケージ
６７ 交流端子
７１ 金属ベース
７２ キャップ
１１１、２１１ 絶縁基板
１１３ ＋側配線
１１５ −側配線
１１７ ハンダ
２１３ ＋側バスバー
２１５ −側バスバー
【発明の属する技術分野】
本発明は、半導体装置に関し、特にＳｉＣ製半導体素子を用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、高電圧高出力を要する電力変換器などに使用されているパワーデバイスは、シリコン（Ｓｉ）単結晶からなる半導体素子を用いている。
【０００３】
このような用途のパワーデバイスにおいては、使用する半導体素子の構造や、半導体自体に用いる添加物の改良により、Ｓｉの材料特性としてスイッチングスピードの改善、損失の低減、許容温度範囲の拡大（特に耐熱性の改善）、使用電流密度の増大化（電流容量の増大化）などに対応できるように研究がなされている。しかしながら、様々な改良にも限界が近づきつつある。
【０００４】
そこで、このようなＳｉ製半導体素子の限界を越えるものとして、近年、炭化珪素（ＳｉＣ）を材料とした半導体素子（ＳｉＣ半導体素子）の開発が進められている。
【０００５】
ＳｉＣ半導体素子はＳｉ製半導体素子に対し、その材料特性から低損失、高温動作、高速化（高周波化）、および電流密度増加の特徴がある。しかしながら、ＳｉＣ半導体素子は、素材であるＳｉＣ単結晶体の材料欠陥や製造プロセスの困難さから研究途上にあることは否めない現状である。
【０００６】
それでも比較的低圧（６００Ｖクラス）のＳｉＣ製のダイオード（以下ＳｉＣ製ダイオードと称する）の開発は進んでおり、なかでも電流容量の小さい、いわゆる小チップの実用化が始まっている。
【０００７】
このため、パワーデバイス、特に、Ｓｉ製スイッチングトランジスタとＳｉダイオードを組み合わせた逆導通スイッチング回路におけるＳｉダイオードに代えてＳｉＣ製ダイオードを用いることが検討されている。
【０００８】
たとえば、実用化されているＳｉＣ製ダイオードとＳｉ製スイッチングトランジスタを逆並列に組み合わせることで、従来のＳｉ製ダイオードによる制約が解決され、以下のようなメリットが得られる。
【０００９】
（１）ＳｉＣ製ダイオードは、Ｓｉ製ダイオードより高速で動作できため、既存のＳｉ製スイッチングトランジスタと組み合わせることで、高周波化（Ｓｉ製ダイオードを用いた場合の約１０倍程度）が可能となり、装置の小型化や高性能化が実現できる。
【００１０】
（２）ＳｉＣ製ダイオード自身の低損失化とＳｉ製スイッチングトランジスタのターンオン損失が減り、冷却機構を簡素化でき、装置効率も向上する（高周波化でより顕著となる）。
【００１１】
（３）ＳｉＣ製ダイオードの高耐熱性能によって（ＳｉＣは理論的には６００℃以上でも動作可能）、Ｓｉ製ダイオードを用いた場合の耐熱温度１５０℃と比べ高温耐熱性が向上するので、冷却機構を簡素化することが可能となり、また素子チップ装着の自由度が高くなる。
【００１２】
（４）ＳｉＣ製ダイオードの電流密度向上、ｄｉ／ｄｔ耐量向上、チップサイズ低減が可能となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、現在実用化されているＳｉＣ製ダイオードは、その電流用量が小さいため、小型、小電流仕様の半導体装置に使用されているのみで、電力用の半導体装置には使用することができないという問題があった。
【００１４】
本発明は、上記に鑑みてなされたもので、その目的としては、現在実用化されている小容量のＳｉＣ製ダイオードを用いて大きな電流容量の半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
請求項１記載の発明は、上記課題を解決するため、Ｓｉ製半導体素子と、前記Ｓｉ製半導体素子に接続されると共に、互いに並列に接続された複数個のＳｉＣ製ダイオードと、を有することを要旨とする半導体装置である。
【００１６】
この発明は、ＳｉＣ製ダイオードを複数個並列に接続することで、一つひとつは、ＳｉＣ製ダイオードを用いた場合の電流容量のアップを図ろうとするものである。
【００１７】
請求項２記載の発明は、請求項１に記載の半導体装置において、前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードは、同一の回路基板上に実装されていることを要旨とする。
【００１８】
この発明は、同一基板上にＳｉ製半導体素子とＳｉＣ製ダイオードを実装することで、Ｓｉ製半導体素子とＳｉＣ製ダイオードの配線距離を短くし、配線による損失を抑え、低インダクタンス化を図ろうとするものである。
【００１９】
請求項３記載の発明は、請求項１に記載の半導体装置において、前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードは、異なる回路基板上に実装されていることを要旨とする。
【００２０】
この発明は、Ｓｉ製半導体素子とＳｉＣ製ダイオードをそれぞれ異なる回路基板に実装することで、素子配置の自由度を向上させ、また使用する回路基板選定の自由度を向上させようとするものである。
【００２１】
請求項４記載の発明は、請求項１〜３のいずれか一つに記載の半導体装置において、前記ＳｉＣ製ダイオードは、少なくともダイオードの＋端子と−端子を有するモールドパッケージにＳｉＣ製ダイオードチップを収納したものであることを要旨とする。
【００２２】
この発明は、モールドパッケージにＳｉＣ製ダイオードチップを収納したダイオード素子を用いることで、基板実装を容易にし、かつ、実装するダイオード素子の個数を変えることで様々な電流容量の半導体装置のシリーズ化を容易にしようとするものである。
【００２３】
請求項５記載の発明は、請求項２または３に記載の半導体装置において、前記ＳｉＣ製ダイオードは、ベアチップのまま前記回路基板上に実装されていることを要旨とする。
【００２４】
この発明は、ベアチップのままのＳｉＣ製ダイオードを回路基板上に実装することで、ＳｉＣ製ダイオードの熱を直接回路基板から放熱させようとするものである。
【００２５】
請求項６記載の発明は、請求項５に記載の半導体装置において、前記ＳｉＣ製ダイオードのベアチップは、高融点ハンダにより前記回路基板上に実装されていることを要旨とする。
【００２６】
この発明は、ベアチップのままの前記ＳｉＣ製ダイオードを高融点ハンダにより回路基板上に実装することで、耐熱性の向上を図ろうとするものである。
【００２７】
請求項７記載の発明は、請求項５または６に記載の半導体装置において、前記ＳｉＣ製ダイオードは、前記回路基板の一面にのみ実装され、前記回路基板の他の一面が、前記ＳｉＣ製ダイオードを収納しているパッケージの金属ベース上に設置されていることを要旨とする。
【００２８】
この発明は、ＳｉＣ製ダイオードを回路基板の片面にのみ実装し、回路基板の他の面をパッケージの金属ベースに設置することで、ＳｉＣ製ダイオードの放熱性をより向上させようとするものである。
【００２９】
請求項８記載の発明は、回路基板上に実装されたＳｉ製半導体素子と、前記Ｓｉ製半導体素子に直接接続したＳｉＣ製ダイオードと、を有することを要旨とする半導体装置である。
【００３０】
この発明は、Ｓｉ製半導体素子とＳｉＣ製ダイオードを直接接続することで、インダクタンスの低減を図ろうとするものである。
【００３１】
請求項９記載の発明は、請求項１２に記載の半導体装置において、前記ＳｉＣ製ダイオードは、前記Ｓｉ製半導体素子と高融点ハンダにより接続されていることを要旨とする。
【００３２】
この発明は、ＳｉＣ製ダイオードをＳｉ製半導体素子に高融点ハンダによって接続することで、耐熱性向上を図ろうとするものである。
【００３３】
請求項１０記載の発明は、請求項２〜９のいずれか一つに記載の半導体装置において、前記回路基板は、絶縁基板の少なくとも片面に金属板による配線を有することを要旨とする。
【００３４】
この発明は、Ｓｉ製半導体素子およびＳｉＣ製ダイオードを実装した回路基板に、絶縁基板の少なくとも片面に金属板による配線を施したものを用いることで、配線による導電損失を低減しようとするものである。
【００３５】
請求項１１記載の発明は、請求項２〜９のいずれか一つに記載の半導体装置において、前記回路基板は、絶縁基板の一面に＋配線を有し、他の一面に−配線を有する要旨とする。
【００３６】
この発明は、Ｓｉ製半導体素子およびＳｉＣ製ダイオードを実装した回路基板に、絶縁基板の一面に＋配線を有し、他の一面に−配線を有する積層基板を用いることで、大電流化とともに絶縁性、放熱性を強化しようとするものである。
【００３７】
請求項１２記載の発明は、請求項１０または１１に記載の半導体装置において、前記絶縁基板は、熱伝導性セラミックスであることを要旨とする。
【００３８】
この発明は、回路基板の絶縁基板として高熱伝導性セラミックスを用いることで、さらに熱放散性を向上させようとするものである。
【００３９】
請求項１３記載の発明は、請求項１０または１１に記載の半導体装置において、前記絶縁基板は、絶縁性の多結晶ＳｉＣセラミックスであることを要旨とする。
【００４０】
この発明は、回路基板の絶縁基板として、基板上に実装されるＳｉＣ製ダイオードと熱膨張係数の近い絶縁性の多結晶ＳｉＣセラミックスを用いることで、ヒートサイクルに強くしようとするものである。
【００４１】
請求項１４記載の発明は、請求項１〜１３のいずれか一つに記載の半導体装置において、前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードとの間は、少なくとも一つの電極同士が金属板よりなるバスバーを介して接続されていることを要旨とする。
【００４２】
この発明は、Ｓｉ製半導体素子とＳｉＣ製ダイオードとの間の少なくとも一つの電極同士を金属板よりなるバスバーによって接続することで、配線による損失を低減しようとするものである。
【００４３】
請求項１５記載の発明は、請求項１〜１４のいずれか一つに記載の半導体装置において、前記Ｓｉ製半導体素子はトランジスタであり、当該トランジスタと前記ＳｉＣ製ダイオードとの接続が、当該トランジスタのエミッタ−コレクタ間の導通方向に対して前記ＳｉＣ製ダイオードのアノード−カソード間の導通方向が逆方向となるように接続されていることを要旨とする。
【００４４】
この発明は、Ｓｉ製トランジスタのエミッタ−コレクタ間の導通方向に対してＳｉＣ製ダイオードのアノード−カソード間の導通方向が逆方向となるように接続することで、スイッチング回路を構成しようとするものである。
【００４５】
請求項１６記載の発明は、請求項１５に記載の半導体装置において、前記トランジスタと前記ＳｉＣ製ダイオードは電力変換器のスイッチング回路を構成することを要旨とする。
【００４６】
この発明は、トランジスタとＳｉＣ製ダイオードとを逆導通に接続したスイッチング回路を電力変換器に適用することで、様々な高性能電力変換器を提供できるようにしようとするものである。
【００４７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００４８】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態における半導体装置の構成を示す概略図であり、図２は、この半導体装置に用いているＳｉＣ製ダイオードを示す図面であり、図３は、この半導体装置に用いているＳｉＣ製ダイオードの実装状態を示すために図１中の点線の円で示した部分の拡大断面図である。
【００４９】
この半導体装置１は、素子を実装する回路基板として積層基板１１を用いて、この積層基板１１上に、Ｓｉ製半導体素子１３と、このＳｉ製半導体素子１３に接続される複数個のＳｉＣ製ダイオード１５を互いに並列に接続して実装したものである。
【００５０】
Ｓｉ製半導体素子１３は、たとえば、ＩＧＢＴ、パワーＭＯＳＦＥＴ、パワーＢＪＴ、サイリスタ、ＧＴＯサイリスタ、ＳｉサイリスタなどのＳｉ製半導体素子である。
【００５１】
一方、ＳｉＣ製ダイオード１５は、一つひとつは比較的低圧（６００Ｖクラス）で使用できる電流容量の小さいＳｉＣ製ダイオードであり、これを複数個並列に接続することで、Ｓｉ製半導体素子１３で使用する電流容量と同容量の電流を流すことができるようにしている。
【００５２】
用いられるＳｉＣ製ダイオード１５としては、たとえば、耐電圧１Ｋ〜６ＫＶ、電流容量１〜１０Ａが好ましい。これは、現在実用化されているＳｉＣ製ダイオード１５の耐電圧、電流容量のものであり、これ以外のＳｉＣ製ダイオード１５を使用した場合、その歩留まりが悪く実用的でないので好ましくない。
【００５３】
具体的には、たとえば、Ｓｉ製半導体素子１３として電流容量１００Ａのものを用いた場合には、１０ＡのＳｉＣ製ダイオード１５を１０個互いに並列に接続してＳｉ製半導体素子１３に接続することで、１００Ａの容量に対応することができる。
【００５４】
ＳｉＣ製ダイオード１５自体は、図２に示すように、２端子（＋端子３１と−端子３３）を有する樹脂モールドパッケージ３５の中にＳｉＣ製ダイオードチップ３７を収納したダイオード素子である。
【００５５】
一つひとつのＳｉＣ製ダイオード１５の積層基板１１上への実装は、図３に示すように、積層基板１１を構成する絶縁基板１１１の一方の面に設けられている＋側配線１１３にＳｉＣ製ダイオード１５の＋端子３１をハンダ１１７により接続し、絶縁基板１１１の他方の面に設けられている−側配線１１５にＳｉＣ製ダイオード１５の−端子３３をハンダ１１７により接続している。
【００５６】
次に、本第１の実施の形態における半導体装置の作用を説明する。
【００５７】
この半導体装置１は、Ｓｉ製半導体素子１３にＳｉＣ製ダイオード１５を互いに複数個並列に接続することで、比較的小容量のＳｉＣ製ダイオード１５を使用して、なおかつ容量のアップを図っている。また、＋側配線１１３と−側配線１１５を一つの絶縁基板１１１の両面に配線した積層基板１１に複数のＳｉＣ製ダイオード１５を実装したことで、ＳｉＣ製ダイオードの並列バランスと低インダクタンス化を図っている。特に、同一基板上にＳｉ製半導体素子１３と複数のＳｉＣ製ダイオード１５を実装したことで、Ｓｉ製半導体素子１３とＳｉＣ製ダイオード１５の配線距離を短くし、低インダクタンス化を図ることができる。
【００５８】
これにより、半導体装置１は、高速性とバランス性および低インダクタンス配線でバランス良く電流容量の向上を図ることができる。
【００５９】
さらに、Ｓｉ製半導体素子１３として、ＭＯＳＦＥＴを用いた場合には、ＳｉＣ製ダイオード１５の高速化で従来よりも大幅な高周波化が可能となる。
【００６０】
また、ＳｉＣ製ダイオード１５の構成単位を変えることで、容易に様々な容量の半導体装置をシリーズ化することが可能となる。
【００６１】
なお、この半導体装置のパッケージングにあたっては、ＳｉＣ製ダイオード１５が低損失のために熱の発生が少ないので、たとえば、熱伝導ゲルをパッケージ内に充填するだけで、必要な冷却性能を得ることができる。
【００６２】
（第２の実施の形態）
図４は、第２の実施の形態における半導体装置に用いているＳｉＣ製ダイオードの実装状態と基板の構成を示す拡大断面図である。
【００６３】
本第２の実施の形態における半導体装置は、Ｓｉ製半導体素子１３およびＳｉＣ製ダイオード１５を実装する回路基板が異なるのみで、その他の構成は、前述した第１の実施の形態における半導体装置と同様である。したがって、ＳｉＣ製ダイオード１５は複数個互いに並列に接続している。
【００６４】
本第２の実施の形態に用いている回路基板は、絶縁基板２１１の両面にプリント配線に代えて金属板によるバスバー２１３および２１５を使用した、いわゆる金属／絶縁板／金属よりなるパワーボード２１である。
【００６５】
ここで絶縁基板２１１は、熱伝導性セラミックス基板が好ましく、なかでも熱伝導率が１２０ｗ／ｍｋ以上の高熱伝導性セラミックス基板が好ましく、たとえば窒化アルミニウム基板を用いることが好ましい。
【００６６】
また、バスバー２１３および２１５は、銅板、または銅板にニッケルメッキを施したものなどである。
【００６７】
ＳｉＣ製ダイオード１５は、前述した第１の実施の形態と同様に、パワーボード２１の＋側バスバー２１３にＳｉＣ製ダイオード１５の＋端子３１を、−側バスバー２１５にＳｉＣ製ダイオード１５の−端子３３をそれぞれ接続している。
【００６８】
次に、本第２の実施の形態における半導体装置の作用を説明する。
【００６９】
上述したように、本第２の実施の形態では、素子を実装する基板に金属／絶縁板／金属よりなるパワーボード２１を用いることで、回路基板の絶縁性がより高くなり、耐圧性能を向上することができる。
【００７０】
また、パワーボード２１は配線として金属板を配線パターンに成型したバスバー２１３および２１５を用いている。バスバー２１３および２１５は、プリント配線と比較して厚さが厚いため、プリント配線より導電性がよい。このため、大電流を流した場合の損失を少なくすることができる。また、バスバー２１３および２１５によって熱放散が起きるので放熱性も良くなる。
【００７１】
したがって、本第２の実施の形態は、前述した第１の実施の形態よりもいっそうの大電流化と放熱性の向上を図ることができる。
【００７２】
また、絶縁基板２１１に窒化アルミニウム基板などの高熱伝導性セラミックス基板を用いることで、さらに熱の放散が向上すると共に、絶縁性能も向上する。なお、絶縁基板２１１としては、高熱伝導性セラミックス基板以外に、たとえばガラスクロス強化エポキシ基板などを用いてもよい。
【００７３】
（第３の実施の形態）
図５は、第３の実施の形態における半導体装置の回路図である。
【００７４】
第３の実施の形態は、前述した第１または第２の実施の形態に示した複数のＳｉＣ製ダイオードを並列実装した半導体装置の回路例である。
【００７５】
この半導体装置は、Ｓｉ半導体素子１３として電圧駆動型のトランジスタ素子を用い、このトランジスタ素子のエミッタ（Ｅ）−コレクタ（Ｃ）間の導通方向に対してＳｉＣ製ダイオード１５のアノード（Ａ）−カソード（Ｋ）間の導通方向が逆方向となるように接続して、逆導通Ｓｉ／ＳｉＣスイッチング回路を構成したものである。
【００７６】
このようにスイッチングトランジスタに対して逆導通となるダイオードをＳｉＣ製ダイオードとすることで、ダイオード側の特性改善により動作速度の向上、耐熱特性の向上など、スイッチング回路としての総合的な性能が向上する。
【００７７】
そして、このように構成したスイッチング回路を電力変換器に使用することで、電力変換器の高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【００７８】
（第４の実施の形態）
図６は、本発明を適用した第４の実施の形態における半導体装置の構成を示す概略図であり、図６（ａ）は平面図、図６（ｂ）は断面図である。図７は、第４の実施の形態における半導体装置の回路図である。
【００７９】
第４の実施の形態における半導体装置４は、Ｓｉ半導体素子チップ４３のエミッタ側であるチップ中央に直接ＳｉＣダイオードチップ４５を接続して一体化したものである。
【００８０】
Ｓｉ半導体素子チップ４３は、回路基板４１上に実装されている。この回路基板４１は、銅などの金属ベース４７上に設けられている。
【００８１】
回路基板４１としては、たとえば、セラミックスなどの絶縁基板上に銅板による回路パターン板を直接接合したＤＢＣ（登録商標）（Ｄｉｒｅｃｔ ＢｏｎｄＣｏｐｐｅｒ）基板や、ろう材を介してセラミックス基板と銅回路板を貼り合わせた活性金属銅回路（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｅｄ Ｃｏｐｐｅｒ：ＡＭＣ）基板などが好ましい。
【００８２】
Ｓｉ製半導体素子チップ４３からの配線は、ボンディングワイヤー５７によって行われており、Ｓｉ製半導体素子チップ４３をスイッチングトランジスタとした場合、Ｓｉ製半導体素子チップ４３のコレクタ側をコレクタバスバー５１に接続し、ベース側をベースバスバー５３に接続している。
【００８３】
そして、Ｓｉ製半導体素子チップ４３の中央部のエミッタにＳｉＣ製ダイオードチップ４５の一方の電極を直接接続している。ＳｉＣ製ダイオードチップ４５の他方の電極は、バスバー５５に接続し、ボンディングワイヤー５７によって、Ｓｉ製半導体素子チップ４３と接続している。
【００８４】
ＳｉＣ製ダイオードチップ４５とＳｉ製半導体素子チップ４３との接続は、Ｓｉ製半導体素子チップ４３のエミッタ領域に直接接合してもよいし、Ｓｉ製半導体素子チップ４３のエミッタ領域に金属電極を設けてからＳｉＣ製ダイオードチップ４５をハンダ付けしてもよい。なお、ハンダによりＳｉＣ製ダイオードチップ４５とＳｉ製半導体素子チップ４３を接続する場合には、耐熱性の観点から使用するハンダは、たとえば溶融温度２００℃以上の高温タイプのハンダが好ましい。このような高温ハンダを用いることで、半導体装置としての耐熱性を高めることができる。
【００８５】
この半導体装置の回路構成を、図７に示すように、Ｓｉ製半導体素子チップ４３をスイッチングトランジスタとし、このスイッチングトランジスタに対してＳｉＣ製ダイオードチップ４５を逆導通となるように接続する場合、Ｓｉ製半導体素子チップ４３の中央部のエミッタ（Ｅ）にＳｉＣ製ダイオードチップ４５のカソード（Ｋ）側を直接接続し、ＳｉＣ製ダイオードチップ４５のアノード（Ａ）側をバスバー５５およびボンディングワイヤー５７を介してＳｉ製半導体素子チップ４３のコレクタ（Ｃ）と接続する。
【００８６】
次に、本第４の実施の形態における半導体装置の作用を説明する。
【００８７】
この半導体装置４では、ＳｉＣ製ダイオードチップ４５のベアチップを直接Ｓｉ製半導体素子チップ４３に接続したことで、ＳｉＣ製ダイオードチップ４５とＳｉ製半導体素子チップ４３との間の配線が一部不要になり、インダクタンスの低減を図ることができ、また、実装スペースの低減も可能になる。
【００８８】
ＳｉＣ製ダイオードチップ４５からの発熱は、ＳｉＣ製ダイオードチップ４５の損失が少ないことから、熱伝導ゲルをパッケージ内に充填するだけで、必要な冷却性能を得ることができる。また、ＳｉＣ製ダイオードチップ４５からの発熱の一部はＳｉ製半導体素子チップ４３を伝達して放熱される。
【００８９】
なお、本第４の実施の形態として図６に示した半導体装置４では、一つのＳｉ製半導体素子チップ４３に一つＳｉＣ製ダイオードチップ４５を接続した構成としているが、同様にして、一つのＳｉ製半導体素子チップ４３に直接複数のＳｉＣ製ダイオードチップ４５を接続してもよい。これにより、一つのＳｉＣ製ダイオードチップ４５では十分な電流容量を稼ぐことできないような場合でも、複数のＳｉＣ製ダイオードチップ４５を互いに並列に直接Ｓｉ製半導体素子チップ４３に接続することで、十分な電流容量を得ることができる。
【００９０】
また、本第４の実施の形態において、回路基板４１にＤＢＣ基板を用いる場合には、ＤＢＣ基板の絶縁基板に絶縁性のＳｉＣセラミックス基板を用いることで、ＳｉＣチップとＤＢＣの熱膨張係数を非常に近いものとすることができるため、ヒートサイクルに強く、また高熱伝導ＤＢＣにより熱放散効果を高くすることができる。
【００９１】
そして、このように構成した半導体装置を電力変換器に使用することで、電力変換器の高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【００９２】
（第５の実施の形態）
図８は、本発明を適用した第５の実施の形態における半導体装置の構成を示す概略図であり、図８（ａ）は平面図、図８（ｂ）は断面図である。
【００９３】
第５の実施の形態における半導体装置５は、回路基板４１上にスイッチングトランジスタなどのＳｉ製半導体素子チップ４３を実装したＳｉチップ実装基板６１と、回路基板４１上に複数のＳｉＣ製ダイオードチップ４５を互いに並列に実装したＳｉＣチップ実装基板６３を一つのパッケージ６５に収納した電力変換器である。
【００９４】
Ｓｉチップ実装基板６１から交流端子６７および直流端子５９への配線、およびその他の主回路配線はボンディングワイヤー５７とし、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間はバスバー５５で接続している。
【００９５】
パッケージ６５は、金属ベース７１とキャップ７２からなり、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３が金属ベース７１上に接合されている。また、パッケージ６５内は、熱伝導ゲルを充填している。
【００９６】
次に、本第５の実施の形態における半導体装置の作用を説明する。
【００９７】
本第５の実施の形態では、電力変換器としての主回路部分をＳｉ半導体素子チップ４３により構成し、これを回路基板４１上に実装してＳｉチップ実装基板６１とし、一方、主回路上のスイッチングトランジスタに対して逆導通となるダイオード部分を、複数のＳｉＣ製ダイオードチップ４５を並列に接続して回路基板４１に実装したＳｉＣチップ実装基板６３としている。そして、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間をバスバー５５で接続することで、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間の大電流に耐えうるようにしている。
【００９８】
これによりこの電力変換器は、高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【００９９】
また、Ｓｉ製半導体素子チップ４３からなる主回路部分とＳｉＣダイオードチップ４５からなる逆導通部分を別々の基板としたことで、素子配置の自由度を向上させることが可能となる。また、Ｓｉ製半導体素子チップ４３とＳｉＣダイオードチップ４５をそれぞれ異なる基板に実装することで、それぞれのチップの特性にあった回路基板を用いることができる。たとえば、後述する第７の実施の形態のように、Ｓｉ製半導体素子チップ４３は窒化アルミニウム基板を用い、一方、ＳｉＣダイオードチップ４５はＳＩＣ基板を用いるなど、実装する素子の特性に合わせて様々な回路基板を選定することができる。
【０１００】
なお、本第５の実施の形態においては、Ｓｉチップ実装基板６１から交流端子６７および直流端子５９への配線およびその他の主回路配線をボンディングワイヤー５７によって接続することにしているが、これに代えて、すべての配線をバスバーとしてもよい。そして、バスバーは直接チップへハンダ付けするか、または、低熱膨張スペーサ（モリブデン等）介してハンダ付けする。
【０１０１】
（第６の実施の形態）
図９は、本発明を適用した第６の実施の形態における半導体装置の構成を示す概略図であり、図９（ａ）は平面図、図９（ｂ）は断面図である。
【０１０２】
第６の実施の形態における半導体装置６は、前述した第５の実施の形態と同様に、回路基板４１上にスイッチングトランジスタなどのＳｉ半導体素子チップ４３を実装したＳｉチップ実装基板６１と、回路基板上に複数のＳｉＣ製ダイオードチップ４５を互いに並列に実装したＳｉＣチップ実装基板６３を一つのパッケージ６５に収納した電力変換器である。
【０１０３】
構成上の違いは、前述した第５の実施の形態においてはＳｉチップ実装基板６１とＳｉＣチップ実装基板６３をパッケージ６５の金属ベース上に並置した後に対して、本第６の実施の形態では、Ｓｉチップ実装基板６１の上方にＳｉＣチップ実装基板６３を置いた点である。
【０１０４】
本第６の実施の形態においてはその他の構成上の違いはなく、第５の実施の形態と同様に、Ｓｉチップ実装基板６１から交流端子６７および直流端子５９への配線およびその他の主回路配線はボンディングワイヤー５７とし、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間はバスバー５５で接続している。また、パッケージ６５内は、熱伝導ゲルを充填している。
【０１０５】
したがって、本第６の実施の形態においても、第５の実施の形態と同様に、ＳｉＣ製ダイオードチップ４５を互いに並列に実装したことで大容量化を図ることができ、また、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間をバスバー５５で接続することで、Ｓｉチップ実装基板６１とＳｉＣチップ実装基板６３の間の大電流に耐えうるようにできる。そしてさらに本第６の実施の形態においては、Ｓｉチップ実装基板６１の上方にＳｉＣチップ実装基板６３を重ねることで、半導体装置６の設置面積を少なくすることができる。
【０１０６】
そしてこの電力変換器においても、前述した第５の実子の形態と同様に、高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【０１０７】
なお、本第６の実施の形態においても、全ての配線をバスバーによって行うようにしてもよい。
【０１０８】
（第７の実施の形態）
図１０は、本発明を適用した第７の実施の形態における半導体装置の構成を示す概略断面図である。
【０１０９】
第７の実施の形態における半導体装置７は、絶縁性の多結晶ＳｉＣセラミックス基板の両面に銅板などによる配線パターンを貼り付けた回路基板７１（ＳｉＣ基板と称する）の片面にＳｉＣ製ダイオードチップ４５を接合し、また、Ｓｉ製半導体素子チップ４３を窒化アルミニウム基板に配線パターンを貼り付けた回路基板８１（ＡＬＮ基板と称する）の片面に実装し、ＳｉＣ基板７１およびＡＬＮ基板８１のそれぞれ半導体チップを実装していない面をパッケージ７５を構成する金属ベース７７に接合したものである。
【０１１０】
Ｓｉ製半導体素子チップ４３とＳｉＣ製ダイオードチップ４５は、バスバー（不図示）により接続する。その他の主回路配線はボンディングワイヤーまたはバスバーを使用する。
【０１１１】
次に、本第７の実施の形態における半導体装置の作用を説明する。
【０１１２】
この半導体装置７は、ＳｉＣ製ダイオードチップ４５を実装する回路基板に、絶縁性の多結晶ＳｉＣセラミックス基板の両面に銅板などによる配線パターンをろう付けなどによって貼り付けたＳｉＣ基板７１を用いている。
【０１１３】
このＳｉＣ基板７１は、ＳｉＣ製ダイオードチップ４５と素材として同質であるため、熱膨張係数が近くヒートサイクルに強い。また、ＳｉＣ基板７１は、熱伝導性が良く、しかも、このＳｉＣ基板７１は、パッケージの金属ベースに直接接合しているため、熱放散効果が非常によい。さらに、ＳｉＣ基板７１は、高温でも十分な強度を保つことができる。
【０１１４】
ＳｉＣ基板７１へのＳｉＣ製ダイオードチップ４５の実装は、高温ハンダを用いることで、いっそう耐熱性の向上を図ることができる。
【０１１５】
したがって、このような半導体装置として、たとえば図７に示した半導体装置の回路例と同様に、Ｓｉ製半導体素子チップ４３としてスイッチングトランジスタを用いて、このスイッチングトランジスタに対し、ＳｉＣ製ダイオードチップ４５を逆導通となるように接続して、逆導通スイッチング回路を構成し、これを電力変換器に使用することで、電力変換器の高周波動作化、低損失化、また装置の小型化や冷却簡素化を図ることができる。
【０１１６】
以上本発明を適用した実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではなく、たとえば、上述した各実施の形態を組み合わせたり、あるいは変形することでも本発明を実施することができる。
【０１１７】
【発明の効果】
以上説明した本発明によれば、一つひとつは小容量のＳｉＣ製ダイオードであってもこれを複数個並列に接続したことで、ＳｉＣ製ダイオードとしての特性を生かして半導体装置の高速動作化、高周波動作化が可能となると共に、大容量化を達成することができる。
【０１１８】
しかも、ＳｉＣ製ダイオードをバランス良く並列化することができるので、ＳｉＣ製ダイオードの並列接続個数を変更することで、大容量化と共に、シリーズ化を図ることができる。また、一つひとつのＳｉＣ製ダイオードは、小型であり、大型、大容量の１チップによるＳｉＣ製ダイオードを使用するよりも歩留まりや特性が向上する。
【０１１９】
また、ＳｉＣ製ダイオードのチップとＳｉ製半導体素子のチップを直接接合することにより、配線レスで低インダクタンス化が可能となる。
【０１２０】
さらに、ＳｉＣ製ダイオード自体の耐熱性によって半導体装置としての耐熱性、耐電流性が向上し、半導体装置の利用率や信頼性が向上する。
【０１２１】
さらにＳｉＣ製ダイオードとＳｉ製半導体素子の間を金属板によって接続することで、素子間配線の損失を低減することができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態における半導体装置の構成を示す概略図である。
【図２】第１の実施の形態における半導体装置に用いているＳｉＣ製ダイオードを示す図面である。
【図３】図１中の点線の円で示した部分の拡大断面図である。
【図４】本発明を適用した第２の実施の形態における半導体装置に用いているＳｉＣ製ダイオードの実装状態と基板の構成を示す拡大断面図である。
【図５】本発明を適用した第３の実施の形態における半導体装置の回路図である。
【図６】本発明を適用した第４の実施の形態における半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）は断面図である。
【図７】第４の実施の形態における半導体装置の回路図である。
【図８】本発明を適用した第５の実施の形態における半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）は断面図である。
【図９】本発明を適用した第６の実施の形態における半導体装置の構成を示す概略図であり、図９（ａ）は平面図、図９（ｂ）は断面図である。
【図１０】本発明を適用した第７の実施の形態における半導体装置の構成を示す概略断面図である。
【符号の説明】
１、４、５、６、７ 半導体装置
１１ 積層基板
１３ Ｓｉ製半導体素子
１５ ＳｉＣ製ダイオード
２１ パワーボード
３１ ＋端子
３３ −端子
３５ 樹脂モールドパッケージ
３７、４５ ＳｉＣ製ダイオードチップ
４１ 回路基板
４３ Ｓｉ製半導体素子チップ
４７ 金属ベース
５１ コレクタバスバー
５３ ベースバスバー
５５ バスバー
５７ ボンディングワイヤー
５９ 直流端子
６１ Ｓｉチップ実装基板
６３ ＳｉＣチップ実装基板
６５ パッケージ
６７ 交流端子
７１ 金属ベース
７２ キャップ
１１１、２１１ 絶縁基板
１１３ ＋側配線
１１５ −側配線
１１７ ハンダ
２１３ ＋側バスバー
２１５ −側バスバー
Claims (16)
- Ｓｉ製半導体素子と、
前記Ｓｉ製半導体素子に接続されると共に、互いに並列に接続された複数個のＳｉＣ製ダイオードと、
を有することを特徴とする半導体装置。 - 前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードは、同一の回路基板上に実装されていることを特徴とする請求項１に記載の半導体装置。
- 前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードは、異なる回路基板上に実装されていることを特徴とする請求項１に記載の半導体装置。
- 前記ＳｉＣ製ダイオードは、少なくともダイオードの＋端子と−端子を有するモールドパッケージにＳｉＣ製ダイオードチップを収納したものであることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
- 前記ＳｉＣ製ダイオードは、ベアチップのまま前記回路基板上に実装されていることを特徴とする請求項２または３に記載の半導体装置。
- 前記ＳｉＣ製ダイオードのベアチップは、高融点ハンダにより前記回路基板上に実装されていることを特徴とする請求項５に記載の半導体装置。
- 前記ＳｉＣ製ダイオードは、前記回路基板の一面にのみ実装され、
前記回路基板の他の一面が、前記ＳｉＣ製ダイオードを収納しているパッケージの金属ベース上に設置されていることを特徴とする請求項５または６に記載の半導体装置。 - 回路基板上に実装されたＳｉ製半導体素子と、
前記Ｓｉ製半導体素子に直接接続したＳｉＣ製ダイオードと、
を有することを特徴とする半導体装置。 - 前記ＳｉＣ製ダイオードは、前記Ｓｉ製半導体素子と高融点ハンダにより接続されていることを特徴とする請求項８に記載の半導体装置。
- 前記回路基板は、絶縁基板の少なくとも片面に金属板による配線を有することを特徴とする請求項２〜９のいずれか一つに記載の半導体装置。
- 前記回路基板は、絶縁基板の一面に＋配線を有し、他の一面に−配線を有する特徴とする請求項２〜９のいずれか一つに記載の半導体装置。
- 前記絶縁基板は、熱伝導性セラミックスであることを特徴とする請求項１０または１１に記載の半導体装置。
- 前記絶縁基板は、絶縁性の多結晶ＳｉＣセラミックスであることを特徴とする請求項１０または１１に記載の半導体装置。
- 前記Ｓｉ製半導体素子と前記ＳｉＣ製ダイオードとの間は、少なくとも一つの電極同士が金属板よりなるバスバーを介して接続されていることを特徴とする請求項１〜１３のいずれか一つに記載の半導体装置。
- 前記Ｓｉ製半導体素子はトランジスタであり、
当該トランジスタと前記ＳｉＣ製ダイオードとの接続が、当該トランジスタのエミッタ−コレクタ間の導通方向に対して前記ＳｉＣ製ダイオードのアノード−カソード間の導通方向が逆方向となるように接続されていることを特徴とする請求項１〜１４のいずれか一つに記載の半導体装置。 - 前記トランジスタと前記ＳｉＣ製ダイオードは電力変換器のスイッチング回路を構成することを特徴とする請求項１５に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251674A JP2004095670A (ja) | 2002-08-29 | 2002-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002251674A JP2004095670A (ja) | 2002-08-29 | 2002-08-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004095670A true JP2004095670A (ja) | 2004-03-25 |
Family
ID=32058205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002251674A Pending JP2004095670A (ja) | 2002-08-29 | 2002-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004095670A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008061374A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | 電力変換装置 |
| JPWO2007105361A1 (ja) * | 2006-03-08 | 2009-07-30 | 株式会社東芝 | 電子部品モジュール |
| WO2009136591A1 (ja) * | 2008-05-08 | 2009-11-12 | トヨタ自動車株式会社 | 半導体装置 |
| JP2010129746A (ja) * | 2008-11-27 | 2010-06-10 | Mitsubishi Electric Corp | 半導体モジュール |
| WO2011086896A1 (ja) | 2010-01-15 | 2011-07-21 | 三菱電機株式会社 | 電力用半導体モジュール |
| JP2011181977A (ja) * | 2011-06-23 | 2011-09-15 | Mitsubishi Electric Corp | 半導体モジュール |
| WO2011152204A1 (ja) | 2010-06-03 | 2011-12-08 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2012043875A (ja) * | 2010-08-17 | 2012-03-01 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2013115410A (ja) * | 2011-12-01 | 2013-06-10 | Mitsubishi Electric Corp | 電力変換装置、およびそれを備えた空気調和装置 |
| WO2014002637A1 (ja) | 2012-06-28 | 2014-01-03 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2014049807A1 (ja) * | 2012-09-28 | 2014-04-03 | 株式会社日立製作所 | 半導体装置、およびそれを用いた電力変換装置 |
| JP2014236179A (ja) * | 2013-06-05 | 2014-12-15 | 住友電気工業株式会社 | 半導体モジュール |
| US9299628B2 (en) | 2011-07-11 | 2016-03-29 | Mitsubishi Electric Corporation | Power semiconductor module |
| DE102017200013A1 (de) | 2016-02-17 | 2017-08-17 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren |
| JP2017183475A (ja) * | 2016-03-30 | 2017-10-05 | 住友重機械工業株式会社 | 半導体回路 |
| JP2018046147A (ja) * | 2016-09-14 | 2018-03-22 | 新電元工業株式会社 | 整流回路モジュール、及び、電源装置 |
| JP7543969B2 (ja) | 2020-09-18 | 2024-09-03 | 住友電気工業株式会社 | 半導体装置 |
-
2002
- 2002-08-29 JP JP2002251674A patent/JP2004095670A/ja active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9214617B2 (en) | 2006-03-08 | 2015-12-15 | Kabushiki Kaisha Toshiba | Electronic component module |
| JPWO2007105361A1 (ja) * | 2006-03-08 | 2009-07-30 | 株式会社東芝 | 電子部品モジュール |
| JP2013048294A (ja) * | 2006-03-08 | 2013-03-07 | Toshiba Corp | 電子部品モジュール |
| US8273993B2 (en) | 2006-03-08 | 2012-09-25 | Kabushiki Kaisha Toshiba | Electronic component module |
| JP2008061374A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | 電力変換装置 |
| TWI405320B (zh) * | 2008-05-08 | 2013-08-11 | Toyota Motor Co Ltd | Semiconductor device |
| CN102017140B (zh) * | 2008-05-08 | 2013-05-08 | 丰田自动车株式会社 | 半导体装置 |
| JP2009272482A (ja) * | 2008-05-08 | 2009-11-19 | Toyota Motor Corp | 半導体装置 |
| US8384211B2 (en) | 2008-05-08 | 2013-02-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor apparatus with improved efficiency of thermal radiation |
| WO2009136591A1 (ja) * | 2008-05-08 | 2009-11-12 | トヨタ自動車株式会社 | 半導体装置 |
| DE102009043441B4 (de) | 2008-11-27 | 2019-06-06 | Mitsubishi Electric Corporation | Halbleitermodul |
| DE102009043441A1 (de) | 2008-11-27 | 2010-07-15 | Mitsubishi Electric Corporation | Halbleitermodul |
| JP2010129746A (ja) * | 2008-11-27 | 2010-06-10 | Mitsubishi Electric Corp | 半導体モジュール |
| US8421087B2 (en) | 2008-11-27 | 2013-04-16 | Mitsubishi Electric Corporation | Semiconductor module including a switch and non-central diode |
| US8168985B2 (en) | 2008-11-27 | 2012-05-01 | Mitsubishi Electric Corporation | Semiconductor module including a switch and non-central diode |
| US9129885B2 (en) | 2010-01-15 | 2015-09-08 | Mitsubishi Electric Corporation | Power semiconductor module |
| WO2011086896A1 (ja) | 2010-01-15 | 2011-07-21 | 三菱電機株式会社 | 電力用半導体モジュール |
| JP2011254021A (ja) * | 2010-06-03 | 2011-12-15 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| WO2011152204A1 (ja) | 2010-06-03 | 2011-12-08 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2012043875A (ja) * | 2010-08-17 | 2012-03-01 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2011181977A (ja) * | 2011-06-23 | 2011-09-15 | Mitsubishi Electric Corp | 半導体モジュール |
| US9299628B2 (en) | 2011-07-11 | 2016-03-29 | Mitsubishi Electric Corporation | Power semiconductor module |
| JP2013115410A (ja) * | 2011-12-01 | 2013-06-10 | Mitsubishi Electric Corp | 電力変換装置、およびそれを備えた空気調和装置 |
| WO2014002637A1 (ja) | 2012-06-28 | 2014-01-03 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8928002B2 (en) | 2012-06-28 | 2015-01-06 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| WO2014049807A1 (ja) * | 2012-09-28 | 2014-04-03 | 株式会社日立製作所 | 半導体装置、およびそれを用いた電力変換装置 |
| CN104704736A (zh) * | 2012-09-28 | 2015-06-10 | 株式会社日立制作所 | 半导体器件和使用它的电力转换装置 |
| JP5948426B2 (ja) * | 2012-09-28 | 2016-07-06 | 株式会社日立製作所 | 半導体装置、およびそれを用いた電力変換装置 |
| CN104704736B (zh) * | 2012-09-28 | 2018-11-23 | 株式会社日立制作所 | 半导体器件和使用它的电力转换装置 |
| JP2014236179A (ja) * | 2013-06-05 | 2014-12-15 | 住友電気工業株式会社 | 半導体モジュール |
| DE102017200013A1 (de) | 2016-02-17 | 2017-08-17 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren |
| US10418359B2 (en) | 2016-02-17 | 2019-09-17 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method |
| JP2017183475A (ja) * | 2016-03-30 | 2017-10-05 | 住友重機械工業株式会社 | 半導体回路 |
| JP2018046147A (ja) * | 2016-09-14 | 2018-03-22 | 新電元工業株式会社 | 整流回路モジュール、及び、電源装置 |
| JP7543969B2 (ja) | 2020-09-18 | 2024-09-03 | 住友電気工業株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5954410B2 (ja) | 半導体装置 | |
| CN106158839B (zh) | 半导体器件 | |
| JP2004095670A (ja) | 半導体装置 | |
| CN109585392A (zh) | 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件 | |
| WO2013172291A1 (ja) | パワーモジュール半導体装置 | |
| CN103311193B (zh) | 半导体功率模块封装结构及其制备方法 | |
| JP7025181B2 (ja) | パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置 | |
| US12046584B2 (en) | Semiconductor module | |
| JP2007234690A (ja) | パワー半導体モジュール | |
| CN113497014B (zh) | 一种多芯片并联的功率模块的封装结构及封装方法 | |
| JP7532813B2 (ja) | 半導体モジュール | |
| US20210407875A1 (en) | Semiconductor device | |
| JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
| CN113875006A (zh) | 三电平功率模块 | |
| JP7532787B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| CN114093856B (zh) | 一种多芯片并联的半桥型mosfet模块 | |
| JP7428019B2 (ja) | 半導体モジュール | |
| CN220155541U (zh) | 一种多芯片串联的igbt模块封装结构 | |
| JP2007215302A (ja) | インバータ装置 | |
| CN116613156A (zh) | 一种碳化硅功率模块的封装结构 | |
| CN216354202U (zh) | 功率器件 | |
| JP4594831B2 (ja) | 電力用半導体素子 | |
| CN113035787B (zh) | 一种逆导型功率半导体模块封装结构及其封装方法 | |
| US20220319952A1 (en) | Power module | |
| CN114267649A (zh) | 一种具有极低寄生电感的双面散热SiC半桥模块封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |