CN216354202U - 功率器件 - Google Patents

功率器件 Download PDF

Info

Publication number
CN216354202U
CN216354202U CN202122884499.5U CN202122884499U CN216354202U CN 216354202 U CN216354202 U CN 216354202U CN 202122884499 U CN202122884499 U CN 202122884499U CN 216354202 U CN216354202 U CN 216354202U
Authority
CN
China
Prior art keywords
conductive metal
metal substrate
substrate
power
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122884499.5U
Other languages
English (en)
Inventor
崔晓
刘军
闫鹏修
周晓阳
朱贤龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Core Juneng Semiconductor Co ltd
Original Assignee
Guangdong Core Juneng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Core Juneng Semiconductor Co ltd filed Critical Guangdong Core Juneng Semiconductor Co ltd
Priority to CN202122884499.5U priority Critical patent/CN216354202U/zh
Application granted granted Critical
Publication of CN216354202U publication Critical patent/CN216354202U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本实用新型涉及一种功率器件，包括功率基板及多个芯片；其中功率基板包括第一导电金属基板及第二导电金属基板；多个所述芯片贴装于所述功率基板上，并与所述第一导电金属基板电连接；多个所述芯片并联，且多个所述芯片关于水平轴线对称并呈环形排布；各所述芯片分别经由连接部件与所述第二导电金属基板电连接，所述第一导电金属基板及所述第二导电金属基板用于与各所述芯片形成电学回路。本申请提供的功率器件中，各并联支路的功率回路及驱动回路的路径及结构均能够保持一致，这样各并联支路寄生参数相对均匀，与阻抗也能够保持匹配，从而使得器件中动态均流和静态均流都非常均衡。

Description

功率器件
技术领域
本申请涉及电力电子技术领域，特别是涉及一种功率器件。
背景技术
功率器件的封装是沟通芯片和外部电路的桥梁，其主要功能包括实现芯片和外界的电气连接，为芯片提供机械支撑以便于处理和焊接，保护芯片防止环境的物理或化学损伤等等。新能源发电、电动汽车和轨道交通等对电热性能及可靠性要求较高的应用领域中，对功率器件的封装设计提出了更高的要求。在此市场驱动下，目前多芯片并联是大功率功率器件最常用的封装方式。
然而，多芯片并联的封装结构会导致并联芯片回路参数不匹配，从而造成各芯片之间电流分配不均，开关过程中的电流过冲不均衡等问题。
因此，如何避免功率器件中并联电流不均衡，是是亟需解决的问题。
实用新型内容
基于此，有必要针对上述现有技术中的不足，提供一种功率器件。
本申请根据一些实施例，提供一种功率器件，包括功率基板及多个芯片；其中
所述功率基板包括第一导电金属基板及第二导电金属基板；
多个所述芯片贴装于所述功率基板上，并与所述第一导电金属基板电连接；多个所述芯片并联，且多个所述芯片关于水平轴线对称并呈环形排布；
各所述芯片分别经由连接部件与所述第二导电金属基板电连接，所述第一导电金属基板及所述第二导电金属基板用于与各所述芯片形成电学回路。
在其中一个实施例中，所述功率基板包括直接键合铜陶瓷基板或活性金属钎焊陶瓷覆铜基板。
在其中一个实施例中，所述第一导电金属基板及所述第二导电金属基板均包括铜制基板。
在其中一个实施例中，所述芯片包括晶体管。
在其中一个实施例中，所述晶体管包括碳化硅晶体管。
在其中一个实施例中，多个所述芯片呈半圆形排布。
在其中一个实施例中，所述连接部件包括键合线。
在其中一个实施例中，所述连接部件包括空间铜排结构；
各所述芯片均与所述空间铜排结构电连接。
在其中一个实施例中，多个所述芯片构成至少两个半桥电路。
在其中一个实施例中，所述第一导电金属基板及所述第二导电金属基板呈叠层母排结构排布。
本申请提供的功率器件中，多个芯片贴装于功率基板上构成多芯片并联的结构，能够提高器件的载流能力；通过将器件整体的版图设计成环形结构，多个芯片关于水平轴线对称并呈环形排布，保证各个并联支路的功率回路及驱动回路的路径长度及结构均保持一致，不仅使得各并联支路的回路阻抗与其静态输出时的特性差异相对称，避免静态不均流因素对器件产生影响，还使得各并联支路的驱动信号同步，避免开通及关断时间的延迟而导致各并联支路流过的电流不均等，从而避免动态不均流因素对器件产生影响；同时，使得各并联支路的功率回路及驱动回路的路径及结构均能够保持一致，这样各并联支路寄生参数相对均匀，与阻抗也能够保持匹配。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种常见的多芯片并联构成半桥电路的结构示意图；
图2为本申请其中一个实施例提供的功率器件的俯视结构示意图；
图3为本申请其中一个实施例提供的功率器件的立体结构示意图；
图4为本申请另一实施例提供的功率器件的俯视结构示意图。
附图标记说明：
10、功率基板；101、第一导电金属基板；102、第二导电金属基板；20、芯片；30、连接部件；301、键合线。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“于...上”或“...连接”其它元件或层时，其可以直接地在其它元件或层上或与其它元件或层连接，或者可以存在居间的元件或层。应当明白，尽管可使用术语第一或第二等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一导电金属基板称为第二导电金属基板，且类似地，可以将第二导电金属基板称为第一导电金属基板；第一导电金属基板与第二导电金属基板为不同的导电金属基板。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
多芯片并联是目前大功率功率器件最常用的封装方式。然而，已有的研究结果表明，多芯片并联的功率器件在开通及关断过程中，流过器件的电流会由于器件自身寄生参数不匹配和/或线路不对称等因素，不可避免地导致瞬态电流不平衡，即芯片瞬态电流分布不均匀的问题，对器件的安全性及稳定性造成不良影响，并且需要提升芯片参数的一致性；并且对于大功率的功率器件而言，即使芯片参数一致，由于封装结构引起的芯片布局并非完全对称，并联回路中的寄生参数不均匀，最终也会影响并联芯片瞬态电流分布的一致性。目前常见的多芯片并联构成半桥电路的结构如图1所示，由于模块尺寸，结构设计，机械稳定性和/或功率密度等限制，功率器件的内部设计很难做到完成的对称来保证各并联支路寄生参数的一致。
基于现有技术中的不足，本申请根据一些实施例，提供一种功率器件。
请参阅图2及图3，其中图2所示为该功率器件的俯视结构示意图，图3所示为该功率器件的立体结构示意图。该功率器件可以包括功率基板10及多个芯片20。
其中，功率基板10可以包括第一导电金属基板101及第二导电金属基板102；多个芯片20贴装于功率基板10上，并与第一导电金属基板101电连接；多个芯片20并联，且多个芯片20关于水平轴线对称并呈环形排布；各芯片20分别经由连接部件30与第二导电金属基板102电连接，第一导电金属基板101及第二导电金属基板102用于与各芯片20形成电学回路。
本申请提供的功率器件中，多个芯片20贴装于功率基板10上构成多芯片20并联的结构，能够提高器件的载流能力；通过将器件整体的版图设计成环形结构，多个芯片20关于水平轴线对称并呈环形排布，保证各个并联支路的功率回路及驱动回路的路径长度及结构均保持一致，不仅使得各并联支路的回路阻抗与其静态输出时的特性差异相对称，避免静态不均流因素对器件产生影响，还使得各并联支路的驱动信号同步，避免开通及关断时间的延迟而导致各并联支路流过的电流不均等，从而避免动态不均流因素对器件产生影响；同时，使得各并联支路的功率回路及驱动回路的路径及结构均能够保持一致，这样各并联支路寄生参数相对均匀，与阻抗也能够保持匹配。
如上述实施例所述，将功率器件设计为环形结构，经过仿真结果显示，该功率器件中电学回路的各个并联支路的寄生参数和阻抗基本上保持一致，且该功率器件的驱动回路的寄生参数也非常均匀，封装结构的动态均流和静态均流非常均衡。
可以理解，本申请对于多个芯片20关于水平轴线对称并呈环形排布的形式并不做具体限定；如图2至图4所示，在一些可选的实施例中，多个芯片20呈半圆形排布。
可以理解，在第一导电金属基板101及第二导电金属基板102与各芯片20形成的电学回路中，第一导电金属基板101与第二导电金属基板102应当分别与驱动电源的正极端或负极端相连接；比如，第一导电金属基板101与驱动电源的正极端相连接，且第二导电金属基板102与驱动电源的负极端相连接；或第一导电金属基板101与驱动电源的负极端相连接，且第二导电金属基板102与驱动电源的正极端相连接；总之，本申请对此并不做具体限定。
本申请对于功率基板10的材质并不做具体限定；可选的，功率基板10可以包括但不限于直接键合铜陶瓷基板或活性金属钎焊陶瓷覆铜基板等等。
在上述实施例的基础上，本申请对陶瓷绝缘材料的材质并不做具体限定；陶瓷绝缘材料的材质可以包括但不限于氧化铝(Al2O3)、氮化铝(AlN)、氧化铍(BeO)或氮化硅(Si3N4)中的一种或几种。其中，氮化铝(AlN)具有较为优良的导热性能，在其中一个实施例中，陶瓷绝缘材料可以包括氮化铝。
具体的，在其中一个实施例中，第一导电金属基板101可以包括但不仅限于铜制基板；第二导电金属基板102可以包括但不仅限于铜制基板。
下面结合图2及图3，对本申请一个可能的实施例提供的功率器件中，形成的电学回路进行更详细的说明。
在其中一个实施例中，功率基板10为覆铜陶瓷板，该覆铜陶瓷板上具有相互间存在电气隔离的第一导电金属基板101及第二导电金属基板102；在上述实施例的基础上，第一导电金属基板101及第二导电金属基板102均为铜制基板。该实施例的每一个并联支路中，电流均可以由驱动电源的正极端，依次流经第一导电金属基板101、芯片20、连接部件30、第二导电金属基板102，最后至驱动电源的负极端。
本申请对于连接部件30的形式并不做具体限定；具体的，在一个示例中，如图2及图3所示，连接部30可以为包括半圆形部(未标示出)及位于圆形部外侧与所述半圆形部一体连接的凸部(未标示出)的一体结构；在另一个实施例中，如图4所示，连接部件30可以包括键合线301，此时多个芯片20分别经由键合线301与第二导电金属基板102电连接。
下面结合图4，对本申请另一个可能的实施例提供的功率器件中，形成的电学回路进行更详细的说明。
在其中一个实施例中，功率基板10为覆铜陶瓷板，该覆铜陶瓷板上具有相互间存在电气隔离的第一导电金属基板101及第二导电金属基板102；在上述实施例的基础上，第一导电金属基板101及第二导电金属基板102均为铜制基板。该实施例中的每一个并联支路中，电流可以由驱动电源的正极端，依次流经第一导电金属基板101、芯片20、键合线301、第二导电金属基板102，最后至驱动电源的负极端。
可以理解，本申请对于键合线301的材质并不做具体限定；在其中一个实施例中，键合线301可以包括铝线。铝线的半径和载流能力比金线高得多，且铝线比金线拥有更长的热循环寿命。
在另一个可能的实施例中，如图3所示，连接部件30可以包括空间铜排结构；此时各芯片20均与该空间铜排结构电连接。
上述实施例提供的功率器件，采用立体设计，通过空间铜排结构来实现器件中部分或全部的电气连接，这样能够在器件的载流能力及可靠性方面有较大提高。
本申请对于芯片20的形式也不做具体限定，芯片20可以包括但不限于晶体管。
更具体的，在其中一个实施例中，晶体管包括碳化硅(SiC)晶体管。
与硅基晶体管相比，碳化硅晶体管具有更高的载流能力、更高的开关速度、更低的开关损耗，并且能够工作在更高的温度下。
除此之外，芯片20还可以包括金属-氧化物半导体场效应晶体管(MOSFET)、高电子迁移率晶体管(HEMT)、绝缘栅双极型晶体管(IGBT)、集成门极换流晶闸管(IGCT)或者其他功率开关器件
在其中一个实施例中，多个芯片20可以构成至少两个半桥电路。
可以理解，上述半桥电路的数量仅作为示例，在实际实施例中半桥电路的数量并不以上述数据为限。
在上述实施里的基础上，本申请对于第一导电金属基板101及第二导电金属基板102的排布方式并不做具体限定；在其中一个实施例的半桥电路中，第一导电金属基板101及第二导电金属基板102呈叠层母排结构排布。
上述实施例提供的功率器件，通过第一导电金属基板101和第二导电金属基板102在空间上的重叠形成叠层母排结构，能够极大地降低功率器件中的杂散电感。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种功率器件，其特征在于，包括功率基板及多个芯片；其中
所述功率基板包括第一导电金属基板及第二导电金属基板；
多个所述芯片贴装于所述功率基板上，并与所述第一导电金属基板电连接；多个所述芯片并联，且多个所述芯片关于水平轴线对称并呈环形排布；
各所述芯片分别经由连接部件与所述第二导电金属基板电连接，所述第一导电金属基板及所述第二导电金属基板用于与各所述芯片形成电学回路。
2.根据权利要求1所述的功率器件，其特征在于，所述功率基板包括直接键合铜陶瓷基板或活性金属钎焊陶瓷覆铜基板。
3.根据权利要求2所述的功率器件，其特征在于，所述第一导电金属基板及所述第二导电金属基板均包括铜制基板。
4.根据权利要求1所述的功率器件，其特征在于，所述芯片包括晶体管。
5.根据权利要求4所述的功率器件，其特征在于，所述晶体管包括碳化硅晶体管。
6.根据权利要求1至5中任一项所述的功率器件，其特征在于，多个所述芯片呈半圆形排布。
7.根据权利要求1所述的功率器件，其特征在于，所述连接部件包括键合线。
8.根据权利要求6所述的功率器件，其特征在于，所述连接部件包括空间铜排结构；
各所述芯片均与所述空间铜排结构电连接。
9.根据权利要求8所述的功率器件，其特征在于，多个所述芯片构成至少两个半桥电路。
10.根据权利要求9所述的功率器件，其特征在于，于所述半桥电路中，所述第一导电金属基板及所述第二导电金属基板呈叠层母排结构排布。
CN202122884499.5U 2021-11-23 2021-11-23 功率器件 Active CN216354202U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122884499.5U CN216354202U (zh) 2021-11-23 2021-11-23 功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122884499.5U CN216354202U (zh) 2021-11-23 2021-11-23 功率器件

Publications (1)

Publication Number Publication Date
CN216354202U true CN216354202U (zh) 2022-04-19

Family

ID=81151274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122884499.5U Active CN216354202U (zh) 2021-11-23 2021-11-23 功率器件

Country Status (1)

Country Link
CN (1) CN216354202U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115395260A (zh) * 2022-10-25 2022-11-25 广东芯聚能半导体有限公司 连接结构及功率模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115395260A (zh) * 2022-10-25 2022-11-25 广东芯聚能半导体有限公司 连接结构及功率模块

Similar Documents

Publication Publication Date Title
US9305910B2 (en) Semiconductor device
US11270984B2 (en) Semiconductor module
US9299628B2 (en) Power semiconductor module
Ikeda et al. Investigation on wirebond-less power module structure with high-density packaging and high reliability
US8350376B2 (en) Bondwireless power module with three-dimensional current routing
CN106537586B (zh) 高电流、低切换损耗SiC功率模块
US11532600B2 (en) Semiconductor module
US20220319976A1 (en) Three-level power module
JP2022062235A (ja) パワー・デバイス用のパッケージ構造
CN216354202U (zh) 功率器件
US11532557B2 (en) Planar power module with spatially interleaved structure
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN114093856A (zh) 一种多芯片并联的半桥型mosfet模块
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN217822755U (zh) 采用石墨铜垫块的双面散热模块的封装结构和电动汽车
CN103383941B (zh) 功率半导体模块
JP7145190B2 (ja) チップパッケージング構造およびその製造方法
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法
WO2023279794A1 (zh) 开关功率器件
CN210429801U (zh) 封装结构及功率模块
CN116544127B (zh) 一种具有大电流的功率器件的制备方法及连接结构
CN218647940U (zh) 一种功率模块
CN220934073U (zh) 一种功率半导体模块的封装结构
CN218647917U (zh) 一种功率模块
CN116130467B (zh) 一种对称布局的半桥功率模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant