CN116544127B - 一种具有大电流的功率器件的制备方法及连接结构 - Google Patents

一种具有大电流的功率器件的制备方法及连接结构 Download PDF

Info

Publication number
CN116544127B
CN116544127B CN202310829653.XA CN202310829653A CN116544127B CN 116544127 B CN116544127 B CN 116544127B CN 202310829653 A CN202310829653 A CN 202310829653A CN 116544127 B CN116544127 B CN 116544127B
Authority
CN
China
Prior art keywords
conductive layer
chip
power device
high current
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310829653.XA
Other languages
English (en)
Other versions
CN116544127A (zh
Inventor
马克·拉斐尔·施奈尔
梁杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swiss Semiconductor Technology Co ltd
Saijing Asia Pacific Semiconductor Technology Zhejiang Co ltd
Original Assignee
Swiss Semiconductor Technology Co ltd
Saijing Asia Pacific Semiconductor Technology Zhejiang Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swiss Semiconductor Technology Co ltd, Saijing Asia Pacific Semiconductor Technology Zhejiang Co ltd filed Critical Swiss Semiconductor Technology Co ltd
Priority to CN202310829653.XA priority Critical patent/CN116544127B/zh
Publication of CN116544127A publication Critical patent/CN116544127A/zh
Application granted granted Critical
Publication of CN116544127B publication Critical patent/CN116544127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种具有大电流的功率器件的制备方法及连接结构，具有大电流的功率器件的制备方法包括如下步骤：在基板上依次间隔铺设至少四个导电层，分别为第一导电层、第二导电层、第三导电层和第四导电层；其中，第二导电层上安装芯片，芯片上方安装有两个左右布设的芯片发射极，芯片发射极之间键合连接，并通过键合线分别连接至第一导电层和第三导电层；芯片下方安装有一个芯片门极，芯片门极通过键合线分别连接至第四导电层。通过所述具有大电流的功率器件的制备方法制备的功率器件连接结构，在相同DBC尺寸，芯片尺寸和键合线数量下，可达到增加一倍电流流通能力、提高电流密度的作用，实现了低成本高效益设计。

Description

一种具有大电流的功率器件的制备方法及连接结构
技术领域
本发明涉及芯片布局技术领域，尤其是涉及一种具有大电流的功率器件的制备方法及连接结构。
背景技术
在芯片制作过程中，诸如碳化硅，氮化镓Mosfet和二极管之类的宽禁带半导体的电流密度约为硅基IGBT，Mosfet和二极管的四倍或者更高，在这个前提下，需要调整合理布局以降低芯片正面接触电阻；而目前标准的键合线的方式和布局无法满足宽禁带半导体的需求，因为在相同通流面积下，相比较传统硅器件，宽禁带芯片只能放置一半的铝键合线，这就增加了接触电阻，键合线的温度也比较高，降低了可靠性。
为了解决通流能力问题有以下三种方法：方法一，使用铜键合线代替铝键合线，这样可以提高通流能力，但是需要对芯片正面进行处理，进行金属化或者使用Die-top-system（铜片烧结），目的是防止铜线键合时损坏芯片，但是工艺复杂，且费用昂贵，也需要特殊的加工设备；方法二，使用铜带，铜带与铜线相同，有较大的通流能力，但是也需要对芯片正面进行相应的处理，费用昂贵且工艺复杂，铜带还有更大的缺点，就是使用起来不灵活，因为铜带是无法进行角度扭转的，对产品设计布局要求更加严格；方法三，使用串联式连接，将两个芯片或多组芯片串联起来，这种情况下，键合线需要承受来自所有芯片的所有电流，键合线处于高电流密度，可靠性大幅降低。
现有技术总结如图3，基板901上依次间隔布设有三个导电层，分别为A导电层9、B导电层10及C导电层11；其中，A导电层9上安装有芯片902，芯片902上安装有两个芯片发射极903，芯片发射极903通过键合线905与B导电层10电连接；芯片902上还安装有芯片门极904，芯片门极904通过键合线905与C导电层11电连接；仅通过键合线905将芯片902与B导电层10连通，键合线905需要承受来自芯片902的所有电流，流通能力小，同时，增大了功率器件内部寄生电感与电阻。
因此，针对上述问题本发明急需提供一种具有大电流的功率器件的制备方法及连接结构。
发明内容
本发明的目的在于提供一种具有大电流的功率器件的制备方法，包括如下步骤：
在基板上依次间隔铺设至少四个导电层，分别为第一导电层、第二导电层、第三导电层和第四导电层；
在第二导电层上安装芯片，芯片上方安装至少两个间隔布设的芯片发射极，芯片发射极之间通过键合线连接，键合线还分别与第一导电层和第二导电层电连接；
在芯片上还安装有芯片门极，芯片门极通过键合线与第四导电层电连接。
优选地，基板为DBC板，DBC板上的绝缘层材质为氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷中的一种。
优选地，第一导电层、第二导电层、第三导电层与第四导电层材质均为铜。
优选地，键合线为铝带、铝线、铜片或铜线中至少一种。
优选地，芯片包括MOSFET、二极管、IGBT、HEMT、晶体管或晶闸管中的一种。
优选地，相邻两导电层间的间隙宽度≥0.5mm。
本发明还提供了一种基于如上述中任一项所述的具有大电流的功率器件的制备方法制备的具有大电流的功率器件的连接结构，包括基板，基板上依次间隔铺设有至少四个导电层，分别为第一导电层、第二导电层、第三导电层和第四导电层；其中，第二导电层上安装有芯片，芯片上方安装有至少两个间隔布设的芯片发射极，芯片发射极之间键合连接，并通过键合线分别连接至第一导电层和第三导电层；芯片下方还安装一个芯片门极，芯片门极通过键合线与第四导电层电连接。
优选地，基板为DBC板，DBC板上的绝缘层材质为氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷中的一种。
优选地，第一导电层、第二导电层、第三导电层与第四导电层材质均为铜。
优选地，相邻两导电层间的间隙宽度≥0.5mm。
本发明提供的一种具有大电流的功率器件的制备方法及连接结构与现有技术相比具有以下进步：
现有技术中，诸如碳化硅，氮化镓Mosfet和二极管之类的宽禁带半导体的电流密度约为硅基IGBT，Mosfet和二极管的4倍或者更高，标准的键合线的方式和布局仅连接芯片的一边到导电层上，键合线需要承受来自芯片的所有电流，降低了功率器件的可靠性；本发明提供了一种新的键合布局，芯片通过键合线，连接到芯片两边的导电层，两边的键合线都分担了芯片电流的一半；即在键合线数量不变的情况下，大大降低了工作时每根铝线的通流量，增加了可靠性，提高了功率器件的电流密度，实现了低成本高效益设计；同时，因为有两个并联路径连接到基板，因此阻抗降低了一半；此布局降低了寄生电感和电阻，从而可以实现更快的开关速度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中所述具有大电流的功率器件连接结构图（俯视图）；
图2为本发明中所述具有大电流的功率器件连接结构图（立体图）；
图3为本发明中所述现有技术的功率器件连接结构图（俯视图）。
附图标记说明：
本发明
1、第一导电层；2、基板；3、第二导电层；4、第三导电层；5、第四导电层；6、芯片；7、芯片发射极；8、芯片门极；12、键合线；
现有技术
9、A导电层；10、B导电层；11、C导电层；901、基板；902、芯片；903、芯片发射极；904、芯片门极；905、键合线。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解所述术语在本发明中的具体含义。
本发明提供了一种具有大电流的功率器件的制备方法，包括如下步骤：
1）在基板2上依次间隔铺设至少四个导电层，分别为第一导电层1、第二导电层3、第三导电层4和第四导电层5；
2）在第二导电层3上安装芯片6，在芯片6上方安装至少两个间隔布设的芯片发射极7，芯片发射极7之间通过键合线12连接，键合线12还分别与第一导电层1和第二导电层2电连接；
3）在芯片6上还安装有芯片门极8，将芯片门极8通过键合线12与第四导电层5电连接。
本发明与现有技术对比（背景技术的图3方案），在基板2尺寸、芯片6尺寸与键合线12数量相同的前提下，通过改变基板2的版图与键合线12的键合位置，将芯片6通过键合线12分别与第一导电层1和第三导电层4连通，芯片6的电流可以通过键合线12分别向第一导电层1和第三导电层流动，大大提高了芯片6的电流的流通量，提高了功率器件的可靠性，提高了功率器件一倍的流通能力，可以降低功率器件内部寄生电感与电阻；芯片门极8通过键合线12与第四导电层5电连接，从而实现了器件的更快的开关速度。
在一些实施例中，基板2为DBC板，DBC板上的绝缘层材质为氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷中的一种。
本实施例基板2作用在于承托四个导电层，DBC是一种陶瓷表面金属化技术，一共包含三层，中间为绝缘层，上下覆铜层，可作为芯片6的承载体，具有绝佳的绝缘性能及散热性能；其中绝缘层常用氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷材质。
在一些实施例中，第一导电层1、第二导电层3、第三导电层4与第四导电层5材质均为铜。
本实施例中，铜作为一种优秀的导电材料，具有很高的导电率及较低的电阻率，这样可以减少能量损耗和热量产生，提高导电层导电效率；同时，铜具有出色的耐腐蚀性能，可确保导电层的长寿命和可靠性，提高功率器件的使用寿命。
在一些实施例中，键合线12为铝带、铝线、铜片或铜线中至少一种。
本实施例键合线12用于连接芯片发射极7与第一导电层1和第三导电层4，承受来自芯片6的电流，需要具备良好的导电性能；铝和铜作为优秀的导电材料，具有较高的导电率及较低的电阻率，可以减少能量损耗和热量产生，提高键合线12导电效率。
在一些实施例中，芯片6包括MOSFET、二极管、IGBT、HEMT、晶体管或晶闸管中的一种。
在一些实施例中，相邻两导电层间的间隙宽度≥0.5mm。
本实施例中，相邻导电层之间需有绝缘区，以防止线路短接，造成功率器件失效。
如图1所示，本实施例还提供了一种基于如上述中任一项所述的具有大电流的功率器件的制备方法制备的具有大电流的功率器件的连接结构，包括基板2，基板2上依次间隔铺设至少四个导电层，分别为第一导电层1、第二导电层3、第三导电层4和第四导电层5；其中，第二导电层3上安装有芯片6，芯片6上方安装有至少两个间隔布设的芯片发射极7，芯片发射极7之间键合连接，并通过键合线12分别连接至第一导电层1和第三导电层4；芯片6下方安装有一个芯片门极8，芯片门极8通过键合线12与第四导电层5电连接。
本发明与现有技术对比（背景技术的图3方案），在基板2尺寸、芯片6尺寸与键合线12数量相同的前提下，通过改变基板2的版图与键合线12的键合位置，将芯片6通过键合线12分别与第一导电层1和第三导电层4连通，芯片6的电流可以通过键合线12分别向第一导电层1和第三导电层流动，大大提高了芯片6的电流的流通量，提高了功率器件的可靠性，提高了功率器件一倍的流通能力，可以降低功率器件内部寄生电感与电阻。
在一些实施例中，基板2为DBC板，DBC板上的绝缘层材质为氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷中的一种。
本实施例基板2作用在于承托四个导电层，DBC是一种陶瓷表面金属化技术，一共包含三层，中间为绝缘层，上下覆铜层，可作为芯片6的承载体，具有绝佳的绝缘性能及散热性能；其中绝缘层常用氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷材质。
在一些实施例中，第一导电层1、第二导电层3、第三导电层4与第四导电层5材质均为铜。
本实施例中，铜作为一种优秀的导电材料，具有很高的导电率及较低的电阻率，这样可以减少能量损耗和热量产生，提高导电层导电效率；同时，铜具有出色的耐腐蚀性能，可确保导电层的长寿命和可靠性，提高功率器件的使用寿命。
在一些实施例中，相邻两导电层间的间隙宽度≥0.5mm。
本实施例中，相邻导电层之间需有绝缘区，以防止线路短接，造成功率器件失效。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种具有大电流的功率器件的制备方法，其特征在于，包括如下步骤：
在基板（2）上依次间隔铺设至少四个导电层，分别为第一导电层（1）、第二导电层（3）、第三导电层（4）和第四导电层（5）；
在第二导电层（3）上安装芯片（6），在芯片（6）上方安装至少两个间隔布设的芯片发射极（7），芯片发射极（7）之间通过键合线（12）连接，键合线（12）还分别与第一导电层（1）和第三导电层（4）电连接；
在芯片（6）上还安装有芯片门极（8），将芯片门极（8）通过键合线（12）与第四导电层（5）电连接。
2.根据权利要求1所述的具有大电流的功率器件的制备方法，其特征在于，基板（2）为DBC板，DBC板上的绝缘层材质为氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷中的一种。
3.根据权利要求2所述的具有大电流的功率器件的制备方法，其特征在于，第一导电层（1）、第二导电层（3）、第三导电层（4）与第四导电层（5）材质均为铜。
4.根据权利要求3所述的具有大电流的功率器件的制备方法，其特征在于，键合线（12）为铝带、铝线、铜片或铜线中至少一种。
5.根据权利要求4所述的具有大电流的功率器件的制备方法，其特征在于，芯片（6）包括MOSFET、二极管、IGBT、HEMT或晶闸管中的一种。
6.根据权利要求5所述的具有大电流的功率器件的制备方法，其特征在于，相邻两导电层间的间隙宽度≥0.5mm。
7.一种基于如权利要求1-6中任一项所述的具有大电流的功率器件的制备方法制备的具有大电流的功率器件的连接结构，其特征在于，
包括基板（2），基板（2）上依次间隔铺设有至少四个导电层，分别为第一导电层（1）、第二导电层（3）、第三导电层（4）和第四导电层（5）；其中，第二导电层（3）上安装有芯片（6），芯片（6）上方安装有至少两个间隔布设的芯片发射极（7），芯片发射极（7）之间键合连接，并通过键合线（12）分别连接至第一导电层（1）和第三导电层（4）；芯片（6）下方还安装有芯片门极（8），芯片门极（8）通过键合线（12）与第四导电层（5）电连接。
8.根据权利要求7所述的具有大电流的功率器件的连接结构，其特征在于，基板（2）为DBC板，DBC板上的绝缘层材质为氧化铝陶瓷、氮化铝陶瓷、氮化硅陶瓷中的一种。
9.根据权利要求8所述的具有大电流的功率器件的连接结构，其特征在于，第一导电层（1）、第二导电层（3）、第三导电层（4）与第四导电层（5）材质均为铜。
10.根据权利要求9所述的具有大电流的功率器件的连接结构，其特征在于，相邻两导电层间的间隙宽度≥0.5mm。
CN202310829653.XA 2023-07-07 2023-07-07 一种具有大电流的功率器件的制备方法及连接结构 Active CN116544127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310829653.XA CN116544127B (zh) 2023-07-07 2023-07-07 一种具有大电流的功率器件的制备方法及连接结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310829653.XA CN116544127B (zh) 2023-07-07 2023-07-07 一种具有大电流的功率器件的制备方法及连接结构

Publications (2)

Publication Number Publication Date
CN116544127A CN116544127A (zh) 2023-08-04
CN116544127B true CN116544127B (zh) 2023-09-22

Family

ID=87456453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310829653.XA Active CN116544127B (zh) 2023-07-07 2023-07-07 一种具有大电流的功率器件的制备方法及连接结构

Country Status (1)

Country Link
CN (1) CN116544127B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930779A1 (de) * 1978-07-28 1980-02-07 Tokyo Shibaura Electric Co Halbleitervorrichtung
CN101540313A (zh) * 2008-02-13 2009-09-23 塞米克朗电子有限及两合公司 具有接合连接的电路装置
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置
CN103051312A (zh) * 2011-10-13 2013-04-17 英飞凌科技股份有限公司 低阻抗栅极控制方法和设备
EP2677541A1 (en) * 2012-06-19 2013-12-25 ABB Technology AG Method for wire bonding a power semiconductor chip and the corresponding device
CN104332446A (zh) * 2013-07-22 2015-02-04 西安永电电气有限责任公司 Dbc基板
US9443792B1 (en) * 2015-10-31 2016-09-13 Ixys Corporation Bridging DMB structure for wire bonding in a power semiconductor device module
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
CN115117038A (zh) * 2021-03-17 2022-09-27 株式会社东芝 半导体装置
CN115939090A (zh) * 2022-12-15 2023-04-07 浙江大学 一种应用于大电流电源芯片的直连型封装结构及其封装方法
CN116364695A (zh) * 2023-01-31 2023-06-30 海信家电集团股份有限公司 功率模块及其电子设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930779A1 (de) * 1978-07-28 1980-02-07 Tokyo Shibaura Electric Co Halbleitervorrichtung
CN101540313A (zh) * 2008-02-13 2009-09-23 塞米克朗电子有限及两合公司 具有接合连接的电路装置
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置
CN103051312A (zh) * 2011-10-13 2013-04-17 英飞凌科技股份有限公司 低阻抗栅极控制方法和设备
EP2677541A1 (en) * 2012-06-19 2013-12-25 ABB Technology AG Method for wire bonding a power semiconductor chip and the corresponding device
CN104332446A (zh) * 2013-07-22 2015-02-04 西安永电电气有限责任公司 Dbc基板
US9443792B1 (en) * 2015-10-31 2016-09-13 Ixys Corporation Bridging DMB structure for wire bonding in a power semiconductor device module
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
CN115117038A (zh) * 2021-03-17 2022-09-27 株式会社东芝 半导体装置
CN115939090A (zh) * 2022-12-15 2023-04-07 浙江大学 一种应用于大电流电源芯片的直连型封装结构及其封装方法
CN116364695A (zh) * 2023-01-31 2023-06-30 海信家电集团股份有限公司 功率模块及其电子设备

Also Published As

Publication number Publication date
CN116544127A (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
CN108140640B (zh) 半导体装置及具备该半导体装置的半导体模块
US11532557B2 (en) Planar power module with spatially interleaved structure
CN110391225A (zh) 半导体装置
CN110071079A (zh) 一种功率器件封装结构及其方法
CN116314170A (zh) 一种低寄生电感高散热性能的SiC双面冷却模块
US20230335413A1 (en) Semiconductor device
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
CN116544127B (zh) 一种具有大电流的功率器件的制备方法及连接结构
CN117410241A (zh) 一种具备均流特性布局的功率模块
CN116504722A (zh) 功率模块结构和功率器件
CN216354202U (zh) 功率器件
CN217822755U (zh) 采用石墨铜垫块的双面散热模块的封装结构和电动汽车
CN214381606U (zh) 一种低寄生参数功率模块的封装结构
CN111509996B (zh) 半导体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
US10199347B2 (en) Semiconductor device
CN111261625A (zh) 半导体装置
JP2005310923A (ja) 半導体装置のチップ実装方法及び半導体装置
CN212322988U (zh) 一种提高功率芯片表面电流均匀性的打线结构
CN221352756U (zh) 半导体封装结构、半导体功率模块和设备
CN116130467B (zh) 一种对称布局的半桥功率模块
CN221379358U (zh) 基于igbt和mosfet混合并联的双面散热型器件
US20240096730A1 (en) Semiconductor Module Having Double Sided Heat Dissipation Structure and Method for Fabricating the Same
US20240297113A1 (en) Semiconductor power module, electric motor controller and vehicle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant