CN110071079A - 一种功率器件封装结构及其方法 - Google Patents
一种功率器件封装结构及其方法 Download PDFInfo
- Publication number
- CN110071079A CN110071079A CN201910333503.3A CN201910333503A CN110071079A CN 110071079 A CN110071079 A CN 110071079A CN 201910333503 A CN201910333503 A CN 201910333503A CN 110071079 A CN110071079 A CN 110071079A
- Authority
- CN
- China
- Prior art keywords
- power device
- packaging structure
- heat
- device packaging
- radiating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种功率器件封装结构及其制备方法,功率器件封装结构包括多个功率器件封装结构单元,功率器件封装结构单元包括第一散热基板,功率器件,二极管和高导热塑封料壳。其中,功率器件和所述二极管位于第一散热基板表面,由高导热塑封料将所述功率器件封装结构单元上部塑封,形成高导热塑封料壳。第一散热基板为长板型,功率器件和二极管通过烧结技术烧结在第一散热基板的表面。本发明基于烧结技术的功率器件封装结构能够实现二维平面内的串并联,具有良好的导热性及可靠性,且栅极控制简洁,且在单个子单元的制造上,因无需直接接触芯片表面,避免了因不均匀压力造成芯片损坏的风险。
Description
技术领域
本发明属于半导体封装器件领域,尤其涉及IGBT并联功率模块设计制作领域。
背景技术
IGBT(Insulated Gate Bipolar Transistor),绝缘栅双极型晶体管,是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET(金属-氧化物半导体场效应晶体管)的高输入阻抗和GTR(电力晶体管)的低导通压降两方面的优点。GTR饱和压降低,载流密度大,但驱动电流较大;MOSFET驱动功率很小,开关速度快,但导通压降大,载流密度小。IGBT综合了以上两种器件的优点,驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
目前市面上对于单个IGBT的封装技术已经非常成熟,并使用于轨道交通,航空航天到白色家电等各项领域,取得了卓越的成效。然而当涉及智能电网等超大功率领域时,往往单个IGBT无法胜任,需大量IGBT的合理串并联来匹配所需的电压和电流需求。但如果没有合理的封装结构、电路布局及合适的工艺技术支撑,往往会因为电流不均,散热不佳,模块可靠性不够等因素无法获取理想的效果。
在现有封装结构中的焊接式IGBT内部,线路的杂散参数较大,关断过程中会产生很大的电压尖峰并伴随着一定的电磁干扰。当电力系统对功率等级提出更高的要求,需要更多的芯片并联时,将进一步增大芯片栅极、发射极、集电极的寄生参数及其差异性,加剧了电压过冲、增大了开关损耗,并导致电流极大的不均衡,从而降低了器件的可靠性。相比于焊接式IGBT,压接式具有高电压、大电流、杂散电感低、开关速度快、可双面散热等优势。因此压接式IGBT已经成为高压直流输电中半导体器件的主流选择。
压接式IGBT模块作为当前比较主流的大功率IGBT的封装形式,它免去了芯片之间的引线键合,利用上下两侧导电金属面板直接贴近芯片集电极发射极两端的模式实现了更为可靠的连接性。但与此同时在贴合压力的选择和控制其均匀性上带来了巨大的工艺挑战:
(1)芯片往往会因为过大的贴合压力造成损坏,封装难度加大;
(2)为了实现内部子芯片和上下两个金属面板之间的连接,首先会使用上下烧结钼片的方式做媒介。此时钼片的厚度均匀性,烧结材料的厚度均匀性,乃至芯片本身的厚度均匀性都影响着功率模块单元整体高度的一致性。从而这些功率模块单元在压接组装时又会带来新的均匀压力的挑战。如图1所示,图1为中国专利申请CN108183090A(一种芯片独立成型的压接式IGBT模块及制备方法)中的压接式IGBT结构图。
另一方面,通过上下端盖的安装,直接将各个功率模块单元并联压接在下端盖的凹台中。首先在单个器件的设计阶段,栅极控制的PCB板需要比较复杂的设计。然而在上万伏的高压应用中需要数个压接器件串联,考虑到器件的短路失效,一般在应用当中需要有冗余度,需要串联的器件数量非常大,而用端子连接线将所有压接器件串联起来时,会造成杂散参数的增加,过大的寄生参数会导致电压过冲,严重时可能会击穿芯片导致器件损坏。而且现行压接IGBT在串联时都是上下叠放,为散热带来了极大的不便。如图2和图3所示,图2为中国专利申请CN105428346A(一种压接式IGBT组成的多级H桥串联阀段)中的结构示意图,图3为中国专利申请CN106298756A(一种IGBT串联压接封装单元及使用该封装单元的直流断路器)中的结构示意图。
除此之外,中国专利申请CN107305886A(一种便于串联使用的IGBT模块)实现了一种便于串联使用的IGBT模块,如图4所示。但略有瑕疵的是这种设计依旧有以下几点不足之处:
(1)从整体子单元串联的层面上,它和传统压接式IGBT模块一样,层叠串联之后只能从外侧进行散热,无法对每个功率模块单元进行双面散热,总散热面积小,热管理性差;
(2)内部芯片连接上仍然采用了引线键合工艺,从而依旧面临第一第二焊点脱落,焊接层出现疲劳以及在键合过程中过大的超声能量/垂直压力给芯片内部造成损伤等风险;
(3)单个功率模块单元单独使用时,因内部无法做到多个IGBT的串联,故可承载电压较小。
目前,压接式IGBT由于是通过压力将各个功率模块单元并联压接在一起,而力是通过上端盖施加给各个功率模块单元。由于压接式IGBT主要失效模式为安全的“短路失效”模式,易于串联,所以压接式IGBT主要串联应用于高压电力传输中。在现行商业可用的压接式IGBT主要是圆形外壳封装,多芯片并联的压接,该种压接方式便于大容量的电力传输,但是单个器件的耐压值依旧保持原有的芯片耐压值。而在大电压的电力传输中则需要多个器件并联,此类器件过多的并联会带来寄生参数的增大,过大的寄生参数会导致电压过冲,严重时可能会击穿芯片导致器件损坏。
发明内容
为了解决现有技术中的存在的上述问题,本发明设计了一种长板型压接式IGBT封装,该种封装结构有利于器件串联,使得串联结构可以更紧凑,能够降低串联时带来的杂散电感,有利于串联时器件的散热,相比较现有压接IGBT,在栅极控制方面方便更为简洁,避免了繁琐的栅极PCB板的设计。
本发明采用的技术方案如下:
一方面,本发明提供一种功率器件封装结构,包括:多个功率器件封装结构单元,所述的功率器件封装结构单元包括第一散热基板,功率器件,二极管和高导热塑封料壳;其中,所述功率器件和所述二极管位于所述第一散热基板表面,由高导热塑封料将所述功率器件封装结构单元上部塑封,形成高导热塑封料壳,其特征在于:所述第一散热基板为长板型,所述功率器件和所述二极管通过烧结技术烧结在所述第一散热基板的表面。
优选的,所述功率器件是IGBT晶体管、MOSFET晶体管、门极可关断晶闸管或双极结型晶体管。
优选的,所述的功率器件封装结构还包括金属连接块,将所述金属连接块分别烧结在所述第一散热基板,所述功率器件和所述二极管上,用于实现所述功率器件和所述二极管的并联以及所述功率器件的功率端和所述第一散热基板之间的连接。
优选的,所述的金属连接块为E字形金属连接块,包括三个平行金属块和用于连接所述三个平行金属块的连接金属块,所述三个平行金属块分别烧结在所述第一散热基板,所述功率器件和所述二极管上。
优选的,所述的功率器件封装结构单元还包括第一引线,所述第一引线采用焊接工艺将所述功率器件的门极引到所述第一散热基板的指定区域。
优选的,所述高导热塑封料对所述功率器件封装结构单元塑封时,露出所述功率器件的门极端对应的第一散热基板部分。
优选的,所述的功率器件封装结构还包括第二散热基板,所述多个功率器件封装结构单元在二维平面内串联或并联,并通过烧结技术烧结在所述第二散热基板上。
优选的,所述烧结技术是银烧结技术或铜烧结技术。
优选的,同级所述功率器件之间的门极信号端横向连接。
优选的,所述功率器件封装结构还包括第二引线,所述第二引线引出所述功率器件封装结构的总门极信号端,所述总门极信号端位于所述第二散热基板的两端。
优选的,所述功率器件封装结构还包括第三引线,所述第三引线引出所述功率器件封装结构的总功率端。
另一方面,本发明还提供一种功率器件封装结构单元的制造方法,包括以下步骤:
步骤1:将IGBT晶体管和二极管通过烧结技术烧结在第一散热基板的表面;
步骤2:利用烧结技术将金属连接块烧结在所述第一散热基板,所述IGBT晶体管和所述二极管上,以完成所述IGBT晶体管和所述二极管的并联,以及所述IGBT晶体管的功率端和所述第一散热基板之间的连接;
步骤3:利用高导热塑封料把所述功率器件封装结构单元上部塑封,形成高导热塑封料壳,同时在塑封时露出门极端对应的所述第一散热基板部分。
优选的,在所述步骤2之后还包括步骤:通过焊接工艺,利用第一引线将所述IGBT晶体管的门极引到所述第一散热基板的指定区域上。
另一方面,本发明还提供一种功率器件封装结构的制造方法,该方法包括如下步骤:
步骤1:根据权利要求12或13所述的方法形成多个功率器件封装结构单元;
步骤2:利用银烧结工艺将所述多个功率器件封装结构单元烧结在第二散热基板上,所述多个功率器件封装结构单元在所述第二散热基板的二维平面内串联或并联;
步骤3:将同级所述功率器件封装结构单元之间的门极信号端横向连接;
步骤4:采用第二引线引出所述功率器件封装结构的总门极信号端,所述总门极信号端位于所述第二散热基板的两端;
步骤5:采用第三引线引出所述功率器件封装结构的总功率端。
优选的,所述第三引线为一铜排。
与现有技术相比,本发明的优势在于:
(1)所述功率器件封装结构单元内部采用银烧结工艺,整个模块功率连接部分不存在引线键合带来的可靠性局限。同时功率模块单元和基板之间也采用银烧结工艺,因银和传统锡焊料之间的导热差异,本发明具有更良好的导热性及可靠性;
(2)对芯片的栅极采用引线键合的方式,使栅极的控制尽量简洁;
(3)取消采用整个上下端盖将所有的芯片并联,而是采用小段铜板的方式将芯片串联或者并联起来,实现平面内的串并联;
(4)功率模块内部预先完成了若干功率器件封装结构单元之间的串联,加大了单个功率模块单元的耐压性;
(5)因功率模块单元串联使用时,是通过其两侧的铜板引出端子完成衔接,故可在每个功率模块单元上下两侧都设置散热系统,大大提高了系统的热管理性能;
(6)在单个功率模块单元的制造上,因无需直接接触芯片表面,避免了因不均匀压力造成芯片损坏的风险。
附图说明
图1为现有技术。
图2为现有技术。
图3为现有技术。
图4为现有技术。
图5为本发明的功率器件封装结构单元的俯视图。
图6(a)为本发明的去掉塑封料的功率器件封装结构单元的俯视图。
图6(b)为本发明的去掉塑封料的功率器件封装结构单元的侧视图。
图7为本发明的大功率混联压接式功率器件封装结构的结构示意图。
图8(a)-图8(h)为本发明的大功率混联压接式功率器件封装结构的制造过程示意图。
10-功率器件封装结构单元;11-第一散热基板;12-IGBT晶体管;13-二极管;14-高导热塑封料壳;15-金属连接块;16-第一引线;20-功率器件封装结构;21-第二散热基板;22-总门极信号端;23-总功率端;26-第二引线;27-第三引线
具体实施方式
下面结合附图,对本发明的具体实施方式做详细说明。
在一优选实施方式中,如图5和图6(a)和(b)所示,本发明提出的基于银烧结技术的功率器件封装结构单元10包括第一散热基板11,IGBT晶体管12,二极管13,高导热塑封料壳14和E字形clip金属连接块15。其中,所述IGBT晶体管12和所述二极管13通过银烧结技术烧结在长板型的第一散热基板11表面;金属连接块15通过银烧结技术分别烧结在所述第一散热基板11,所述IGBT晶体管12和所述二极管13上,用于实现所述IGBT晶体管12和所述二极管13的并联以及所述IGBT晶体管12的功率端和所述第一散热基板11之间的连接。高导热塑封料将所述功率器件封装结构单元10上部塑封,形成高导热塑封料壳14。
其中,第一散热基板11可以为DBC基板或AMB基板。IGBT晶体管还可以替换为MOSFET晶体管、门极可关断晶闸管GTO(Gate-Turn-off Thyristor)或双极结型晶体管BJT(Bipolar Junction Transistor)。
如图6(b)所示,所述E字形金属连接块15包括三个平行金属块和用于连接所述三个平行金属块的连接金属块,所述三个平行金属块分别烧结在所述第一散热基板11,所述IGBT晶体管12和所述二极管13上。并且还包括第一引线16,所述第一引线16采用焊接工艺将所述IGBT晶体管的门极引到所述第一散热基板11的指定区域。
如图5所示,所述高导热塑封料壳14对所述功率器件封装结构单元10塑封时,露出所述IGBT晶体管12的门极端对应的第一散热基板部分。
在另一优选实施方式中,如图7所示,本发明提供的大功率混联压接式功率器件封装结构20包括第二散热基板21和多个所述功率器件封装结构单元10,其中,所述多个功率模块单元10在二维平面内串联或并联,并通过银烧结技术烧结在所述第二散热基板21上。同级所述IGBT晶体管12之间的门极信号端横向连接。优选地,所述功率器件封装结构20还包括第二引线26和第三引线27,所述第二引线26引出所述功率器件封装结构的总门极信号端22,所述总门极信号端22位于所述第二散热基板21的两端。所述第三引线27优选为一铜排,用于引出所述功率器件封装结构20的总功率端23。
其中,所述第二散热基板21的材质可以为Cu或ALSiC。
在另一优选实施方式中,如图8(a)-图8(h)所示,提供一种如本发明所述的功率器件封装结构20的制造方法,包括以下步骤:
第一步:首先在第一散热基板11(如DBC基板或AMB基板)上利用业内前沿的银烧结技术,将IGBT晶体管12和Diode二极管13烧结在其表面,如图8(a)。
第二步:同样利用银烧结工艺将E字形金属连接块15烧结在第一散热基板11,IGBT晶体管12及二极管13上,完成IGBT晶体管12和二极管13的并联以及IGBT晶体管的功率端和第一散热基板11之间的连接,如图8(b)。
第三步:利用铝线焊接工艺将IGBT晶体管的门极引到第一散热基板的指定区域上,如图8(c)。
第四步:利用高导热塑封料,把所述功率器件封装结构单元上部塑封,从而保护芯片及引线,形成高导热塑封料壳,从而形成功率器件封装结构单元10;同时在塑封时露出门极端对应的第一散热基板部分,如图8(d)。
第五步:利用银烧结工艺将形成的多个上述功率模块单元10烧结在第二散热基板21上,功率模块单元10的具体数量根据应用需求而定。并且所述多个功率器件封装结构单元10在所述第二散热基板21的二维平面内串联或并联,如图8(e)。
第六步:完成同级功率器件封装结构单元之间的栅极信号端横向连接,如图8(f)。
第七步:引出整个功率器件封装结构的总功率端23和总门极信号端22,所述总门极信号端22位于所述第二散热基板21的两端,如图8(g)。
优选地,在第七步形成整个功率器件封装结构后,将多个该功率模块再进行组合,如进行串联或并联,如图8(h)。
本发明的基于银烧结技术的大功率混联压接式功率器件封装结构能够实现二维平面内的串并联,具有良好的导热性及可靠性,且栅极控制简洁,且在单个子单元的制造上,因无需直接接触芯片表面,避免了因不均匀压力造成芯片损坏的风险。与其他商业功率器件封装结构相比,本发明的功率器件封装结构具有良好的电气性能,更低的热阻和更优的散热特性,抗热循环疲劳老化能力优异,可靠性更优,具有很高的推广价值。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (15)
1.一种功率器件封装结构,包括:多个功率器件封装结构单元,所述的功率器件封装结构单元包括第一散热基板,功率器件,二极管和高导热塑封料壳;其中,所述功率器件和所述二极管位于所述第一散热基板表面,由高导热塑封料将所述功率器件封装结构单元上部塑封,形成高导热塑封料壳,其特征在于:所述第一散热基板为长板型,所述功率器件和所述二极管通过烧结技术烧结在所述第一散热基板的表面。
2.如权利要求1所述的功率器件封装结构,其特征在于,所述功率器件是IGBT晶体管、MOSFET晶体管、门极可关断晶闸管或双极结型晶体管。
3.如权利要求1所述的功率器件封装结构,其特征在于,还包括金属连接块,将所述金属连接块分别烧结在所述第一散热基板,所述功率器件和所述二极管上,用于实现所述功率器件和所述二极管的并联以及所述功率器件的功率端和所述第一散热基板之间的连接。
4.如权利要求3所述的功率器件封装结构,其特征在于,所述金属连接块为E字形金属连接块,包括三个平行金属块和用于连接所述三个平行金属块的连接金属块,所述三个平行金属块分别烧结在所述第一散热基板,所述功率器件和所述二极管上。
5.如权利要求1所述的功率器件封装结构,其特征在于,所述功率器件封装结构单元还包括第一引线,所述第一引线采用焊接工艺将所述功率器件的门极引到所述第一散热基板的指定区域。
6.如权利要求1所述的功率器件封装结构,其特征在于,所述高导热塑封料对所述功率器件封装结构单元塑封时,露出所述功率器件的门极端对应的第一散热基板部分。
7.如权利要求1所述的功率器件封装结构,其特征在于,还包括第二散热基板,所述多个功率器件封装结构单元在二维平面内串联或并联,并通过烧结技术烧结在所述第二散热基板上。
8.如权利要求1或7所述的功率器件封装结构,其特征在于,所述烧结技术是银烧结技术或铜烧结技术。
9.如权利要求7所述的功率器件封装结构,其特征在于,其中,同级所述功率器件之间的门极信号端横向连接。
10.如权利要求9所述的功率器件封装结构,其特征在于,所述功率器件封装结构还包括第二引线,所述第二引线引出所述功率器件封装结构的总门极信号端,所述总门极信号端位于所述第二散热基板的两端。
11.如权利要求9所述的功率器件封装结构,其特征在于,所述功率器件封装结构还包括第三引线,所述第三引线引出所述功率器件封装结构的总功率端。
12.一种功率器件封装结构单元的制造方法,包括以下步骤:
步骤1:将IGBT晶体管和二极管通过烧结技术烧结在第一散热基板的表面;
步骤2:利用烧结技术将金属连接块烧结在所述第一散热基板,所述IGBT晶体管和所述二极管上,以完成所述IGBT晶体管和所述二极管的并联,以及所述IGBT晶体管的功率端和所述第一散热基板之间的连接;
步骤3:利用高导热塑封料把所述功率器件封装结构单元上部塑封,形成高导热塑封料壳,同时在塑封时露出门极端对应的所述第一散热基板部分。
13.如权利要求12所述的功率器件封装结构单元的制造方法,其特征在于,在所述步骤2之后还包括步骤:通过焊接工艺,利用第一引线将所述IGBT晶体管的门极引到所述第一散热基板的指定区域上。
14.一种功率器件封装结构的制造方法,该方法包括如下步骤:
步骤1:根据权利要求12或13所述的方法形成多个功率器件封装结构单元;
步骤2:利用银烧结工艺将所述多个功率器件封装结构单元烧结在第二散热基板上,所述多个功率器件封装结构单元在所述第二散热基板的二维平面内串联或并联;
步骤3:将同级所述功率器件封装结构单元之间的门极信号端横向连接;
步骤4:采用第二引线引出所述功率器件封装结构的总门极信号端,所述总门极信号端位于所述第二散热基板的两端;
步骤5:采用第三引线引出所述功率器件封装结构的总功率端。
15.如权利要求14所述的功率器件封装结构的制造方法,其特征在于,所述第三引线为一铜排。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910333503.3A CN110071079A (zh) | 2019-04-24 | 2019-04-24 | 一种功率器件封装结构及其方法 |
PCT/CN2019/123816 WO2020215737A1 (zh) | 2019-04-24 | 2019-12-06 | 一种功率器件封装结构及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910333503.3A CN110071079A (zh) | 2019-04-24 | 2019-04-24 | 一种功率器件封装结构及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110071079A true CN110071079A (zh) | 2019-07-30 |
Family
ID=67368748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910333503.3A Pending CN110071079A (zh) | 2019-04-24 | 2019-04-24 | 一种功率器件封装结构及其方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110071079A (zh) |
WO (1) | WO2020215737A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020215737A1 (zh) * | 2019-04-24 | 2020-10-29 | 深圳第三代半导体研究院 | 一种功率器件封装结构及其方法 |
WO2022127060A1 (zh) * | 2020-12-15 | 2022-06-23 | 杰群电子科技(东莞)有限公司 | 一种功率器件封装结构及电力电子设备 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097186A (zh) * | 2021-04-29 | 2021-07-09 | 全球能源互联网研究院有限公司 | 一种功率芯片压接封装结构及其制造方法 |
CN113782521B (zh) * | 2021-08-24 | 2023-08-15 | 许继集团有限公司 | 一种压接式igbt全桥电路阀段 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1574316A (zh) * | 2003-05-26 | 2005-02-02 | 株式会社电装 | 具有冷却系统的半导体装置 |
US20060120047A1 (en) * | 2000-04-19 | 2006-06-08 | Denso Corporation | Coolant cooled type semiconductor device |
CN104701193A (zh) * | 2013-12-04 | 2015-06-10 | 英飞凌科技股份有限公司 | 具有片状重分布结构的电子组件 |
CN205542761U (zh) * | 2016-04-13 | 2016-08-31 | 无锡新洁能股份有限公司 | 功率模块 |
CN106486431A (zh) * | 2015-09-02 | 2017-03-08 | 意法半导体股份有限公司 | 具有增强的热耗散的电子功率模块及其制造方法 |
CN107039409A (zh) * | 2015-11-20 | 2017-08-11 | 赛米控电子股份有限公司 | 包括多个电势面的功率电子开关器件 |
CN107195623A (zh) * | 2017-06-14 | 2017-09-22 | 扬州国扬电子有限公司 | 一种双面散热高可靠功率模块 |
CN107636827A (zh) * | 2015-04-13 | 2018-01-26 | Abb瑞士股份有限公司 | 功率电子设备模块 |
CN109216313A (zh) * | 2017-07-02 | 2019-01-15 | 英飞凌科技股份有限公司 | 具有包括钎焊的导电层的芯片载体的模制封装 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7705436B2 (en) * | 2007-08-06 | 2010-04-27 | Infineon Technologies Ag | Semiconductor device with semiconductor chip and method for producing it |
CN103515370A (zh) * | 2012-06-21 | 2014-01-15 | 尼克森微电子股份有限公司 | 功率半导体封装体及其制造方法 |
KR20180002419A (ko) * | 2016-06-29 | 2018-01-08 | 현대자동차주식회사 | 파워 모듈 및 그 제조 방법 |
US20190103342A1 (en) * | 2017-10-04 | 2019-04-04 | Infineon Technologies Ag | Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same |
CN110071079A (zh) * | 2019-04-24 | 2019-07-30 | 深圳第三代半导体研究院 | 一种功率器件封装结构及其方法 |
-
2019
- 2019-04-24 CN CN201910333503.3A patent/CN110071079A/zh active Pending
- 2019-12-06 WO PCT/CN2019/123816 patent/WO2020215737A1/zh active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060120047A1 (en) * | 2000-04-19 | 2006-06-08 | Denso Corporation | Coolant cooled type semiconductor device |
CN1574316A (zh) * | 2003-05-26 | 2005-02-02 | 株式会社电装 | 具有冷却系统的半导体装置 |
CN104701193A (zh) * | 2013-12-04 | 2015-06-10 | 英飞凌科技股份有限公司 | 具有片状重分布结构的电子组件 |
CN107636827A (zh) * | 2015-04-13 | 2018-01-26 | Abb瑞士股份有限公司 | 功率电子设备模块 |
CN106486431A (zh) * | 2015-09-02 | 2017-03-08 | 意法半导体股份有限公司 | 具有增强的热耗散的电子功率模块及其制造方法 |
CN107039409A (zh) * | 2015-11-20 | 2017-08-11 | 赛米控电子股份有限公司 | 包括多个电势面的功率电子开关器件 |
CN205542761U (zh) * | 2016-04-13 | 2016-08-31 | 无锡新洁能股份有限公司 | 功率模块 |
CN107195623A (zh) * | 2017-06-14 | 2017-09-22 | 扬州国扬电子有限公司 | 一种双面散热高可靠功率模块 |
CN109216313A (zh) * | 2017-07-02 | 2019-01-15 | 英飞凌科技股份有限公司 | 具有包括钎焊的导电层的芯片载体的模制封装 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020215737A1 (zh) * | 2019-04-24 | 2020-10-29 | 深圳第三代半导体研究院 | 一种功率器件封装结构及其方法 |
WO2022127060A1 (zh) * | 2020-12-15 | 2022-06-23 | 杰群电子科技(东莞)有限公司 | 一种功率器件封装结构及电力电子设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2020215737A1 (zh) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110071079A (zh) | 一种功率器件封装结构及其方法 | |
CN102664177B (zh) | 一种双面冷却的功率半导体模块 | |
WO2018227655A1 (zh) | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 | |
CN111540730B (zh) | 基于导电金属夹扣互连的多芯片宽禁带功率模块封装结构 | |
CN105210281B (zh) | 变流器设备和用于制造变流器设备的方法 | |
CN111554645B (zh) | 集成叠层母排的双面水冷SiC半桥模块封装结构 | |
CN106972762A (zh) | 电源模块 | |
CN206864452U (zh) | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 | |
CN110246835B (zh) | 一种三维集成高压碳化硅模块封装结构 | |
CN207165544U (zh) | 一种设有双面散热装置的功率模块 | |
CN114649279A (zh) | 基于导电金属带的宽禁带半导体双面散热模块封装结构 | |
CN111916438A (zh) | 一种碳化硅维也纳整流器半桥模块的封装结构 | |
CN208861980U (zh) | 功率模块组件、功率半导体模块和车辆 | |
CN114664810A (zh) | 一种基于旁路铜柱散热的宽禁带功率半导体模块 | |
CN107146775A (zh) | 一种低寄生电感双面散热功率模块 | |
CN110634817B (zh) | 一种由igbt和mosfet构成的混合功率模块的封装结构 | |
CN211182190U (zh) | 绝缘栅双极型晶体管、智能功率模块及空调器 | |
CN110265385B (zh) | 一种功率器件的封装结构及其制造方法 | |
CN113838821A (zh) | 一种用于SiC平面封装结构的散热件及其制备方法 | |
CN217822755U (zh) | 采用石墨铜垫块的双面散热模块的封装结构和电动汽车 | |
CN114267649A (zh) | 一种具有极低寄生电感的双面散热SiC半桥模块封装结构 | |
CN113035787B (zh) | 一种逆导型功率半导体模块封装结构及其封装方法 | |
CN209389026U (zh) | 一种三相逆变igbt模块 | |
CN208368501U (zh) | Igbt模块封装结构及冷却系统 | |
CN115116986A (zh) | 一种3d双面散热封装结构的功率模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190730 |