CN106972762A - 电源模块 - Google Patents

电源模块 Download PDF

Info

Publication number
CN106972762A
CN106972762A CN201610892448.8A CN201610892448A CN106972762A CN 106972762 A CN106972762 A CN 106972762A CN 201610892448 A CN201610892448 A CN 201610892448A CN 106972762 A CN106972762 A CN 106972762A
Authority
CN
China
Prior art keywords
electrode
conductive
semiconductor switch
electrically connected
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610892448.8A
Other languages
English (en)
Other versions
CN106972762B (zh
Inventor
黎耀威
陈大容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics International Singapore Pte Ltd
Original Assignee
Delta Electronics International Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics International Singapore Pte Ltd filed Critical Delta Electronics International Singapore Pte Ltd
Publication of CN106972762A publication Critical patent/CN106972762A/zh
Application granted granted Critical
Publication of CN106972762B publication Critical patent/CN106972762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

本发明提供一种电源模块，包含基板、第一次模块、第二次模块及电路板。第一次模块及第二次模块的半导体开关及二极管内埋于绝缘层，借此第一次模块及第二次模块形成桥式电路的高压侧开关组件及低压侧开关组件。第一次模块与第二次模块设置于基板的第一表面上。第一次模块的电极与第二次模块的一些电极与电路板的对应导接部电连接。散热器设置于电路板的第二表面。本发明电源模块封装过程较为简单；同时电源模块的热能可通过电路板及散热器进行散热，因此达到双面散热的效果而提升散热效率；此外电源模块还可减少寄生电感，提升切换效率，减少线路阻抗，且提升电能转换效率。

Description

电源模块
技术领域
本发明涉及一种电源模块，特别涉及一种可提升散热效率的电源模块。
背景技术
近年来，电源转换器设计朝向高效率与高密度发展。高效率电源转换器意谓着能够降低功率耗损以及达到节能的目的，而高密度电源转换器则代表着能够降低电子产品的整体体积以及达成小尺寸与轻量化的要求。
一般而言，电源转换器包含桥式电路，以通过桥式电路进行整流。桥式电路包含至少一高压侧开关组件及至少一低压侧开关组件，例如三相电源转换器的三相桥式电路包含三个高压侧开关组件及三个低压侧开关组件，其中高压侧开关组件与对应的低压侧开关组件串联连接，且每一高压侧开关组件与低压侧开关组件分别由彼此并联连接的一半导体开关与一二极管所构成。举例而言，半导体开关可为绝缘栅双极晶体管(IGBT)。半导体开关进行导通或截止的切换运作，使桥式电路对输入电源进行整流。二极管则于半导体开关截止时，提供电流续流功能。
电源转换器的桥式电路的传统制法描述如下。首先，将高压侧开关组件的半导体开关及二极管利用焊料(solder)附着于第一基板上并且进行打线。然后，将低压侧开关组件的半导体开关及二极管附着于第二基板上并且进行打线。接续，将高压侧开关组件及低压侧开关组件分别设置于电路板上。然后，利用打线技术(例如通过铝线或铜线)使高压侧开关组件的半导体开关及二极管与低压侧开关组件的半导体开关及二极管可彼此连接及/或与外部元件连接。
然而，由于供高压侧开关组件及低压侧开关组件设置的电路板的一侧面需进行打线程序，故无法设置任何散热器，导致基板仅能单边散热而具有散热效率不佳的问题。此外，由于高压侧开关组件及低压侧开关组件的电子元件需利用焊料各自附着于对应的基板上，导致传统桥式电路的制法较为复杂。另外，利用打线技术连接高压侧开关组件及低压侧开关组件的长线使得线及电路板上所存在的寄生电感(parasitic inductance)增加，如此将影响高压侧开关组件及低压侧开关组件的切换效率及电能转换效率。
因此，如何发展一种可改善上述常用技术缺失的电源模块，实为相关技术领域者目前所需要解决的问题。
发明内容
本发明的目的为提供一种电源模块，其将半导体开关及二极管内埋绝缘层，借此第一次模块与第二次模块可构成桥式电路的高压侧开关组件及低压侧开关组件。第一次模块与第二次模块设置于基板的第一表面上。第一次模块的电极及第二次模块的一些电极也与电路板的对应导接部电连接。基板的第二表面设置散热器，借此本发明的电源模块可提升散热效率、简化工艺、增加切换效率以及增加电能转换效率。
根据本发明的构想，本发明提供一种电源模块，其包含一基板、一第一次模块、一第二次模块、一导脚、一电路板及一散热器。基板包含一第一导电层设置于第一表面，及一第二导电层设置于第二表面，其中第二表面与第一表面相对。第一导电层包含多个导电区块。第一次模块设置于第一导电层上，且包含第一半导体开关及第一二极管，其中第一二极管与第一半导体开关并联连接。第二次模块设置于第一导电层上，且包含第二半导体开关及第二二极管，其中第二二极管与第二半导体开关并联连接，且第二半导体开关通过多个导电区块与第一半导体开关电连接。导脚设置于第一导电层上，且与至少一导电区块电连接。电路板设置于导脚上，并通过导脚与第一半导体开关及第二半导体开关电连接。散热器设置于第二导电层上。
在本发明的一个方面，该第一导电层包括一第一导电区块、一第二导电区块、一第三导电区块及一第四导电区块，且导脚的一第一端与第一导电区块电连接。
在本发明的一个方面，第一次模块还包含一第一电极、一第二电极、一第三电极及一第四电极，其中第一半导体开关包含多个第一导接端，第一二极管包含多个第二导接端，其中第一电极与第一半导体开关中对应的第一导接端及第一二极管中对应的第二导接端电连接，其中第二电极及第三电极与第一半导体开关中对应的第一导接端电连接，其中第四电极与第一二极管中对应的第二导接端电连接，其中第二电极与第二导电区块电连接，且第三电极及第四电极与第三导电区块电连接。
在本发明的一个方面，第二次模块还包含一第五电极、一第六电极及一第七电极，其中第二半导体开关包含多个第三导接端，第二二极管包含多个第四导接端，其中第五电极及第七电极与第二半导体开关中对应的第三导接端及第二二极管中对应的第四导接端电连接，其中第六电极与第二半导体开关中对应的第三导接端电连接，且第七电极与第三导电区块电连接。
在本发明的一个方面，第一次模块还包含一第一导热/导电部件及一第一导引电极，且第二次模块还包含一第二导热/导电部件及一第二导引电极，其中第一导热/导电部件位于第一电极与第一导引电极之间，且与第一电极及第一导引电极电连接，其中第二导热/导电部件位于第六电极与第二导引电极之间，且与第六电极及第二导引电极电连接，其中第一导引电极与第一导电区块电连接。
在本发明的一个方面，电路板还包含一第一导接部、一第二导接部、一第三导接部及一第四导接部，其中第一导接部、第二导接部、第三导接部及第四导接部设置于电路板的一第一表面上，其中第二导接部与第一电极电连接，第三导接部与第五电极电连接，且第四导接部与第六电极电连接。
在本发明的一个方面，第一半导体开关由一绝缘栅双极晶体管所构成，且第一半导体开关包含三个第一导接端，其中三个第一导接端分别作为一栅极，一发射极及一集电极，其中第一电极与第一半导体开关的集电极电连接，第二电极与第一半导体开关的栅极电连接，且第三电极与第一半导体开关的发射极电连接。
在本发明的一个方面，第一次模块还包含：一第一绝缘层，一第一导电层以及一第二导电层。第一绝缘层具有多个第一导电通孔及一第二导电通孔。第一导电层设置于第一绝缘层的一第一表面上，且包含多个隔离部，其中第一导电层通过多个隔离部区分为第二电极、第三电极、第四电极及第一导引电极。第二导电层设置于第一绝缘层的一第二表面上，其中第二导电层与多个第一导电通孔的第一端及第二导电通孔的一第一端相导接。
在本发明的一个方面，第一半导体开关及第一二极管内埋于第一绝缘层，其中作为第一半导体开关的栅极的第一导接端与第二电极电连接，其中作为第一半导体开关的发射极的第一导接端与第三电极电连接，其中作为第一半导体开关的集电极的第一导接端与对应的第一导电通孔的第二端相导接，借此与第一电极电连接，其中作为第一二极管的一阳极的第二导接端与第四电极电连接，且作为第一二极管的一阴极的第二导接端与对应的第一导电通孔的第二端相导接，借此与第一电极电连接。
在本发明的一个方面，第一导热/导电部件内埋于第一绝缘层，并具有一第一表面及一第二表面，其中第一导热/导电部件的第一表面与第一导引电极相导接，且第一导热/导电部件的第二表面与第二导电通孔的一第二端相导接，借此与第一电极电连接。
在本发明的一个方面，第二半导体开关由一绝缘栅双极晶体管所构成，且第二半导体开关包含三个第三导接端，其中三个第三导接端分别作为一栅极、一发射极及一集电极，而第五电极与第二半导体开关的发射极电连接，第六电极与第二半导体开关的栅极电连接，且第七电极与第二半导体开关的集电极电连接。
在本发明的一个方面，第二次模块还包含：一第二绝缘层，一第三导电层，以及一第四导电层。第二绝缘层具有多个第三导电通孔及一第四导电通孔。第三导电层设置于第二绝缘层的一第一表面上，且区分为第七电极及第二导引电极。第四导电层设置于第二绝缘层的一第二表面上，其中第四导电层区分为第五电极及第六电极，其中第五电极及第六电极与多个第三导电通孔的第一端相导接，且第六电极与第四导电通孔的一第一端相导接。
在本发明的一个方面，第二半导体开关及第二二极管内埋于第二绝缘层，其中作为第二半导体开关的发射极的第三导接端与第三导电通孔的第二端相导接，借此与第五电极电连接，其中作为第二半导体开关的栅极的第三导接端与对应的第三导电通孔的第二端相导接，借此与第六电极电连接，其中作为第二半导体开关的集电极的第三导接端与第七电极电连接，其中作为第二二极管的一阳极的第四导接端与对应的第三导电通孔的第二端相导接，借此与第五电极电连接，其中作为第二二极管的一阴极的第四导接端与第七电极电连接。
在本发明的一个方面，第二导热/导电部件内埋于第二绝缘层，并具有一第一表面及一第二表面，其中第二导热/导电部件的第一表面与第二导引电极相导接，且第二导热/导电部件的第二表面与第四导电通孔的一第二端相导接，借此与第六电极电连接。
在本发明的一个方面，基板的第四导电区块与第二导引电极电连接。
在本发明的一个方面，导脚为一接脚。
在本发明的一个方面，导脚由第一导电区块延伸形成。
在本发明的一个方面，导脚具有一突出段，且电路板具有一插槽，对应于突出段，其中导脚的突出段插设于电路板的插槽内。
在本发明的一个方面，一第一导接部设置于电路板的一第二表面上，且与插槽对位设置，其中当导脚的突出段插设于插槽内时，第一导接部与插槽电连接。
在本发明的一个方面，当导脚的突出段插设于插槽时，电路板与第一次模块及第二次模块之间以一间距相分离。
本发明的有益效果在于，本发明提供的电源模块，其将半导体开关及二极管内埋绝缘层，借此第一次模块及第二次模块分别构成桥式电路的高压侧开关组件及低压侧开关组件。第一次模块与第二次模块设置于基板的第一表面上。第一次模块的电极及第二次模块的一些电极与电路板上的对应导接部电连接。基板的第二表面可设置散热器，借此电源模块的热能可通过电路板及散热器进行散热，因此达到双面散热的效果而提升散热效率。此外，第一次模块及第二次模块皆无须内埋基板，换言之，第一次模块及第二次模块设置于基板上，借此本发明电源模块的封装过程较为简单。更甚者，第一次模块(即高压侧开关组件)及第二次模块(即低压侧开关组件)不需以打线技术实现彼此连接，借此本发明的电源模块可减少寄生电感，提升切换效率，减少线路阻抗，且提升电能转换效率。
附图说明
图1为本发明第一较佳实施例的电源模块的结构示意图。
图2为图1所示的电源模块应用于三相电源转换器的三相桥式电路的电路结构示意图。
图3为图1所示的电源模块的第一次模块的剖面结构示意图。
图4为图1所示的电源模块的第二次模块的剖面结构示意图。
图5A至图5D为图1所示的电源模块的封装流程示意图。
图6为本发明第二较佳实施例的电源模块的剖面结构示意图。
图7为本发明第三较佳实施例的电源模块的剖面结构示意图。
其中，附图标记说明如下：
1、8、9：电源模块
2：电路板
23：第一表面
20：第一导接部
21：第二导接部
22：第三导接部
24：第四导接部
25：第二表面
3：导脚
4：散热器
5：第一次模块
50：第一半导体开关
500：第一导接端
501：第一表面
502：第二表面
51：第一二极管
511：第一表面
512：第二表面
52：第一导电层
525：隔离部
53：第一绝缘层
532：第一表面
533：第二表面
530：第一导电通孔
531：第二导电通孔
54：第二导电层
510：第二导接端
520：第一电极
521：第二电极
522：第三电极
523：第四电极
55：第一导热/导电部件
551：第一表面
552：第二表面
524：第一导引电极
6：第二次模块
60：第二半导体开关
600：第三导接端
601：第一表面
602：第二表面
61：第二二极管
611：第一表面
612：第二表面
62：第三导电层
63：第二绝缘层
632：第一表面
633：第二表面
630：第三导电通孔
631：第四导电通孔
64：第四导电层
610：第四导接端
620：第五电极
621：第六电极
622：第七电极
65：第二导热/导电部件
651：第一表面
652：第二表面
624：第二导引电极
7：基板
71：第一导电层
72：第二导电层
73：绝缘层
730：第一表面
731：第二表面
710：第一导电区块
711：第二导电区块
712：第三导电区块
713：第四导电区块
27：焊料
80：绝缘结构
10：导热绝缘材料
201：插槽
331：突出段
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上当作说明之用，而非架构于限制本发明。
图1为本发明第一较佳实施例的电源模块的结构示意图。如图1所示，本发明的电源模块1包含一电路板2、一导脚3、一散热器4、一第一次模块5、一第二次模块6以及一基板7。其中，导脚3为可进行焊接的独立接脚。
第一次模块5包含一第一半导体开关50、一第一二极管51、一第一电极520、一第二电极521、一第三电极522、一第四电极523、一第一导热/导电部件55以及一第一导引电极524。第一电极520设置于第一次模块5的一第一侧。第二电极521、第三电极522、第四电极523以及第一导引电极524设置于第一次模块5的一第二侧。第一半导体开关50包含多个第一导接端500。第一二极管51包含多个第二导接端510。第一电极520与第一半导体开关50中对应的第一导接端500以及第一二极管51中对应的第二导接端510电连接。第二电极521、第三电极522与第一半导体开关50中对应的第一导接端500电连接。第四电极523与第一二极管51中对应的第二导接端510电连接。此外，第一导热/导电部件55位于第一电极520与第一导引电极524之间，且与第一电极520及第一导引电极524电连接。
第三电极522位于第二电极521及第四电极523之间，第一导引电极524则与第二电极521相邻近且位于第一次模块5的第二侧的最外边。于一实施例中，第一半导体开关50可为绝缘栅双极晶体管，因此第一半导体开关50包含三个第一导接端500。三个第一导接端500分别作为栅极(gate)，发射极(emitter)及集电极(collector)。第一电极520与集电极电连接，第二电极521与栅极电连接，第三电极522与发射极电连接。
第二次模块6包含一第二半导体开关60、一第二二极管61、一第五电极620、一第六电极621、一第七电极622、一第二导热/导电部件65以及一第二导引电极624。第五电极620及第六电极621设置于第二次模块6的一第一侧。第七电极622及第二导引电极624设置于第二次模块6的一第二侧。第二半导体开关60包含多个第三导接端600。第二二极管61包含多个第四导接端610。第五电极620及第七电极622与第二半导体开关60中对应的第三导接端600及第二二极管61中对应的第四导接端610电连接。第六电极621与第二半导体开关60中对应的第三导接端600电连接。此外，第二导热/导电部件65位于第六电极621与第二导引电极624之间，且与第六电极621及第二导引电极624电连接。
于一些实施例中，第二半导体开关60可为绝缘栅双极晶体管，因此第二半导体开关60包含三个第三导接端600。三个第三导接端600分别作为栅极、发射极及集电极。第五电极620与发射极电连接，第六电极621与栅极电连接，第七电极622与集电极电连接。
基板7包含一第一导电层71、一第二导电层72及一绝缘层73。第一导电层71设置于绝缘层73的第一表面730上，第二导电层72设置于绝缘层73的第二表面731上，且第二表面731与第一表面730相对。第一导电层71与第一次模块5的第二侧上的第二电极521、第三电极522、第四电极523及第一导引电极524电连接，并与第二次模块6的第二侧上的第七电极622及第二导引电极624电连接。此外，第一导电层71与导脚3的一第一端电连接。
于上述实施例中，第一导电层71可利用例如蚀刻方式而区分为多个导电区块，即包括一第一导电区块710、一第二导电区块711、一第三导电区块712及一第四导电区块713。其中，第一导电区块710与导脚3的第一端及第一导引电极524电连接。第二导电区块711与第二电极521电连接。第三导电区块712与第三电极522、第四电极523及第七电极622电连接。第四导电区块713与第二导引电极624电连接。导脚3、第一次模块5的电极及第二次模块6的电极可分别利用例如导电材料27(例如锡膏,银膏,银烧结膏)而固定于第一导电层71的导电区块上。绝缘层73由高热传导数的绝缘材料所构成，例如陶瓷材料。
于一些实施例中，导脚3、第一次模块5及第二次模块6分离的设置于基板7的第一导电层71上。此外，基板7的第一导电层71、导脚3、第一次模块5及第二次模块6之间的空间可填入绝缘结构80，其中绝缘结构80可为绝缘材料(环氧树脂,模塑料)所构成。
此外，散热器4设置于基板7的第二导电层72上，借此可提升第一次模块5及第二次模块6的散热效率。于一些实施例中，电源模块1还包含一导热绝缘层10，导热绝缘层10设置于散热器4与第二导电层72之间，借此第二导电层72所接收的热能可通过导热绝缘层10而转移至散热器4。此外，第二导电层72与散热器4可通过导热绝缘层10而彼此相互绝缘。
电路板2设置于导脚3上，并通过导脚3与第一半导体开关50及第二半导体开关60电连接。于本实施例中，电路板2包含一第一导接部20、一第二导接部21、一第三导接部22以及一第四导接部24。第一导接部20、第二导接部21、第三导接部22以及第四导接部24设置于电路板2的第一表面23上，且第一导接部20与导脚3的一第二端电连接。第二导接部21与第一次模块5的第一电极520电连接，第三导接部22与第二次模块6的第五电极620电连接，第四导接部24与第二次模块6的第六电极621电连接。较佳的，导脚3的第二端、第一次模块5的第一电极520、第二次模块6的第五电极620及第六电极621可利用导电材料27而分别固设于电路板2的第一导接部20、第二导接部21、第三导接部22及第四导接部24上。第一导接部20、第二导接部21、第三导接部22及第四导接部24由导电材质例如铜所构成。此外，第一导接部20可经由导脚3、第一导电区块710、第一导热/导电部件55而与第一电极520电连接。
请参阅图1及图2，其中图2为图1所示的电源模块应用于三相电源转换器的三相桥式电路的电路结构示意图。本实施例的电源模块1可应用于三相电源转换器，其中电源模块1包括三个第一次模块5及三个第二次模块6。每一个第一次模块5与对应的第二次模块6构成三相桥式电路中的一组桥臂。此外，第一次模块5构成高压侧开关组件，且第二次模块6构成低压侧开关组件。第一半导体开关50与第一二极管51并联连接，第二半导体开关60与第二二极管61并联连接，且第二半导体开关60通过多个导电区块与第一半导体开关50电连接。于桥式电路的每一组桥臂中，高压侧开关组件的发射极与低压侧开关组件的集电极电连接。此外，如前所述，第一次模块5的第三电极522及第二次模块6的第七电极622皆与第三导电区块712相导接，第三电极522与第一半导体开关50的发射极电连接，且第七电极622与第二半导体开关60的集电极电连接。换言之，高压侧开关组件(第一次模块5)的发射极与低压侧开关组件(第二次模块6)的集电极电连接。
图3为图1所示的电源模块的第一次模块的剖面结构示意图，图4为图1所示的电源模块的第二次模块的剖面结构示意图。图3所示的第一次模块5及图4所示的第二次模块6与图1所示的第一次模块5及第二次模块6为镜像颠倒。第一次模块5包含第一半导体开关50、第一二极管51、第一导电层52、第一绝缘层53、第二导电层54及第一导热/导电部件55。
此外，第一绝缘层53具有多个第一导电通孔530及一第二导电通孔531。第一导电层52设置于第一绝缘层53的第一表面532上，且可由导电材质例如铜所构成。再者，第一导电层52包含多个隔离部525，其中隔离部525可由例如防焊油墨(Solder Mask)或是聚酰亚胺(Polyimide)材料所构成。第一导电层52可利用多个隔离部525区分为第二电极521、第三电极522、第四电极523及第一导引电极524。第二导电层54设置于第一绝缘层53的第二表面533上，且可由导电材质例如铜所构成。第二导电层54构成第一电极520。此外，第二导电层54(即第一电极520)与多个第一导电通孔530的第一端相导接，并与第二导电通孔531的第一端相导接。
第一半导体开关50内埋于第一绝缘层53，其中于第一半导体开关50中作为栅极的第一导接端500及作为发射极的第一导接端500位于第一半导体开关50的第一表面501，于第一半导体开关50中作为集电极的第一导接端500位于第一半导体开关50的第二表面502。此外，第一半导体开关50的栅极与第二电极521电连接，第一半导体开关50的发射极与第三电极522电连接，第一半导体开关50的集电极通过对应的第一导电通孔530而与第一电极520电连接。
相似的，第一二极管51内埋于第一绝缘层53，其中第一二极管51的第一表面511的第二导接端510为阳极。此外，第一二极管51的阳极与第四电极523电连接。第一二极管51的第二表面512的第二导接端510为阴极。此外，第一二极管51的阴极通过对应的第一导电通孔530而与第一电极520电连接。
第一导热/导电部件55可由金属材质制成。此外，第一导热/导电部件55可以同一导线架(Lead frame)或不同导线架所构成，借此第一导热/导电部件55具有导热特性与导电特性。第一导热/导电部件55同样内埋于第一绝缘层53，且部分外露于第一绝缘层53，并具有第一表面551及第二表面552。第一导热/导电部件55的第一表面551与第一导引电极524相导接，第一导热/导电部件55的第二表面552与第二导电通孔531的第二端相导接，并且与第一电极520电连接。
第二次模块6包含第二半导体开关60、第二二极管61、第三导电层62、第二绝缘层63、第四导电层64及第二导热/导电部件65。此外，第二绝缘层63具有多个第三导电通孔630及一第四导电通孔631。第三导电层62设置于第二绝缘层63的第一表面632上。第三导电层62可利用例如蚀刻方式形成第七电极622及第二导引电极624。第四导电层64设置于第二绝缘层63的第二表面633上。第四导电层64可利用例如蚀刻方式形成第五电极620及第六电极621。第五电极620及第六电极621与第三导电通孔630的第一端相导接。另外，第六电极621还与第四导电通孔631的第一端相导接。
第二半导体开关60内埋于第二绝缘层63，其中于第二半导体开关60中作为栅极的第三导接端600及作为发射极的第三导接端600位于第二半导体开关60的第一表面601，于第二半导体开关60中作为集电极的第三导接端600位于第二半导体开关60的第二表面602。此外，第二半导体开关60的发射极与对应的第三导电通孔630的第二端导接，并且与第五电极620电连接。第二半导体开关60的栅极与对应的第三导电通孔630的第二端相导接，并与第六电极621电连接。第二半导体开关60的集电极与第七电极622电连接。
相似的，第二二极管61内埋于第二绝缘层63，其中第二二极管61的第一表面611的第四导接端610为阳极。第二二极管61的阳极与对应的第三导电通孔630的第二端相导接，并且与第五电极620电连接。第二二极管61的第二表面612的第四导接端610为阴极。第二二极管61的阴极与第七电极622电连接。
第二导热/导电部件65同样内埋于第二绝缘层63，且部分外露于第二绝缘层63，并具有第一表面651及第二表面652。第二导热/导电部件65的第一表面651与第二导引电极624相导接，第二导热/导电部件65的第二表面652与第四导电通孔631的第二端相导接，并且与第六电极621电连接。
如图1、图3及图4所示，第一半体导开关50的结构相似于第二半导体开关60的结构，第一二极管51的结构相似于第二二极管61的结构。内埋于第一绝缘层53的第一半体导开关50与内埋于第二绝缘层63的第二半导体开关60为相互上下颠倒设置。此外，内埋于第一绝缘层53的第一二极管51与内埋于第二绝缘层63的第二二极管61为相互上下颠倒设置。
以下将进一步描述图1所示的电源模块1的封装流程。请参阅图1及图5A至图5D，其中图5A至图5D为图1所示的电源模块的封装流程示意图。首先，如图5A及图5B所示，先提供基板7，并利用导电材料27而使导脚3的第一端及第一次模块5的第一导引电极524固设于第一导电区块710上、使第一次模块5的第二电极521固设于第二导电区块711上、使第一次模块5的第三电极522、第四电极523及第二次模块6的第七电极622固设于第三导电区块712、使第二次模块6的第二导引电极624固定于第四导电区块713上。
接着，如图5C所示，在基板7的第一导电层71、导脚3、第一次模块5及第二次模块6之间的空间填入绝缘结构80。
然后，如图5D所示，将散热器4固设于基板7的第二导电层72上。可选择的，散热器4与第二导电层72之间可设置导热绝缘层10。另外，利用导电材料27可使导脚3的第二端固设于第一导接部20、使第一次模块5的第一电极520固设于第二导接部21、使第二次模块6的第五电极620固设于第三导接部22、使第二次模块6的第六电极621固设于第四导接部24。借此，以完成图1所示的电源模块1。
应注意的是本发明的电源模块可依实际应用需求而任施变化。以下将以图6及图7进一步说明本发明图1所示的电源模块1的两种变化例，其中对应于第一实施例的组件及元件以相同元件符号表示，于此不再赘述。
图6为本发明第二较佳实施例的电源模块的剖面结构示意图。相较于图1所示的电源模块1，本实施例的电源模块8的导脚3并非为独立接脚，取而代之的，导脚3直接由第一导电区块710延伸所形成。相似的，导脚3同样可利用导电材料27而固设于电路板2的第一导接部20上。
图7为本发明第三较佳实施例的电源模块的剖面结构示意图。相较于图1所示的电源模块1，本实施例的电源模块9的导脚3并非利用导电材料27固设于电路板2的第一导接部20上，取而代之的，导脚3的突出段331插设于电路板2的对应插槽201。于图1所示的实施例中，第一导接部20、第二导接部21、第三导接部22以及第四导接部24设置于电路板2的第一表面23上。于本实施例中，第一导接部20、第二导接部21、第三导接部22以及第四导接部24设置于电路板2的第二表面25上，其中第一导接部20与插槽201对位。当导脚3的突出段331插设于电路板2的插槽201时，第一导接部20可与导脚33的突出段331电连接，借此第一导接部20可经由导脚3、第一导电区块710、第一导热/导电部件55而与第一电极520电连接。此外，当导脚3的突出段331插设于电路板2的插槽201时，电路板2与第一次模块5及第二次模块6之间以一间距相分离，借此第一次模块5及第二次模块6无须焊设于电路板2上。应注意的是本发明技术可依实际应用需求而任施变化。于其它实施例中，当导脚3的突出段331插设于电路板2的插槽201时，第一次模块5及第二次模块6可贴附于电路板2上。
综上所述，本发明提供一种电源模块，其将半导体开关及二极管内埋绝缘层，借此第一次模块及第二次模块分别构成桥式电路的高压侧开关组件及低压侧开关组件。第一次模块与第二次模块设置于基板的第一表面上。第一次模块的电极及第二次模块的一些电极与电路板上的对应导接部电连接。基板的第二表面可设置散热器，借此电源模块的热能可通过电路板及散热器进行散热，因此达到双面散热的效果而提升散热效率。此外，第一次模块及第二次模块皆无须内埋基板，换言之，第一次模块及第二次模块设置于基板上，借此本发明电源模块的封装过程较为简单。更甚者，第一次模块(即高压侧开关组件)及第二次模块(即低压侧开关组件)不需以打线技术实现彼此连接，借此本发明的电源模块可减少寄生电感，提升切换效率，减少线路阻抗，且提升电能转换效率。
本发明可由本领域技术人员任施匠思而为诸般修饰，但皆不脱离所附的权利要求书所欲保护的范围。

Claims (20)

1.一种电源模块，包含：
一基板，包含一第一导电层及一第二导电层，其中该第一导电层设置于该基板的一第一表面，该第二导电层设置于该基板的一第二表面，该第二表面与该第一表面相对，且该第一导电层包含多个导电区块；
一第一次模块，设置于该第一导电层上，且包含一第一半导体开关及一第一二极管，其中该第一二极管与该第一半导体开关并联连接；
一第二次模块，设置于该第一导电层上，且包含一第二半导体开关及一第二二极管，其中该第二二极管与该第二半导体开关并联连接，且该第二半导体开关通过该多个导电区块与该第一半导体开关电连接；
一导脚，设置于该第一导电层上，且与至少一该导电区块电连接；
一电路板，设置于该导脚上，并通过该导脚与该第一半导体开关及该第二半导体开关电连接；以及
一散热器，设置于该第二导电层上。
2.如权利要求1所述的电源模块，其中该第一导电层包括一第一导电区块、一第二导电区块、一第三导电区块及一第四导电区块，且该导脚的一第一端与该第一导电区块电连接。
3.如权利要求2所述的电源模块，其中该第一次模块还包含一第一电极、一第二电极、一第三电极及一第四电极，其中该第一半导体开关包含多个第一导接端，该第一二极管包含多个第二导接端，其中该第一电极与该第一半导体开关中对应的该第一导接端及该第一二极管中对应的该第二导接端电连接，其中该第二电极及该第三电极与该第一半导体开关中对应的该第一导接端电连接，其中该第四电极与该第一二极管中对应的该第二导接端电连接，其中该第二电极与该第二导电区块电连接，且该第三电极及该第四电极与该第三导电区块电连接。
4.如权利要求3所述的电源模块，其中该第二次模块还包含一第五电极、一第六电极及一第七电极，其中该第二半导体开关包含多个第三导接端，该第二二极管包含多个第四导接端，其中该第五电极及该第七电极与该第二半导体开关中对应的该第三导接端及该第二二极管中对应的该第四导接端电连接，其中该第六电极与该第二半导体开关中对应的该第三导接端电连接，且该第七电极与该第三导电区块电连接。
5.如权利要求4所述的电源模块，其中该第一次模块还包含一第一导热/导电部件及一第一导引电极，且该第二次模块还包含一第二导热/导电部件及一第二导引电极，其中该第一导热/导电部件位于该第一电极与该第一导引电极之间，且与该第一电极及该第一导引电极电连接，其中该第二导热/导电部件位于该第六电极与该第二导引电极之间，且与该第六电极及该第二导引电极电连接，其中该第一导引电极与该第一导电区块电连接。
6.如权利要求5所述的电源模块，其中该电路板还包含一第一导接部、一第二导接部、一第三导接部及一第四导接部，其中该第一导接部、该第二导接部、该第三导接部及该第四导接部设置于该电路板的一第一表面上，其中该第二导接部与该第一电极电连接，该第三导接部与该第五电极电连接，且该第四导接部与该第六电极电连接。
7.如权利要求5所述的电源模块，其中该第一半导体开关由一绝缘栅双极晶体管所构成，且该第一半导体开关包含三个该第一导接端，其中三个该第一导接端分别作为一栅极，一发射极及一集电极，其中该第一电极与该第一半导体开关的该集电极电连接，该第二电极与该第一半导体开关的该栅极电连接，且该第三电极与该第一半导体开关的该发射极电连接。
8.如权利要求7所述的电源模块，其中该第一次模块还包含：
一第一绝缘层，具有多个第一导电通孔及一第二导电通孔；
一第一导电层，设置于该第一绝缘层的一第一表面上，且包含多个隔离部，其中该第一导电层通过该多个隔离部区分为该第二电极、该第三电极、该第四电极及该第一导引电极；以及
一第二导电层，设置于该第一绝缘层的一第二表面上，其中该第二导电层与该多个第一导电通孔的第一端及该第二导电通孔的一第一端相导接。
9.如权利要求8所述的电源模块，其中该第一半导体开关及该第一二极管内埋于该第一绝缘层，其中作为该第一半导体开关的该栅极的该第一导接端与该第二电极电连接，其中作为该第一半导体开关的该发射极的该第一导接端与该第三电极电连接，其中作为该第一半导体开关的该集电极的该第一导接端与对应的该第一导电通孔的第二端相导接，借此与该第一电极电连接，其中作为该第一二极管的一阳极的该第二导接端与该第四电极电连接，且作为该第一二极管的一阴极的该第二导接端与对应的该第一导电通孔的该第二端相导接，借此与该第一电极电连接。
10.如权利要求8所述的电源模块，其中该第一导热/导电部件内埋于该第一绝缘层，并具有一第一表面及一第二表面，其中该第一导热/导电部件的该第一表面与该第一导引电极相导接，且该第一导热/导电部件的该第二表面与该第二导电通孔的一第二端相导接，借此与该第一电极电连接。
11.如权利要求5所述的电源模块，其中该第二半导体开关由一绝缘栅双极晶体管所构成，且该第二半导体开关包含三个该第三导接端，其中三个该第三导接端分别作为一栅极、一发射极及一集电极，而该第五电极与该第二半导体开关的该发射极电连接，该第六电极与该第二半导体开关的该栅极电连接，且该第七电极与该第二半导体开关的该集电极电连接。
12.如权利要求11所述的电源模块，其中该第二次模块还包含：
一第二绝缘层，具有多个第三导电通孔及一第四导电通孔；
一第三导电层，设置于该第二绝缘层的一第一表面上，且区分为该第七电极及该第二导引电极；以及
一第四导电层，设置于该第二绝缘层的一第二表面上，其中该第四导电层区分为该第五电极及该第六电极，其中该第五电极及该第六电极与该多个第三导电通孔的第一端相导接，且该第六电极与该第四导电通孔的一第一端相导接。
13.如权利要求12所述的电源模块，其中该第二半导体开关及该第二二极管内埋于该第二绝缘层，其中作为该第二半导体开关的该发射极的该第三导接端与该第三导电通孔的第二端相导接，借此与该第五电极电连接，其中作为该第二半导体开关的该栅极的该第三导接端与对应的该第三导电通孔的该第二端相导接，借此与该第六电极电连接，其中作为该第二半导体开关的该集电极的该第三导接端与该第七电极电连接，其中作为该第二二极管的一阳极的该第四导接端与对应的该第三导电通孔的该第二端相导接，借此与该第五电极电连接，其中作为该第二二极管的一阴极的该第四导接端与该第七电极电连接。
14.如权利要求12所述的电源模块，其中该第二导热/导电部件内埋于该第二绝缘层，并具有一第一表面及一第二表面，其中该第二导热/导电部件的该第一表面与该第二导引电极相导接，且该第二导热/导电部件的该第二表面与该第四导电通孔的一第二端相导接，借此与该第六电极电连接。
15.如权利要求5所述的电源模块，其中该基板的该第四导电区块与该第二导引电极电连接。
16.如权利要求5所述的电源模块，其中该导脚为一接脚。
17.如权利要求5所述的电源模块，其中该导脚由该第一导电区块延伸形成。
18.如权利要求5所述的电源模块，其中该导脚具有一突出段，且该电路板具有一插槽，对应于该突出段，其中该导脚的该突出段插设于该电路板的该插槽内。
19.如权利要求18所述的电源模块，其中一第一导接部设置于该电路板的一第二表面上，且与该插槽对位设置，其中当该导脚的该突出段插设于该插槽内时，该第一导接部与该插槽电连接。
20.如权利要求19所述的电源模块，其中当该导脚的该突出段插设于该插槽时，该电路板与该第一次模块及该第二次模块之间以一间距相分离。
CN201610892448.8A 2015-10-14 2016-10-12 电源模块 Active CN106972762B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10201508520P 2015-10-14
SG10201508520PA SG10201508520PA (en) 2015-10-14 2015-10-14 Power module

Publications (2)

Publication Number Publication Date
CN106972762A true CN106972762A (zh) 2017-07-21
CN106972762B CN106972762B (zh) 2019-08-16

Family

ID=57199905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610892448.8A Active CN106972762B (zh) 2015-10-14 2016-10-12 电源模块

Country Status (4)

Country Link
US (1) US9973104B2 (zh)
EP (1) EP3157053B1 (zh)
CN (1) CN106972762B (zh)
SG (1) SG10201508520PA (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911364A (zh) * 2018-09-17 2020-03-24 德州仪器公司 具有集成式陶瓷衬底的嵌入式裸片封装
WO2020147167A1 (zh) * 2019-01-18 2020-07-23 上海大郡动力控制技术有限公司 功率半导体模块及电机控制器
CN112117251A (zh) * 2020-09-07 2020-12-22 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201504271YA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module
EP3355349B1 (en) * 2017-01-26 2022-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Efficient heat removal from component carrier with embedded diode
SG10201809987YA (en) * 2018-11-09 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and packaging process
WO2021112590A2 (ko) * 2019-12-05 2021-06-10 주식회사 아모센스 전력반도체 모듈
US20220310475A1 (en) * 2021-03-24 2022-09-29 Navitas Semiconductor Limited Electronic packages with integral heat spreaders
WO2023208324A1 (en) * 2022-04-26 2023-11-02 Hitachi Energy Switzerland Ag Power module and method for manufacturing a power module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016088A1 (en) * 2005-02-17 2009-01-15 Infineon Technologies Ag Semiconductor assembly
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
US20130020694A1 (en) * 2011-07-19 2013-01-24 Zhenxian Liang Power module packaging with double sided planar interconnection and heat exchangers
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2715344C (en) 2008-02-14 2014-08-19 Mitsubishi Heavy Industries, Ltd. Semiconductor element module and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016088A1 (en) * 2005-02-17 2009-01-15 Infineon Technologies Ag Semiconductor assembly
US20100078783A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Device including two mounting surfaces
US20130020694A1 (en) * 2011-07-19 2013-01-24 Zhenxian Liang Power module packaging with double sided planar interconnection and heat exchangers
CN104900609A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911364A (zh) * 2018-09-17 2020-03-24 德州仪器公司 具有集成式陶瓷衬底的嵌入式裸片封装
WO2020147167A1 (zh) * 2019-01-18 2020-07-23 上海大郡动力控制技术有限公司 功率半导体模块及电机控制器
CN112117251A (zh) * 2020-09-07 2020-12-22 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
SG10201508520PA (en) 2017-05-30
EP3157053A1 (en) 2017-04-19
US20170110978A1 (en) 2017-04-20
EP3157053B1 (en) 2020-12-30
CN106972762B (zh) 2019-08-16
US9973104B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
CN106972762A (zh) 电源模块
CN106206483B (zh) 电源模块
CN104716128B (zh) 功率模块、电源变换器以及功率模块的制造方法
CN104170086B (zh) 半导体装置及半导体装置的制造方法
US9111928B2 (en) Switch circuit package module
CN106208623B (zh) 电源模块
CN107170720A (zh) 一种叠层封装双面散热功率模块
CN104900634A (zh) 封装结构及其所适用的堆栈式封装模块
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
CN109428498A (zh) 组件结构、功率模块及功率模块组装结构
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
CN110246835A (zh) 一种三维集成高压碳化硅模块封装结构
CN207165543U (zh) 一种低寄生电感双面散热功率模块
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN109817612B (zh) 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN108122896A (zh) 一种适合高频应用的薄型功率模块
CN207587728U (zh) 半导体装置
CN207038508U (zh) 一种叠层封装双面散热功率模块
CN106449552A (zh) 双面直接冷却散热结构的功率模块
CN207165564U (zh) 一种双面散热高可靠功率模块
WO2018137556A1 (zh) 一种功率模块及其制造方法
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant