CN207038508U - 一种叠层封装双面散热功率模块 - Google Patents
一种叠层封装双面散热功率模块 Download PDFInfo
- Publication number
- CN207038508U CN207038508U CN201720692488.8U CN201720692488U CN207038508U CN 207038508 U CN207038508 U CN 207038508U CN 201720692488 U CN201720692488 U CN 201720692488U CN 207038508 U CN207038508 U CN 207038508U
- Authority
- CN
- China
- Prior art keywords
- insulated substrate
- chip
- bridge
- metal insulated
- upper half
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Power Conversion In General (AREA)
Abstract
本实用新型公开了一种叠层封装双面散热功率模块,包括输入功率端子、输出功率端子、顶部金属绝缘基板、底部金属绝缘基板,所述输入功率端子包括正极功率端子和负极功率端子,顶部金属绝缘基板和底部金属绝缘基板叠层设置,顶部金属绝缘基板和底部金属绝缘基板在二者相对的面上均烧结有芯片,输入功率端子、输出功率端子与芯片电连接,所述输出功率端子设置在顶部金属绝缘基板上烧结的芯片和底部金属绝缘基板上烧结的芯片之间。本实用新型能够降低回路寄生电感,减小了功率模块的体积,节约了成本,减轻了重量,尤其适合SiC功率芯片的封装;同时可以减小功率模块的热阻,提高功率模块的散热效率,并且提高了模块的可靠性。
Description
技术领域
本实用新型涉及电力电子功率模块,尤其是一种叠层封装双面散热功率模块。
背景技术
电力电子技术在当今快速发展的工业领域占有非常重要的地位,电力电子功率模块作为电力电子技术的代表,已广泛应用于电动汽车,光伏发电,风力发电,工业变频等行业。随着我国工业的崛起,电力电子功率模块有着更加广阔的市场前景。
现有电力电子功率模块封装体积大,重量重,不符合电动汽车、航空航天等领域的高功率密度、轻量化的要求。体积较大的电力电子功率模块,其寄生电感往往也比较大,这会造成过冲电压较大、损耗增加,而且也限制了在高开关频率场合的应用。SiC电力电子器件具有高频、高温、高效的特性,但现有功率模块的寄生电感较大,限制了SiC性能的发挥。另外,随着应用端功率密度的不断升级,现有功率模块的封装结构已经阻碍了功率密度的进一步提升,必须开发出更加有效的散热结构才能满足功率密度日益增长的需求。
现有的双面散热功率模块如CN105161477A,由于芯片单层设置,电流的换流回路面积仍然较大,往往寄生电感也比较大,而且芯片单层设置,使得功率模块的体积相对较大,另外功率端子与控制端子只与第一衬板连接,设置不够灵活、衬板面积无法进一步减小,还会由于电流路径较长造成损耗增加。
实用新型内容
实用新型目的:针对上述现有技术存在的缺陷,本实用新型旨在提供一种体积小、重量轻、寄生电感小的叠层封装双面散热功率模块。
技术方案:一种叠层封装双面散热功率模块,包括输入功率端子、输出功率端子、顶部金属绝缘基板、底部金属绝缘基板,所述输入功率端子包括正极功率端子和负极功率端子,顶部金属绝缘基板和底部金属绝缘基板叠层设置,顶部金属绝缘基板和底部金属绝缘基板在二者相对的面上均烧结有芯片,所述正极功率端子和负极功率端子与顶部金属绝缘基板和底部金属绝缘基板均电连接,输出功率端子包括焊接部和位于塑封外壳外部的连接部,焊接部设置在顶部金属绝缘基板上烧结的芯片和底部金属绝缘基板上烧结的芯片之间并与芯片电连接。
进一步的,所述顶部金属绝缘基板上烧结的芯片为下半桥二极管芯片和上半桥二极管芯片,底部金属绝缘基板上烧结的芯片为下半桥开关芯片和上半桥开关芯片,其中,下半桥二极管芯片与下半桥开关芯片叠层设置,上半桥二极管芯片与上半桥开关芯片叠层设置。
进一步的,顶部金属绝缘基板上烧结的芯片为上半桥开关芯片和上半桥二极管芯片,底部金属绝缘基板上烧结的芯片为下半桥开关芯片和下半桥二极管芯片,其中,上半桥开关芯片与下半桥二极管芯片叠层设置,上半桥二极管芯片与下半桥开关芯片叠层设置。
进一步的,所述正极功率端子和负极功率端子均烧结在顶部金属绝缘基板上,并且至少一个输入功率端子与底部金属绝缘基板通过金属连接柱相连;或者,正极功率端子和负极功率端子均烧结在底部金属绝缘基板上,并与顶部金属绝缘基板通过金属连接柱相连;或者,正极功率端子和负极功率端子与顶部金属绝缘基板和底部金属绝缘基板均烧结。
进一步的,所述顶部金属绝缘基板包括与正极功率端子电连接的顶部金属绝缘基板正极金属层、与负极功率端子电连接的顶部金属绝缘基板负极金属层、与输出功率端子和一个上半桥驱动端子电连接的上半桥开关芯片发射极/源极局部金属层,以及与另一个上半桥驱动端子电连接的上半桥开关芯片门极局部金属层;
顶部金属绝缘基板正极金属层的表面烧结有上半桥二极管芯片,顶部金属绝缘基板负极金属层的表面烧结有下半桥二极管芯片,上半桥开关芯片门极局部金属层与上半桥开关芯片的门极电连接。
进一步的,所述底部金属绝缘基板包括与正极功率端子电连接的底部金属绝缘基板正极金属层、与负极功率端子及一个下半桥驱动端子电连接的底部金属绝缘基板负极金属层,以及与另一个下半桥驱动端子电连接的下半桥开关芯片门极局部金属层;
底部金属绝缘基板正极金属层的表面烧结有上半桥开关芯片,底部金属绝缘基板负极金属层表面烧结有下半桥开关芯片;下半桥开关芯片门极局部金属层与下半桥开关芯片的门极电连接。
进一步的,所述输出功率端子还包括上半桥引出端,所述焊接部与上半桥开关芯片的发射极或源极连接、与下半桥开关芯片的集电极或漏极连接、与上半桥二极管芯片的正极连接、与下半桥二极管芯片的负极连接;上半桥引出端与顶部金属绝缘基板的上半桥开关芯片发射极/源极局部金属层连接。
进一步的,所述输出功率端子的焊接部与上半桥开关芯片的发射极/源极、与下半桥开关芯片的集电极/漏极、与上半桥二极管芯片的正极、与下半桥二极管芯片的负极之间均设有应力缓冲层。
进一步的,所述塑封外壳为传递模一体化成型工艺制作,顶部金属绝缘基板背面金属层上表面的中间部分以及底部金属绝缘基板背面金属层下表面的中间部分均露出在塑封外壳的外部,并且高出塑封外壳。
进一步的,所述塑封外壳在顶部金属绝缘基板背面金属层和底部金属绝缘基板背面金属层的两侧均设有热沉。
有益效果:本实用新型的顶部金属绝缘基板与底部金属绝缘基板叠层设置,正极功率端子、负极功率端子以及输出功率端子均作为层状结构烧结在顶部金属绝缘基板与底部金属绝缘基板之间,可以大大降低回路寄生电感,并且部分芯片之间存在堆叠关系,减小了功率模块的体积,节约了成本,减轻了重量,尤其适合SiC功率芯片的封装;同时,功率模块的两侧均可设置热沉,可以减小功率模块的热阻,提高功率模块的散热效率;并且,功率模块内部芯片的功率端全部采用大面积烧结结构,内部无键合线,充分提高了过流能力,提高了模块的可靠性。
附图说明
图1是本实用新型叠层封装双面散热功率模块内部示意图;
图2是本实用新型功率模块外观示意图;
图3是本实用新型功率模块侧视图;
图4是本实用新型功率模块内部示意图;
图5是本实用新型的功率模块组装爆炸图;
图6是本实用新型的顶部金属绝缘基板结构示意图;
图7是本实用新型的底部金属绝缘基板结构示意图;
图8是本实用新型的输出功率端子结构示意图。
具体实施方式
下面通过实施例并结合附图对本技术方案进行详细说明。
实施例1:
本实用新型通过将开关芯片与续流二极管芯片堆叠设置,减小了功率模块封装体积,从而减少回路寄生电感;通过在叠层设置芯片的两侧设置散热通路,达到双面散热的目的,能够进一步降低功率模块的热阻。
如图1所示,一种叠层封装双面散热功率模块,包括塑封外壳13、输入功率端子、输出功率端子3、顶部金属绝缘基板4、底部金属绝缘基板5,所述输入功率端子包括正极功率端子1和负极功率端子2,顶部金属绝缘基板4和底部金属绝缘基板5叠层设置,顶部金属绝缘基板4和底部金属绝缘基板5在二者相对的面上均烧结有芯片,输入功率端子、输出功率端子3与芯片电连接,所述正极功率端子1和负极功率端子2与顶部金属绝缘基板4或/和底部金属绝缘基板5连接,输出功率端子3包括焊接部31和位于塑封外壳13外部的连接部32,焊接部31设置在顶部金属绝缘基板4上烧结的芯片和底部金属绝缘基板5上烧结的芯片之间并与芯片电连接;具体的,正极功率端子1和负极功率端子2均烧结在顶部金属绝缘基板4上,并且至少一个输入功率端子与底部金属绝缘基板5通过金属连接柱相连;
或者,正极功率端子1和负极功率端子2均烧结在底部金属绝缘基板5上,并与顶部金属绝缘基板4通过金属连接柱相连;
或者,正极功率端子1和负极功率端子2与顶部金属绝缘基板4和底部金属绝缘基板5均烧结。
本实施例中顶部金属绝缘基板4、底部金属绝缘基板5所采用的金属绝缘基板均为DBC,即包括绝缘基板和基板两侧的金属层,顶部金属绝缘基板4与底部金属绝缘基板5相对的一面上安装了芯片,未安装芯片的另一面则分别为顶部金属绝缘基板背面金属层41、底部金属绝缘基板背面金属层51;本领域技术人员在实施时也可不采用DBC结构,也可以采用绝缘基板两侧覆铝,或者一侧覆铜一侧覆铝等金属覆盖在绝缘介质两侧的结构;
塑封外壳13在顶部金属绝缘基板背面金属层41和底部金属绝缘基板背面金属层51的两侧均设有热沉12。
如图2、图3所示,塑封外壳13为传递模一体化成型工艺制作,顶部金属绝缘基板背面金属层41上表面的中间部分以及底部金属绝缘基板背面金属层51下表面的中间部分均露出在塑封外壳13的外部,并且高出塑封外壳13,这种结构可以使金属绝缘基板背面金属层更好地与散热装置接触,可以实现更好的散热效果。
如图4、图5所示,顶部金属绝缘基板4上烧结的芯片为下半桥二极管芯片9和上半桥二极管芯片7,底部金属绝缘基板5上烧结的芯片为下半桥开关芯片8和上半桥开关芯片6,其中,下半桥二极管芯片9与下半桥开关芯片8叠层设置,上半桥二极管芯片7与上半桥开关芯片6叠层设置;此外,本实施例中所述的烧结具体为通过焊接层16烧结,由于芯片两侧通过电镀或者溅射或者蒸发有上表面下表面钛镍银金属结构,因此焊接层16可以是锡铅等钎焊料通过烧结形成的焊接层16,也可以是银浆通过烧结形成的焊接层16。
如图6所示,顶部金属绝缘基板4包括与正极功率端子1通过烧结或超声波金属焊接的方式实现电连接的顶部金属绝缘基板正极金属层421、与负极功率端子2通过烧结的方式实现电连接的顶部金属绝缘基板负极金属层422、与输出功率端子3和一个上半桥驱动端子电连接的上半桥开关芯片发射极/源极局部金属层423,以及与另一个上半桥驱动端子电连接的上半桥开关芯片门极局部金属层424;
顶部金属绝缘基板正极金属层421的表面烧结有上半桥二极管芯片7,并且与上半桥二极管芯片7的负极相对,顶部金属绝缘基板负极金属层422的表面烧结有下半桥二极管芯片9,并且与下半桥二极管芯片9的正极相对,上半桥开关芯片门极局部金属层424与上半桥开关芯片6的门极电连接。
如图7所示,底部金属绝缘基板5包括与正极功率端子1通过烧结或超声波金属焊接的方式实现电连接的底部金属绝缘基板正极金属层521、与负极功率端子2及一个下半桥驱动端子电连接的底部金属绝缘基板负极金属层522,以及与另一个下半桥驱动端子电连接的下半桥开关芯片门极局部金属层523;正极功率端子1、负极功率端子2均可通过烧结或超声波金属焊接的方式分别连接至底部金属绝缘基板正极金属层521和底部金属绝缘基板负极金属层522;
底部金属绝缘基板正极金属层521的表面烧结有上半桥开关芯片6,并与上半桥开关芯片6的集电极或漏极正对,底部金属绝缘基板负极金属层522表面烧结有下半桥开关芯片8,并与下半桥开关芯片8的发射极或源极正对;下半桥开关芯片门极局部金属层523通过烧结的方式与下半桥开关芯片8的门极电连接。
如图8所示,输出功率端子3包括设有连接孔的连接部32、用于与芯片连接的焊接部31,以及上半桥引出端33,所述焊接部31与上半桥开关芯片6的发射极或源极烧结,当上半桥开关芯片6是IGBT时为发射极,当上半桥开关芯片6是MOSFET时为源极、与下半桥开关芯片8的集电极或漏极烧结,当下半桥开关芯片8是IGBT时为集电极,当下半桥开关芯片8是MOSFET时为漏极、与上半桥二极管芯片7的正极烧结、与下半桥二极管芯片9的负极烧结,或者所述焊接部31与芯片之间均设有金属应力缓冲层,并通过该金属应力缓冲层连接。
实施例2:
本实施例与实施例1的结构基本相同,不同之处在于,本实施例中顶部金属绝缘基板4上烧结的芯片为上半桥开关芯片6和上半桥二极管芯片7,底部金属绝缘基板5上烧结的芯片为下半桥开关芯片8和下半桥二极管芯片9,其中,上半桥开关芯片6与下半桥二极管芯片9叠层设置,上半桥二极管芯片7与下半桥开关芯片8叠层设置。
实施例3:
本实施例与实施例1的结构基本相同,不同之处在于,本实施例与实施例1中的顶部金属绝缘基板4与底部金属绝缘基板5上所烧结的芯片互换,其他结构根据本领域技术人员的常规选择作适应性改进。
以上仅是本实用新型的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种叠层封装双面散热功率模块,其特征在于,包括输入功率端子、输出功率端子(3)、顶部金属绝缘基板(4)、底部金属绝缘基板(5)和塑封外壳(13),所述输入功率端子包括正极功率端子(1)和负极功率端子(2),顶部金属绝缘基板(4)和底部金属绝缘基板(5)叠层设置,顶部金属绝缘基板(4)和底部金属绝缘基板(5)在二者相对的面上均烧结有芯片,所述正极功率端子(1)和负极功率端子(2)与顶部金属绝缘基板(4)和底部金属绝缘基板(5)均电连接,输出功率端子(3)包括焊接部(31)和位于塑封外壳(13)外部的连接部(32),焊接部(31)设置在顶部金属绝缘基板(4)上烧结的芯片和底部金属绝缘基板(5)上烧结的芯片之间并与芯片电连接。
2.根据权利要求1所述的叠层封装双面散热功率模块,其特征在于,所述顶部金属绝缘基板(4)上烧结的芯片为下半桥二极管芯片(9)和上半桥二极管芯片(7),底部金属绝缘基板(5)上烧结的芯片为下半桥开关芯片(8)和上半桥开关芯片(6),其中,下半桥二极管芯片(9)与下半桥开关芯片(8)叠层设置,上半桥二极管芯片(7)与上半桥开关芯片(6)叠层设置。
3.根据权利要求1所述的叠层封装双面散热功率模块,其特征在于,所述顶部金属绝缘基板(4)上烧结的芯片为上半桥开关芯片(6)和上半桥二极管芯片(7),底部金属绝缘基板(5)上烧结的芯片为下半桥开关芯片(8)和下半桥二极管芯片(9),其中,上半桥开关芯片(6)与下半桥二极管芯片(9)叠层设置,上半桥二极管芯片(7)与下半桥开关芯片(8)叠层设置。
4.根据权利要求1所述的叠层封装双面散热功率模块,其特征在于,所述正极功率端子(1)和负极功率端子(2)均烧结在顶部金属绝缘基板(4)上,并且至少一个输入功率端子与底部金属绝缘基板(5)通过金属连接柱相连;或者,正极功率端子(1)和负极功率端子(2)均烧结在底部金属绝缘基板(5)上,并与顶部金属绝缘基板(4)通过金属连接柱相连;或者,正极功率端子(1)和负极功率端子(2)与顶部金属绝缘基板(4)和底部金属绝缘基板(5)均烧结。
5.根据权利要求1所述的叠层封装双面散热功率模块,其特征在于,所述顶部金属绝缘基板(4)包括与正极功率端子(1)电连接的顶部金属绝缘基板正极金属层(421)、与负极功率端子(2)电连接的顶部金属绝缘基板负极金属层(422)、与输出功率端子(3)和一个上半桥驱动端子电连接的上半桥开关芯片发射极/源极局部金属层(423),以及与另一个上半桥驱动端子(10)电连接的上半桥开关芯片门极局部金属层(424);
顶部金属绝缘基板正极金属层(421)的表面烧结有上半桥二极管芯片(7),顶部金属绝缘基板负极金属层(422)的表面烧结有下半桥二极管芯片(9),上半桥开关芯片门极局部金属层(424)与上半桥开关芯片(6)的门极电连接。
6.根据权利要求1所述的叠层封装双面散热功率模块,其特征在于,所述底部金属绝缘基板(5)包括与正极功率端子(1)电连接的底部金属绝缘基板正极金属层(521)、与负极功率端子(2)及一个下半桥驱动端子(11)电连接的底部金属绝缘基板负极金属层(522),以及与另一个下半桥驱动端子电连接的下半桥开关芯片门极局部金属层(523);
底部金属绝缘基板正极金属层(521)的表面烧结有上半桥开关芯片(6),底部金属绝缘基板负极金属层(522)表面烧结有下半桥开关芯片(8);下半桥开关芯片门极局部金属层(523)与下半桥开关芯片(8)的门极电连接。
7.根据权利要求5所述的叠层封装双面散热功率模块,其特征在于,所述输出功率端子(3)还包括上半桥引出端(33),所述焊接部(31)与上半桥开关芯片(6)的发射极或源极连接、与下半桥开关芯片(8)的集电极或漏极连接、与上半桥二极管芯片(7)的正极连接、与下半桥二极管芯片(9)的负极连接;上半桥引出端(33)与顶部金属绝缘基板(4)的上半桥开关芯片发射极/源极局部金属层(423)连接。
8.根据权利要求7所述的叠层封装双面散热功率模块,其特征在于,所述输出功率端子(3)的焊接部(31)与上半桥开关芯片(6)的发射极/源极、与下半桥开关芯片(8)的集电极/漏极、与上半桥二极管芯片(7)的正极、与下半桥二极管芯片(9)的负极之间均设有金属应力缓冲层。
9.根据权利要求1所述的叠层封装双面散热功率模块,其特征在于,所述塑封外壳(13)为传递模一体化成型工艺制作,顶部金属绝缘基板背面金属层(41)上表面的中间部分以及底部金属绝缘基板背面金属层(51)下表面的中间部分均露出在塑封外壳(13)的外部,并且高出塑封外壳(13)。
10.根据权利要求9所述的叠层封装双面散热功率模块,其特征在于,所述塑封外壳(13)在顶部金属绝缘基板背面金属层(41)和底部金属绝缘基板背面金属层(51)的两侧均设有热沉(12)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720692488.8U CN207038508U (zh) | 2017-06-14 | 2017-06-14 | 一种叠层封装双面散热功率模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720692488.8U CN207038508U (zh) | 2017-06-14 | 2017-06-14 | 一种叠层封装双面散热功率模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207038508U true CN207038508U (zh) | 2018-02-23 |
Family
ID=61467843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720692488.8U Active CN207038508U (zh) | 2017-06-14 | 2017-06-14 | 一种叠层封装双面散热功率模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207038508U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107170720A (zh) * | 2017-06-14 | 2017-09-15 | 扬州国扬电子有限公司 | 一种叠层封装双面散热功率模块 |
US20210358832A1 (en) * | 2020-05-13 | 2021-11-18 | Jmj Korea Co., Ltd. | Metal post, semiconductor package including the same, and method of manufacturing the semiconductor package |
-
2017
- 2017-06-14 CN CN201720692488.8U patent/CN207038508U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107170720A (zh) * | 2017-06-14 | 2017-09-15 | 扬州国扬电子有限公司 | 一种叠层封装双面散热功率模块 |
US20210358832A1 (en) * | 2020-05-13 | 2021-11-18 | Jmj Korea Co., Ltd. | Metal post, semiconductor package including the same, and method of manufacturing the semiconductor package |
US11798864B2 (en) * | 2020-05-13 | 2023-10-24 | Jmj Korea Co., Ltd. | Semiconductor package with metal post having non-vertical structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107170720A (zh) | 一种叠层封装双面散热功率模块 | |
CN107195623A (zh) | 一种双面散热高可靠功率模块 | |
CN106206483B (zh) | 电源模块 | |
CN102339818B (zh) | 功率模块及其制造方法 | |
CN104716128B (zh) | 功率模块、电源变换器以及功率模块的制造方法 | |
CN102340233B (zh) | 功率模块 | |
WO2018227655A1 (zh) | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 | |
CN107369657B (zh) | 一种多区域并列排布的双面散热功率模块 | |
CN110854103B (zh) | 一种嵌入式双面互连功率模块封装结构和制作方法 | |
CN110838480B (zh) | 一种碳化硅mosfet模块的封装结构和制作方法 | |
CN107393901B (zh) | 一种叠层基板的双面散热功率模块 | |
CN106972762A (zh) | 电源模块 | |
CN207165543U (zh) | 一种低寄生电感双面散热功率模块 | |
WO2022127060A1 (zh) | 一种功率器件封装结构及电力电子设备 | |
CN111916438B (zh) | 一种碳化硅维也纳整流器半桥模块的封装结构 | |
CN207165544U (zh) | 一种设有双面散热装置的功率模块 | |
CN107146775A (zh) | 一种低寄生电感双面散热功率模块 | |
CN201773840U (zh) | 无邦定线的igbt功率模块 | |
CN202695428U (zh) | 一种igbt功率模块 | |
TW201216446A (en) | Power module | |
CN207165564U (zh) | 一种双面散热高可靠功率模块 | |
CN207038508U (zh) | 一种叠层封装双面散热功率模块 | |
CN206864452U (zh) | 一种低寄生电感功率模块及双面散热低寄生电感功率模块 | |
TW201216382A (en) | Power module | |
CN210073809U (zh) | 一种压接式igbt内部封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |