CN112117251A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN112117251A
CN112117251A CN202010930504.9A CN202010930504A CN112117251A CN 112117251 A CN112117251 A CN 112117251A CN 202010930504 A CN202010930504 A CN 202010930504A CN 112117251 A CN112117251 A CN 112117251A
Authority
CN
China
Prior art keywords
chip
pin
lead
layer
back electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010930504.9A
Other languages
English (en)
Other versions
CN112117251B (zh
Inventor
霍炎
涂旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202010930504.9A priority Critical patent/CN112117251B/zh
Publication of CN112117251A publication Critical patent/CN112117251A/zh
Application granted granted Critical
Publication of CN112117251B publication Critical patent/CN112117251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装结构及其制作方法，封装结构包括：芯片、引脚框架、塑封层以及金属片；其中，芯片包括背电极与若干焊盘，背电极位于芯片的背面，焊盘位于芯片的正面；引脚框架包括第一引脚与第二引脚，第一引脚与焊盘直接连接；第二引脚包括引脚部与连接部，位于芯片的一侧；塑封层包覆芯片与引脚框架，塑封层的正面暴露芯片的背电极与第二引脚的连接部的顶端；塑封层的背面暴露引脚框架的第一引脚与第二引脚的引脚部；金属片位于芯片的背电极、第二引脚的连接部的顶端以及塑封层的正面上，用于将第二引脚与芯片的背电极电连接。根据本发明的实施例，可降低封装结构的高度以及实现封装结构的双面散热。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构及其制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
现有芯片封装中，打线为一种常见的封装工艺，即利用金线将芯片上的焊盘电连接至引线框架上的引脚。然而，一方面金线大致呈抛物线型，最高处高于芯片的上表面，这造成封装高度较高，不利于降低芯片封装结构的厚度；另一方面，芯片被塑封层包覆，散热效果较差。
有鉴于此，本发明提供一种新的芯片封装结构及芯片封装方法，以解决上述技术问题。
发明内容
本发明的发明目的是提供一种芯片封装结构及其制作方法，以降低封装结构的高度以及提高散热性能。
为实现上述目的，本发明的第一方面提供一种芯片封装结构，包括：
芯片，包括背电极与若干焊盘，所述背电极位于所述芯片的背面，所述焊盘位于所述芯片的正面；
引脚框架，包括第一引脚与第二引脚，所述第一引脚与所述焊盘直接连接；所述第二引脚包括引脚部与连接部，位于所述芯片的一侧；
塑封层，包覆所述芯片与所述引脚框架，所述塑封层的正面暴露所述芯片的背电极与所述第二引脚的连接部的顶端；所述塑封层的背面暴露所述引脚框架的所述第一引脚与所述第二引脚的引脚部；
金属片，位于所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面上，用于将所述第二引脚与所述芯片的背电极电连接。
可选地，所述第二引脚为一体结构。
可选地，所述第二引脚的引脚部的厚度与所述第一引脚的厚度一致。
可选地，所述第一引脚与所述焊盘之间为焊接或键合。
可选地，所述金属片采用导电胶固定于所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面。
可选地，所述导电胶包括纳米铜/导电聚合物复合材料。
可选地，所述纳米铜/导电聚合物复合材料中，所述导电聚合物为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种，和/或所述纳米铜的粒径小于800nm。
可选地，位于所述塑封层正面的所述金属片上覆盖有第一抗氧化层；和/或暴露于所述塑封层背面的所述第二引脚的引脚部，和/或所述第一引脚上覆盖有第二抗氧化层。
可选地，所述芯片为MOSFET芯片或IGBT芯片。
本发明的第二方面提供一种芯片封装结构的制作方法，包括：
提供载板与承载于所述载板的至少一组待封装件，每组所述待封装件包括：芯片与引脚框架，所述引脚框架固定于所述载板；所述芯片包括背电极与若干焊盘，所述背电极位于所述芯片的背面，所述焊盘位于所述芯片的正面；所述引脚框架包括第一引脚与第二引脚，所述第一引脚与所述焊盘直接连接；所述第二引脚包括引脚部与连接部，位于所述芯片的一侧；
在所述载板的表面形成包埋所述芯片与所述引脚框架的塑封层；减薄所述塑封层，直至露出所述芯片的背电极与所述第二引脚的连接部的顶端；
在所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面上形成金属片，以将所述第二引脚与所述芯片的背电极电连接；
去除所述载板，暴露所述引脚框架的所述第一引脚与所述第二引脚的引脚部；
切割形成芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
可选地，所述第二引脚为一体结构。
可选地，通过弯折法形成所述第二引脚。
可选地，形成所述金属片步骤中，采用导电胶将所述金属片固定于所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面。
可选地，形成所述金属片后，所述制作方法还包括：在所述金属片上形成第一抗氧化层。
可选地，去除所述载板后，所述制作方法还包括：在所述第二引脚的引脚部，和/或所述第一引脚上形成第二抗氧化层。
可选地，通过焊接工艺或键合工艺实现所述第一引脚与所述焊盘直接连接。
与现有技术相比，本发明的有益效果在于：本发明的芯片封装结构中，芯片正面的焊盘与引脚框架的第一引脚点对点直接连接，芯片背面的背电极依次通过金属片、引脚框架的第二引脚的连接部，引至第二引脚的引脚部，可降低封装结构的高度。此外，金属片位于塑封层的正面，结合背面的引脚框架，可实现封装结构的双面散热。
附图说明
图1是本发明第一实施例的芯片封装结构的截面结构示意图；
图2是图1中的芯片封装结构的制作方法的流程图；
图3至图8是图2中的流程对应的中间结构示意图；
图9是本发明第二实施例的芯片封装结构的截面结构示意图；
图10是图9中的芯片封装结构的制作方法的流程图；
图11至图12是图10中的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
芯片封装结构1、4 芯片11
背电极111 焊盘112
芯片的背面11b 芯片的正面11a
引脚框架12 第一引脚121
第二引脚122 引脚部122a
连接部122b 塑封层13
塑封层的正面13a 塑封层的背面13b
金属片14 焊料层15
第一抗氧化层16 第二抗氧化层17
载板2 待封装件3
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的截面结构示意图。
参照图1所示，芯片封装结构1包括：
芯片11，包括背电极111与若干焊盘112，背电极111位于芯片11的背面11b，焊盘112位于芯片11的正面11a；
引脚框架12，包括第一引脚121与第二引脚122，第一引脚121与焊盘112直接连接；第二引脚122包括引脚部122a与连接部122b，位于芯片11的一侧；
塑封层13，包覆芯片11与引脚框架12，塑封层13的正面13a暴露芯片11的背电极111与第二引脚122的连接部122b的顶端；塑封层13的背面13b暴露引脚框架12的第一引脚121与第二引脚122的引脚部122a；
金属片14，位于芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a上，用于将第二引脚122与芯片11的背电极111电连接。
本实施例中，芯片11可以为MOSFET芯片，例如功率MOSFET芯片。背电极111为漏极。焊盘112包括两个，其中一个焊盘112为源极，另一个焊盘112为栅极。
一些实施例中，芯片11也可以为IGBT芯片。背电极111为漏极。焊盘112包括三个，其中两个焊盘112为源极，另一个焊盘112为栅极。
其它实施例中，芯片11也可以为其它类型的芯片，焊盘112的数目根据芯片的功能而定，本实施例对此不加以限定。
本实施例中，第二引脚122的引脚部122a的厚度与第一引脚121的厚度一致，第二引脚122为呈L形的一体结构。第二引脚122与第一引脚121的材料可以相同，例如都为铜。
一些实施例中，第二引脚122的引脚部122a的厚度可以与第一引脚121的厚度不一致。第二引脚122的引脚部122a与连接部122b的材料可以不同，通过焊接工艺连接在一起。
图1所示实施例中，第一引脚121与焊盘112之间设置焊料层15，即采用焊接方式连接。焊接是利用焊料，例如锡实现连接。
一些实施例中，第一引脚121与焊盘112之间也可以采用键合方式连接。键合是指两种材料在一定条件下，通过范德华力、分子力甚至原子力直接结合的技术。
塑封层13的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。
塑封层13包括相对的正面13a与背面13b。本实施例中，塑封层13的正面13a暴露芯片11的背电极111与第二引脚122的连接部122b的顶端。
一些实施例中，芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a与金属片14之间可以设置有导电胶，以实现两者的固定。导电胶可以包括纳米铜/导电聚合物复合材料。
纳米铜/导电聚合物复合材料中，导电聚合物可以为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种。导电聚合物是由具有共扼π-键的高分子经化学或电化学“掺杂”使其由绝缘体转变为导体，其本身就具有很好的导电特性，在添加纳米铜后导电性进一步增强。
铜材料为导电性最为优良的金属材料之一，并且当铜的尺度降低到纳米级时，其由于材料比表面积大，表面活性能高，具有更为优良的导电导热特性。优选地，纳米铜为球状，粒径小于800nm；进一步优选地，纳米铜的粒径的范围为200nm～500nm。这是因为：纳米铜材料的比表面积随着材料的粒径减小而增大，材料的导电导热特性随之增强；当粒径减小到800nm以下时，材料具有优良的导电导热特性；然而，当粒径继续减小到200nm以下时，纳米材料的造价提高显著，会影响封装的经济效益，并且纳米铜的粒径减小到200nm以下时，纳米铜颗粒的表面能增大，颗粒之间容易团聚形成更大的颗粒，会有损于复合材料的导电导热性能。
优选地，纳米铜/导电聚合物复合材料中，纳米铜的添加量大于5wt％。
一些实施例中，芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a与金属片14之间也可以通过键合方式，以实现两者的电连接。
参照图1所示，本实施例中的芯片封装结构1，芯片正面11a的焊盘112与引脚框架12的第一引脚121点对点直接连接，芯片背面11b的背电极111依次通过金属片14、引脚框架12的第二引脚122的连接部122b，引至第二引脚122的引脚部122a，可降低封装结构1的高度。此外，金属片14位于塑封层13的正面13a，结合背面13b的引脚框架12，可实现封装结构1的双面散热。
本发明一实施例提供了图1中的芯片封装结构1的制作方法。图2是制作方法的流程图。图3至图8是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1、图3与图4所示，提供载板2与承载于载板2的至少一组待封装件3，每组待封装件3包括：芯片11与引脚框架12，引脚框架11固定于载板2；芯片11包括背电极111与若干焊盘112，背电极111位于芯片11的背面11b，焊盘112位于芯片11的正面11a；引脚框架12包括第一引脚121与第二引脚122，第一引脚121与焊盘112直接连接；第二引脚122包括引脚部122a与连接部122b，位于芯片11的一侧。其中，图3是载板和多组待封装件的俯视图；图4是沿着图3中的AA线的剖视图。
本实施例中，芯片11可以为MOSFET芯片，例如功率MOSFET芯片。背电极111为漏极。焊盘112包括两个，其中一个焊盘112为源极，另一个焊盘112为栅极。
一些实施例中，芯片11也可以为IGBT芯片。背电极111为漏极。焊盘112包括三个，其中两个焊盘112为源极，另一个焊盘112为栅极。
其它实施例中，芯片11也可以为其它类型的芯片，焊盘112的数目根据芯片的功能而定，本实施例对此不加以限定。
芯片11可以为分割晶圆形成。晶圆包括晶圆正面与晶圆背面，晶圆正面设置有焊盘112和保护焊盘112的绝缘层(未示出)。晶圆切割后形成芯片11，相应地，芯片11包括正面11a与背面11b，正面11a设置有焊盘112和电绝缘相邻焊盘112的绝缘层。
晶圆在切割前可以自背面减薄厚度，以降低芯片11的厚度。
多个引脚框架12的一种形成方法可以包括：
提供承载于载板2的金属板，腐蚀金属板形成若干引脚块；
朝向远离载板2方向，弯折部分数目的引脚块的部分区段形成第二引脚122；剩余部分数目的引脚块形成第一引脚121。
载板2与金属板之间可以设置粘结层，以此实现两者之间的固定。粘结层可以采用易剥离的材料，以便将载板2剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
采用上述形成方法制作的引脚框架12中，第二引脚122的引脚部122a的厚度与第一引脚121的厚度一致，第二引脚122为呈L形的一体结构。第二引脚122与第一引脚121的材料相同，例如都为铜。
一些实施例中，第二引脚122的引脚部122a的厚度可以与第一引脚121的厚度不一致。第二引脚122的引脚部122a与连接部122b的材料可以不同，通过焊接工艺连接在一起。
多个引脚框架12固定于载板2后，一些实施例中，可以先在各个引脚框架12的各个第一引脚121上设置焊料；接着将各个芯片11的焊盘112对准于对应的引脚框架12的第一引脚121；加热使焊料熔化形成焊料层15，实现引脚框架12与芯片11的固定。
一些实施例中，第一引脚121与焊盘112之间也可以采用键合方式连接。键合是指两种材料在一定条件下，通过范德华力、分子力甚至原子力直接结合的技术。
一组待封装件3位于载板2表面的一块区域，便于后续切割。载板2表面固定多组待封装件3，以同时制作多个芯片封装结构1，有利于批量化生产、降低成本。一些实施例中，载板2表面也可以固定一组待封装件3。
接着，参照图2中的步骤S2与图5所示，在载板2的表面形成包埋芯片11与引脚框架12的塑封层13；参照图6所示，减薄塑封层13，直至露出芯片11的背电极111与第二引脚122的连接部122b的顶端。
塑封层13的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层13的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在各个芯片11与引脚框架12之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层13也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层13可以包括相对的正面13a与背面13b。
参照图5所示，塑封层13的减薄自正面13a进行，可采用机械研磨例如采用砂轮研磨。
减薄塑封层13时，设置在芯片11的背面1b的背电极111暴露出时，第二引脚122的连接部122b已被去除部分高度，以确保该连接部122b的顶端暴露在塑封层13的正面13a。
本步骤形成了待封装件3的塑封体。
之后，参照图2中的步骤S3与图6所示，在芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a上形成金属片14，以将第二引脚122与芯片11的背电极111电连接。
一些实施例中，金属片14可以采用导电胶固定于待封装件3的芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a。
具体地，各个金属片14可以排布在支撑板上。
支撑板为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
金属片14与支撑板之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在支撑板表面涂布一整面粘结层，将多个金属片14置于该粘结层上。粘结层可以采用易剥离的材料，以便将金属片14和支撑板剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
金属片14上可以设置导电胶。
导电胶可以包括纳米铜/导电聚合物复合材料。纳米铜/导电聚合物复合材料为导电聚合物中添加纳米铜颗粒，并使纳米铜均匀分散在导电聚合物中形成的复合材料。此复合材料为固体的扁片状结构，形状和大小优选与金属片14的形状和大小相同。
具体地，先将纳米铜/导电聚合物复合材料置于金属片14上，接着将排布在支撑板上的金属片14转移到载板2上的预定位置处，待封装件3的芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a覆盖金属片14上的复合材料。之后加热载板2上的芯片11，纳米铜/导电聚合物复合材料以及金属片14，至导电聚合物材料的玻璃化温度以上；此时，导电聚合物材料由固体变成具有一定粘度的半液体，将金属片14粘接于待封装件3的芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a上。
纳米铜/导电聚合物复合材料中，导电聚合物可以为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种。导电聚合物是由具有共扼π-键的高分子经化学或电化学“掺杂”使其由绝缘体转变为导体，其本身就具有很好的导电特性，在添加纳米铜后导电性进一步增强。
铜材料为导电性最为优良的金属材料之一，并且当铜的尺度降低到纳米级时，其由于材料比表面积大，表面活性能高，具有更为优良的导电导热特性。优选地，纳米铜为球状，粒径小于800nm；进一步优选地，纳米铜的粒径的范围为200nm～500nm。这是因为：纳米铜材料的比表面积随着材料的粒径减小而增大，材料的导电导热特性随之增强；当粒径减小到800nm以下时，材料具有优良的导电导热特性；然而，当粒径继续减小到200nm以下时，纳米材料的造价提高显著，会影响封装的经济效益，并且纳米铜的粒径减小到200nm以下时，纳米铜颗粒的表面能增大，颗粒之间容易团聚形成更大的颗粒，会有损于复合材料的导电导热性能。
优选地，纳米铜/导电聚合物复合材料中，纳米铜的添加量大于5wt％。
金属片14固定后，去除支撑板。支撑板的去除方式可以为激光剥离、UV照射等现有去除方式。
一些实施例中，将支撑板与载板2对合，每个金属片14置于每个待封装件3的芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a上后，对支撑板与载板2加热加压，使金属片14键合于待封装件3的芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a。
金属片14有利于提高芯片封装结构1的散热性能。
再接着，参照图2中的步骤S4与图8所示，去除载板2，暴露引脚框架12的第一引脚121与第二引脚122的引脚部122a。
载板2的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图2中的步骤S5、图8与图1所示，切割形成多个芯片封装结构1，每个芯片封装结构1中包含一组待封装件3。
经过上述各步骤，一组待封装件3中的芯片正面11a的焊盘112与引脚框架12的第一引脚121点对点直接连接，芯片背面11b的背电极111依次通过金属片14、引脚框架12的第二引脚122的连接部122b，引至第二引脚122的引脚部122a，可降低封装结构1的高度。此外，金属片14位于塑封层13的正面13a，结合背面13b的引脚框架12，可实现封装结构1的双面散热。
图9是本发明第二实施例的芯片封装结构的截面结构示意图。参照图9所示，本实施例中的芯片封装结构4与图1所示实施例一的芯片封装结构1大致相同，区别仅在于：位于塑封层正面13a的金属片14上覆盖有第一抗氧化层16；暴露于塑封层背面13b的第二引脚122的引脚部122a、第一引脚121上覆盖有第二抗氧化层17。
第一抗氧化层16可以包括：a1)锡层、或a2)自下而上堆叠的镍层与金层、或a3)自下而上堆叠的镍层、钯层与金层。金属片14的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
第二抗氧化层17可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。第二引脚122的引脚部122a与第一引脚121的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
本发明一实施例还提供了图9中的芯片封装结构4的制作方法。图10是制作方法的流程图。图11至图12是图10中的流程对应的中间结构示意图。
首先，参照图10中的步骤S3'与图11所示，在芯片11的背电极111、第二引脚122的连接部122b的顶端以及塑封层13的正面13a上形成金属片14，以将第二引脚122与芯片11的背电极111电连接；在金属片14上形成第一抗氧化层16。
可以看出，步骤S3'与实施例一中的步骤S3大致相同，区别仅在于：在金属片14上形成第一抗氧化层16。
第一抗氧化层16可以包括：a1)锡层、或a2)自下而上堆叠的镍层与金层、或a3)自下而上堆叠的镍层、钯层与金层。第一抗氧化层16可以采用电镀工艺形成。金属片14的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
对于本实施例二与实施例一的制作方法中各步骤中的相同或相似结构、制作方法请参照前述实施例对应部分，本实施例重点介绍区别之处。
接着，参照图10中的步骤S4'与图12所示，去除载板2，暴露引脚框架12的第一引脚121与第二引脚122的引脚部122a；在第二引脚122的引脚部122a，以及第一引脚121上形成第二抗氧化层17。
本步骤S4'与实施例一中的步骤S4大致相同，区别仅在于：在第二引脚122的引脚部122a，以及第一引脚121上形成第二抗氧化层17。
第二抗氧化层17可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。第二抗氧化层17可以采用电镀工艺形成。第二引脚122的引脚部122a与第一引脚121的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种芯片封装结构，其特征在于，包括：
芯片，包括背电极与若干焊盘，所述背电极位于所述芯片的背面，所述焊盘位于所述芯片的正面；
引脚框架，包括第一引脚与第二引脚，所述第一引脚与所述焊盘直接连接；所述第二引脚包括引脚部与连接部，位于所述芯片的一侧；
塑封层，包覆所述芯片与所述引脚框架，所述塑封层的正面暴露所述芯片的背电极与所述第二引脚的连接部的顶端；所述塑封层的背面暴露所述引脚框架的所述第一引脚与所述第二引脚的引脚部；
金属片，位于所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面上，用于将所述第二引脚与所述芯片的背电极电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第二引脚为一体结构。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述第二引脚的引脚部的厚度与所述第一引脚的厚度一致。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述金属片采用导电胶固定于所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述导电胶包括纳米铜/导电聚合物复合材料。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述纳米铜/导电聚合物复合材料中，所述导电聚合物为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种，和/或所述纳米铜的粒径小于800nm。
7.根据权利要求1所述的芯片封装结构，其特征在于，位于所述塑封层正面的所述金属片上覆盖有第一抗氧化层；和/或暴露于所述塑封层背面的所述第二引脚的引脚部，和/或所述第一引脚上覆盖有第二抗氧化层。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片为MOSFET芯片或IGBT芯片。
9.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板与承载于所述载板的至少一组待封装件，每组所述待封装件包括：芯片与引脚框架，所述引脚框架固定于所述载板；所述芯片包括背电极与若干焊盘，所述背电极位于所述芯片的背面，所述焊盘位于所述芯片的正面；所述引脚框架包括第一引脚与第二引脚，所述第一引脚与所述焊盘直接连接；所述第二引脚包括引脚部与连接部，位于所述芯片的一侧；
在所述载板的表面形成包埋所述芯片与所述引脚框架的塑封层；减薄所述塑封层，直至露出所述芯片的背电极与所述第二引脚的连接部的顶端；
在所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面上形成金属片，以将所述第二引脚与所述芯片的背电极电连接；
去除所述载板，暴露所述引脚框架的所述第一引脚与所述第二引脚的引脚部；
切割形成芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
10.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，所述第二引脚为一体结构。
11.根据权利要求10所述的芯片封装结构的制作方法，其特征在于，通过弯折法形成所述第二引脚。
12.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，形成所述金属片步骤中，采用导电胶将所述金属片固定于所述芯片的背电极、所述第二引脚的连接部的顶端以及所述塑封层的正面。
13.根据权利要求9所述的芯片封装结构的制作方法，其特征在于，形成所述金属片后，所述制作方法还包括：在所述金属片上形成第一抗氧化层；和/或去除所述载板后，所述制作方法还包括：在所述第二引脚的引脚部，和/或所述第一引脚上形成第二抗氧化层。
CN202010930504.9A 2020-09-07 2020-09-07 芯片封装结构及其制作方法 Active CN112117251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010930504.9A CN112117251B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010930504.9A CN112117251B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112117251A true CN112117251A (zh) 2020-12-22
CN112117251B CN112117251B (zh) 2022-11-25

Family

ID=73802704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010930504.9A Active CN112117251B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112117251B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547852A (zh) * 2022-12-01 2022-12-30 合肥矽迈微电子科技有限公司 一种高功率芯片的半成品结构、器件及其封装工艺
EP4184566A1 (en) * 2021-11-19 2023-05-24 Nexperia B.V. A semiconductor device and a method of manufacturing such semiconductor device
TWI814424B (zh) * 2022-06-07 2023-09-01 強茂股份有限公司 薄型化半導體封裝件及其封裝方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215903A1 (en) * 2006-03-15 2007-09-20 Kozo Sakamoto Power semiconductor device
US20130037962A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level packaging structure with large contact area and preparation method thereof
US20130299848A1 (en) * 2012-05-14 2013-11-14 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
CN103489792A (zh) * 2013-08-06 2014-01-01 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
US20140312480A1 (en) * 2011-07-28 2014-10-23 Yuping Gong Double-side exposed semiconductor device
US20140376188A1 (en) * 2013-06-21 2014-12-25 Denso Corporation Electronic device
WO2015043499A1 (zh) * 2013-09-26 2015-04-02 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN104617002A (zh) * 2014-12-31 2015-05-13 杰群电子科技（东莞）有限公司 一种半导体封装方法及结构
CN104733419A (zh) * 2013-12-20 2015-06-24 乾坤科技股份有限公司 三维空间封装结构及其制造方法
CN104766843A (zh) * 2015-04-24 2015-07-08 南京晟芯半导体有限公司 一种可用smt工艺贴装的高功率半导体封装结构
US20150325559A1 (en) * 2014-05-09 2015-11-12 Alpha And Omega Semiconductor Incorporated Embedded package and method thereof
US20150357268A1 (en) * 2014-06-07 2015-12-10 Alpha And Omega Semiconductor (Cayman), Ltd Power semiconductor device with small contact footprint and the preparation method
CN105489571A (zh) * 2014-09-15 2016-04-13 万国半导体(开曼)股份有限公司 一种带散热片的半导体封装及其封装方法
US9437528B1 (en) * 2015-09-22 2016-09-06 Alpha And Omega Semiconductor (Cayman) Ltd. Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof
CN106972762A (zh) * 2015-10-14 2017-07-21 台达电子国际（新加坡）私人有限公司 电源模块
US20170256473A1 (en) * 2016-03-04 2017-09-07 Niko Semiconductor Co., Ltd. Semiconductor package structure and manufacturing method thereof
US20190295901A1 (en) * 2018-03-23 2019-09-26 Kabushiki Kaisha Toshiba Semiconductor device inspection method and semiconductor device manufacturing method

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215903A1 (en) * 2006-03-15 2007-09-20 Kozo Sakamoto Power semiconductor device
US20140312480A1 (en) * 2011-07-28 2014-10-23 Yuping Gong Double-side exposed semiconductor device
US20130037962A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level packaging structure with large contact area and preparation method thereof
US20130299848A1 (en) * 2012-05-14 2013-11-14 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
US20140376188A1 (en) * 2013-06-21 2014-12-25 Denso Corporation Electronic device
CN103489792A (zh) * 2013-08-06 2014-01-01 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
WO2015043499A1 (zh) * 2013-09-26 2015-04-02 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN104733419A (zh) * 2013-12-20 2015-06-24 乾坤科技股份有限公司 三维空间封装结构及其制造方法
US20150325559A1 (en) * 2014-05-09 2015-11-12 Alpha And Omega Semiconductor Incorporated Embedded package and method thereof
US20160099238A1 (en) * 2014-05-09 2016-04-07 Alpha And Omega Semiconductor Incorporated Embedded package and method thereof
US20150357268A1 (en) * 2014-06-07 2015-12-10 Alpha And Omega Semiconductor (Cayman), Ltd Power semiconductor device with small contact footprint and the preparation method
CN105489571A (zh) * 2014-09-15 2016-04-13 万国半导体(开曼)股份有限公司 一种带散热片的半导体封装及其封装方法
CN104617002A (zh) * 2014-12-31 2015-05-13 杰群电子科技（东莞）有限公司 一种半导体封装方法及结构
CN104766843A (zh) * 2015-04-24 2015-07-08 南京晟芯半导体有限公司 一种可用smt工艺贴装的高功率半导体封装结构
US9437528B1 (en) * 2015-09-22 2016-09-06 Alpha And Omega Semiconductor (Cayman) Ltd. Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof
CN106972762A (zh) * 2015-10-14 2017-07-21 台达电子国际（新加坡）私人有限公司 电源模块
US20170256473A1 (en) * 2016-03-04 2017-09-07 Niko Semiconductor Co., Ltd. Semiconductor package structure and manufacturing method thereof
US20190295901A1 (en) * 2018-03-23 2019-09-26 Kabushiki Kaisha Toshiba Semiconductor device inspection method and semiconductor device manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4184566A1 (en) * 2021-11-19 2023-05-24 Nexperia B.V. A semiconductor device and a method of manufacturing such semiconductor device
TWI814424B (zh) * 2022-06-07 2023-09-01 強茂股份有限公司 薄型化半導體封裝件及其封裝方法
CN115547852A (zh) * 2022-12-01 2022-12-30 合肥矽迈微电子科技有限公司 一种高功率芯片的半成品结构、器件及其封装工艺
CN115547852B (zh) * 2022-12-01 2023-03-07 合肥矽迈微电子科技有限公司 一种高功率芯片的半成品结构、器件及其封装工艺

Also Published As

Publication number Publication date
CN112117251B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
CN112117251B (zh) 芯片封装结构及其制作方法
CN103367321B (zh) 芯片装置及形成芯片装置的方法
CN101752329B (zh) 带有堆积式互联承载板顶端散热的半导体封装及其方法
CN1261009C (zh) 半导体管芯的对称封装
US8916474B2 (en) Semiconductor modules and methods of formation thereof
CN103715109B (zh) 在裸片垫上具有印刷电介质粘合剂的封装ic
CN112151466B (zh) 芯片封装结构及其制作方法
US9673170B2 (en) Batch process for connecting chips to a carrier
JP4180206B2 (ja) 半導体装置の製造方法
KR20000063759A (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
CN217035634U (zh) 芯片封装结构及芯片结构
US9653424B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US8455303B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
CN210467768U (zh) 晶圆级芯片封装结构
CN111696873A (zh) 一种半导体封装方法和封装芯片
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
US20110068457A1 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
CN212113712U (zh) 一种半导体封装引线框架
CN115312476A (zh) 具有防刮层的半导体封装及其制造方法
CN211045375U (zh) 晶圆级芯片封装结构
CN115881712A (zh) Mcm封装结构及其制作方法
CN103824820B (zh) 引线框区域阵列封装技术
WO2017157486A1 (en) Semiconductor device
KR20110001155A (ko) 반도체 패키지의 제조방법
TWI294680B (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant