JP4180206B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4180206B2 JP4180206B2 JP32190399A JP32190399A JP4180206B2 JP 4180206 B2 JP4180206 B2 JP 4180206B2 JP 32190399 A JP32190399 A JP 32190399A JP 32190399 A JP32190399 A JP 32190399A JP 4180206 B2 JP4180206 B2 JP 4180206B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- adhesive
- thin film
- film layer
- adhesive thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、さらに詳しくは樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法に関する。
【０００２】
【従来の技術】
一般的に、半導体装置は、回路面を保護するために、樹脂により封止されている。従来このような樹脂封止された半導体装置は、個々のＩＣチップをそれぞれ別個にリードフレームにマウントした後、一つ一つを金型を用いて樹脂封止することにより製造されている。
【０００３】
より具体的には、次の手法が現在行われている。
（１）ＩＣチップとリードフレームとを金線等を用いて接続し、その後樹脂封止する。
（２）導通用突起物が形成されているリードフレームにＩＣチップを載置し、導通用突起物を介してＩＣチップとリードフレームとを接続し、その後樹脂封止する。
（３）異方導電性フィルムあるいは異方導電性ペーストを介してＩＣチップとリードフレームとを接続し、その後樹脂封止する。
【０００４】
しかし、上記（１）の方法では、金線を含めてモールドしなければならないため、チップサイズに比べて半導体装置が大き過ぎ、携帯電話などの小型機器には用いられにくいという問題があった。このため、半導体装置のサイズがチップサイズとほぼ同等の大きさにできる（２）あるいは（３）の方法が用いられてくるようになった。
【０００５】
しかしながら、上記（２）の方法においては、導通用突起物の高さの分だけ、ＩＣチップとリードフレームとの間に空間があり、樹脂封止を行っても、この空間に樹脂が充分に侵入せず、ボイドが発生することがある。このため、樹脂封止の前に、ＩＣチップとリードフレームとの間に絶縁性接着剤を充填する必要があった。
【０００６】
また上記（３）の方法では、微小なＩＣチップに、異方導電性フィルムを貼付あるいは異方導電性ペーストを塗布する必要があり、やはり作業工程上煩雑である。特に異方導電性ペーストは、一定量を塗布することが困難であり、製品毎にペーストの量が異なり、製品特性にバラツキがでる虞もある。
【０００７】
【発明が解決しようとする課題】
本発明は、上記のような従来技術に鑑みてなされたものであって、樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、
表面に回路が形成された半導体ウエハの回路面に、接着性薄膜層を形成し、
該半導体ウエハを、回路毎に個別のチップに切断分離し、
該個別のチップを該接着性薄膜層を介して、チップ搭載用基板の所定位置に載置し、
該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴としている。
【０００９】
本発明においては、半導体ウエハを個別のチップに切断分離する前に、該接着性薄膜層により半導体ウエハの回路面を保護しながら該半導体ウエハの裏面研削を行なってもよい。
また、前記接着性薄膜層が片面に剥離性シートを有し、該接着性薄膜層の剥離性シートが形成されていない面を介して、該接着性薄膜層を半導体ウエハの回路面に貼付することにより、半導体ウエハの回路面に接着性薄膜層を形成し、
個別のチップを、チップ搭載用基板に載置する前に、該剥離性シートを接着性薄膜層から剥離することもできる。
【００１０】
さらに、本発明においては、前記接着性薄膜層を異方導電性接着剤で形成してもよい。
また、前記接着性薄膜層は絶縁性接着剤からなるものであってもよく、この場合、チップの回路上および／またはチップ搭載用基板上に導通用突起物を有するものを用い、該接着性薄膜層を加熱により流動化させて該導通用突起物を介してチップとチップ搭載用基板との間に導通を確保することもできる。
【００１１】
このような本発明に係る半導体装置の製造方法によれば、樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造できる。
【００１２】
【発明の実施の形態】
以下、本発明について図面を参照しながらさらに具体的に説明する。
本発明に係る半導体装置の第１の製造方法においては、まず図１または図４に示すように、
表面に回路が形成された半導体ウエハ１の回路面に、接着性薄膜層１２（または２２）を形成する。
【００１３】
半導体ウエハ１としては、従来より用いられているシリコン半導体ウエハ、ガリウム・ヒ素半導体ウエハなどが挙げられるが、これらに限定されず、種々の半導体ウエハを用いることができる。
ウエハ表面への回路の形成は、エッチング法、リフトオフ法などの従来より汎用されている方法を含む、様々な方法により行うことができる。半導体ウエハの回路形成工程において、所定の回路が形成される。
【００１４】
この回路形成工程においては、ウエハ裏面に酸化物被膜が形成されることがあるが、このような酸化物被膜は、必要に応じ、後述するウエハ裏面の研削により除去される。
接着性薄膜層は、異方導電性接着剤または絶縁性接着剤からなる。
図１に示す接着性薄膜層１２は、異方導電性接着剤からなる（以下、この場合を「異方導電性接着剤層１２」と略記する）。異方導電性接着剤は、バインダーポリマー中に導電性粒子を含む接着剤であり、圧着前には接着性薄膜層中の導電性粒子同士は互いに接触しない範囲でバインダー樹脂中に存在し、接着性薄膜層を介してチップとチップ搭載用基板とを圧着すると、電極としての導電性突起物が接着性薄膜層を圧縮し、接着性薄膜層の厚さ方向にのみ導電性粒子が接触し、異方導電性を発現するものである。
【００１５】
バインダー樹脂として用いられる材料は、通常の接着剤として使用されている樹脂が特に制限されることなく用いられ、熱硬化性のものであっても、熱可塑性のものであってもよい。また、貼付時に感圧接着性であり、後に加熱によって硬化する、いわゆる粘接着剤を使用してもよい。
熱硬化性のバインダー樹脂としては、たとえばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、レゾルシノール樹脂等が用いられ、好ましくはエポキシ樹脂、アクリル樹脂が用いられる。
【００１６】
熱可塑性のバインダー樹脂としては、たとえばポリエステル樹脂、ポリ酢酸ビニル、ポリビニルアルコール、ポリビニルブチラール、ポリ塩化ビニル、ポリメタクリレート、ポリアクリレート、ポリスチレン、ポリエチレン、ポリアミド、セルロース、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、各種のホットメルト系接着剤等が用いられ、好ましくはポリエステル樹脂、ポリイミド樹脂が用いられる。
【００１７】
粘接着剤としては、たとえば常温で感圧接着性を有するバインダー樹脂と熱硬化性樹脂との混合物が挙げられる。常温で感圧接着性を有するバインダー樹脂としては、たとえばアクリル樹脂、ポリエステル樹脂、ポリビニルエーテル、ウレタン樹脂、ポリアミド等が挙げられる。熱硬化性樹脂としては、前述の熱硬化性のバインダー樹脂と同様の樹脂があげられ、バインダー樹脂よりも比較的低分子量のものが使用できる。また粘接着剤には後述の剥離性シートとの剥離性を制御するため、ウレタン系アクリレートオリゴマーなどの紫外線硬化性樹脂を配合することが好ましい。紫外線硬化性樹脂を配合すると、紫外線照射前は剥離性シートが接着性薄膜層とよく密着し、紫外線照射後は剥離しやすくなる。
【００１８】
導電性粒子として用いられる材料は、金、銀、銅、ニッケル、アルミニウム等の金属あるいは合金の粉体や繊維状体やカーボンブラックあるいは、ポリアニリン、ポリピロール等の導電性高分子の粉体や繊維状体が用いられる。これらの材料は、それぞれ単独で用いてもよく、また複数種を組み合わせて用いてもよい。また、粉体等の形状についても、導電性材料単独で形成されているものであってもよく、またスチレン、アクリル等の樹脂にコーティングあるいはメッキしたものであってもよい。粉体あるいは繊維状体の大きさは、１〜２０μｍ程度が好ましい。
【００１９】
このような導電性粒子は、上記バインダー樹脂１００重量部に対して、１〜５００重量部程度の割合で用いられる。
異方導電性接着剤層１２の膜厚は、好ましくは１〜１００μｍ程度であり、特に好ましくは１０〜５０μｍ程度である。
図４に示す接着性薄膜層２２は、絶縁性接着剤からなるなる（以下、この場合を「絶縁性接着剤層２２」と略記する）。
【００２０】
絶縁性接着剤は、導電性粒子を含まない以外は、前記異方導電性接着剤と同様であり、また熱硬化性のものであっても、熱可塑性のものであっても、また粘接着剤からなるものであってもよい。
すなわち、熱硬化性絶縁性接着剤層２２は、前述した熱硬化性のバインダー樹脂を主成分としてなり、導電性粒子を含まないものであり、また、
熱可塑性絶縁性接着剤層２２は、前述した熱可塑性のバインダー樹脂を主成分としてなり、導電性粒子を含まないものである。
【００２１】
また粘接着性の絶縁性接着剤層２２は、前述した粘接着剤を主成分としてなり、導電性粒子を含まないものである。
絶縁性接着剤層２２の膜厚は、好ましくは１〜２００μｍ程度であり、特に好ましくは１０〜７０μｍ程度である。
なお、本発明においては、図１または図４に示すように、接着性薄膜層１２または２２の片面に、剥離性シート１１または２１が貼着されていてもよい。
【００２２】
接着性薄膜層は所定の工程を剥離性シートを積層した形で使用され、その後剥離性シートからウエハまたはチップに転写される。剥離性シートは、たとえば接着性薄膜層をウエハに貼付する際に、張力により変形しないように補強のために用いられる。また、研削工程や切断分離工程の際に接着性薄膜層の表面を保護することもできる。
【００２３】
剥離性シートとしては、従来より粘着テープ等の基材として用いられている各種の薄層品が特に制限されることなく用いられ、たとえば紙、金属箔や、ポリエチレンテレフタレート、ポリエチレン、ポリスチレン、ポリプロピレン、ナイロン、ウレタン、ポリ塩化ビニリデン、ポリ塩化ビニルなどの合成樹脂フィルムが用いられる。また、これらの積層品であってもよい。
【００２４】
本発明では、接着性薄膜層を剥離性シート表面から剥離し、チップ等への転写容易にするために、これら剥離性シートの表面に、必要に応じシリコーン樹脂やアルキッド樹脂などで離型処理を施してもよい。
このような剥離性シート１１または２１の表面張力は、40mN/m以下であることが好ましく、さらに20〜40mN/mの範囲にあることが好ましく、特に30〜35mN/mの範囲にあることが好ましい。
【００２５】
剥離性シートの表面張力が40mN/mより大きいと、接着性薄膜層の剥離性シートへの密着性が高くなり、チップ体への転写ができないことがある。一方、20mN/m未満では、研削工程で剥離性シートと接着性薄膜層の間に研削水が侵入しウエハを破損するおそれがあり、また接着性薄膜層の性状によっては剥離性シート上に接着性薄膜層を形成できないことがある。
【００２６】
上記のような剥離性シート１１または２１の厚さは、通常５〜３００μｍであり、好ましくは１０〜２００μｍである。
本発明の半導体装置の製造方法においては、接着性薄膜の形成工程、切断分離工程、チップの接着固定工程が行なわれる。また、所望により裏面研削工程が行なわれても良い。
【００２７】
接着性薄膜層１２または２２の半導体ウエハ１への形成は、貼付装置による貼付によって行なわれる。貼付の際の圧力は、貼付装置の貼付方法（ゴムローラー式、真空密着式）により適宜に設定されるが、加圧条件が弱過ぎるとウエハに接着性薄膜層が密着しないことがあり、また強過ぎるとウエハを破損することがある。
【００２８】
貼付温度は、使用する接着性薄膜層の性質による。通常は、バインダー樹脂の可塑化温度以上１８０℃以下の温度が好ましい。なお、粘接着剤を使用した場合は、常温で貼付できる。貼付温度が高過ぎると、ウエハの研削後、ウエハに反りを発生させるおそれがある。またウエハの回路面に設けられる導通用突起物の高さが５０μｍ以上となるようなウエハの回路面の凹凸が大きい場合は、標準の加圧条件よりも強い条件または高い貼付温度で貼付を行ない、ウエハ回路面に密着させることが好ましい。
【００２９】
本発明においては、半導体ウエハ１の切断分離等の各種の所要工程をウエハ１の回路面に接着性薄膜層１２または２２が貼着された状態で行なう。また、切断分離に先立ち、必要に応じ、半導体ウエハ１の裏面研削を行なってもよい。
半導体ウエハ１の裏面研削工程は、回路形成時においてウエハ裏面に形成される酸化物被膜を除去し、ウエハの厚さを所定の厚さまで研削する工程である。裏面研削は、たとえば研削装置等の従来公知の方法により行いうる。本発明においては、接着性薄膜層が、裏面研削時において、ウエハ回路面の保護シートとしての機能をも発現する。
【００３０】
次に、ウエハの切断分離を行う。ウエハの切断分離は、通常のダイシング装置を用いて行なわれる。この際、ウエハの裏面にダイシングテープを貼着し、これを介して円形のフレームに固定してダイシングが行なわれる。
続いて、ピックアップ装置やチップボンダーを用いて切断分離されたチップを個別にチップトレー等に回収する。
【００３１】
このような所要の工程を経て、図２または図５に示すように、回路面に接着性薄膜層が形成されたチップ２が得られる。
本発明において接着性薄膜層は、剥離性シートを用いる場合は、剥離性シートの剥離面上に接着剤の組成物を塗布し、必要に応じて乾燥するか、薄膜状にキャスト成形した後、剥離性シートを積層して形成される。また剥離性シートを用いない場合は、キャスト成形等により製造される。
【００３２】
接着性薄膜層に剥離性シートが積層されている場合、剥離性シートは、切断分離された個別のチップを、チップ搭載用基板に載置する前に、接着性薄膜層から剥離される。
剥離性シートを接着性薄膜層から剥離する方法としては、幅広の粘着シートを剥離性シートの全面に貼り付けた後に鋭角で引き剥がすことなどにより行なわれる。剥離性シートの剥離は切断分離の後に行なうことが好ましいが、切断分離の前であってもよい。
【００３３】
次いで、本発明に係る半導体装置の製造方法においては、チップ２を、接着性薄膜層を介して、チップ搭載用基板３０上に載置し、チップ２の固着を行う（図３または図６参照）。
チップ２には、表面に所定の回路が形成され、さらに回路表面にチップ搭載基板３０と導通するための電極が形成されている。該電極は、好ましくは金、銅、ハンダ等の導電材料からなる突起物（導通用突起物３１）からなり、その高さおよび径は、通常１０〜１００μｍ程度である。またチップ２の回路面の電極以外の部分は絶縁被膜が形成されている。
【００３４】
チップ搭載用基板３０は、たとえばポリイミドなどの絶縁性で耐熱性のシート材料上に、銅箔等の導電材料で形成された回路が積層されている。この回路は図８に示すように、チップの電極に相対する端部と、外部装置と導通するための電極用端部を継ぐ複数個の配線からなる。接着性薄膜層に絶縁性接着剤を用いる場合は、チップの電極に相対する端部に導通用突起物３１’を設けることが好ましい。この突起物は、上記のチップ上の突起物と同様に、金、銅、ハンダ等の導電材料からなり、その高さおよび径は、通常１０〜１００μｍ程度である。
【００３５】
接着性薄膜層が異方導電性接着剤からなる場合には、チップ２をチップ搭載用基板３０に載置後、圧着することで、異方導電性接着剤層１２の厚さ方向への導電性が発現し、チップ２とチップ搭載用基板３０との導通が確保される。この場合、チップ２およびチップ搭載用基板３０は、導通用突起物３１を及び３１’の両方を有するものであってもよく、またどちらか一方のみ有するものであってもよい。図３に示したものは、導通用突起物３１を有するチップ２を用いた例である。
【００３６】
なお、異方導電性接着剤層１２が、熱硬化性異方導電性接着剤または粘接着剤型異方導電性接着剤からなる場合には、チップ２を該異方導電性接着剤層１２を介してチップ搭載用基板３０上に載置した後、該異方導電性接着剤の硬化温度以上に加熱して、チップ２の固着を行う。
また、異方導電性接着剤層１２が、熱可塑性異方導電性接着剤からなる場合には、チップ２を該熱可塑性異方導電性接着剤層１２を介してチップ搭載用基板３０上に載置した後、熱圧着を行って、チップの固着を行う。
【００３７】
また、前記接着性薄膜層１２が絶縁性接着剤からなる場合には、チップ２として、回路上に導通用突起物３１を有するチップを用いるか、あるいは導通用突起物３１’を有するチップ搭載用基板３０を用いる。もちろんこれらを併用してもよい。図６に示したものは、導通用突起物３１を有するチップ２および導通用突起物３１’を有するチップ搭載用基板３０を併用した例である。
【００３８】
この場合には、回路面に絶縁性接着剤層２２が転写されたチップ２を、該絶縁性接着剤層２２を介して、導通用突起物３１、３１’を有するチップ搭載用基板３０上に載置する。この時点では、チップ２とチップ搭載用基板３０との導通はとれていないので、絶縁性接着剤２２を流動化させて該導通用突起物３１、３１’を介してチップ２とチップ搭載用基板３０とを接続し、導通を確保した後、チップ２の固着を行う。
【００３９】
上記絶縁性接着剤層２２が、熱硬化性絶縁性接着剤または粘接着剤型絶縁性接着剤からなる場合には、チップ２を該絶縁性接着剤層２２を介してチップ搭載用基板上３０に載置した後、該絶縁性接着剤を硬化しないように加熱して、流動化させ、該導通用突起物３１、３１’を介してチップ２とチップ搭載用基板３０との間の導通を確保した後、絶縁性接着剤の硬化温度以上に加熱して、チップの固着を行う。
【００４０】
また、上記絶縁性接着剤層２２が、熱可塑性絶縁性接着剤からなる場合には、チップ２を該熱可塑性絶縁性接着剤を介してチップ搭載用基板３０上に載置した後、該熱可塑性絶縁性接着剤を加熱して、流動化させ、該導通用突起物３１、３１’を介してチップ２とチップ搭載用基板３０との間の導通を確保した後、該熱可塑性絶縁性接着剤の可塑化温度未満に冷却して、チップの固着を行う。
【００４１】
チップ２とチップ搭載用基板３０との接着固定は、フリップチップボンダー等により行うことができる。フリップチップボンダーは、加熱条件、加圧条件を精度良く設定できるものが好ましい。
このような本発明に係る半導体装置の製造方法によれば、チップ２とチップ搭載用基板３０とを、空間を生じることなく、密着した状態で固着できるので、樹脂封止を行っても、ボイドのない、信頼性の高い、半導体装置を得ることができる。
【００４２】
樹脂封止に用いられる樹脂としては、従来より半導体装置の樹脂封止に用いられてきた種々の熱硬化性樹脂が用いられる。
このような熱硬化性樹脂としては、具体的には、クレゾールノボラック型エポキシ、ナフタレン型エポキシ、ビフェニル型エポキシあるいは芳香族多官能型エポキシを主原料とし、フェノールノボラック等の一般に用いられる硬化剤およびシリカ、シリコーン、カーボン、フィラー等を混合した樹脂が好ましく用いられる。加熱硬化の条件は、使用する熱硬化性樹脂の種類に応じて適宜に定められる。
【００４３】
【発明の効果】
このような本発明に係る半導体装置の製造方法によれば、樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造できる。
【００４４】
【実施例】
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
なお、半導体装置の導通評価は、以下のようにして行なった。
評価用のチップとしては、図７に示す大きさが３mm×５mmで、直径９０μm、高さ３０μmの金製バンプ（導通用突起物）が４つ設けられた評価用ダミーチップを用いる。バンプは、２つが一組となり、金線で導通がとられている。したがって、ウエハには、上記のチップに対応するダミー回路が多数設けられている。
【００４５】
またチップ搭載用基板としては、図８に示す上記バンプの位置に対応する配線パターンを有する基板を評価用基板として用いる。
【００４６】
【実施例１】
バインダー樹脂としてアクリル樹脂１０重量部と、ウレタン系アクリレートオリゴマー１０重量部と、2,2-ジメトキシ-2-フェニルアセトン０．３重量部と、エポキシ樹脂１０５重量部と、ジシアンジアミド２．１２重量部と、アクリル系ゴム微粒子５重量部と、芳香族系ポリイソシアナート２重量部とからなる粘接着剤組成物を、剥離性シートとして表面張力35 mN/mのポリエチレンフィルム（厚さ：100μm)に塗布・乾燥し、厚さ６０μmの絶縁性粘接着剤層を有する粘接着テープを得、これを剥離性シートを有する絶縁性接着性薄膜層とした。
【００４７】
前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着（テープ貼付装置：リンテック社製、Adwill RAD-3500使用）した。半導体ウエハ裏面を研削（研削装置：ディスコ社製、DFG-840使用）して、厚さを300μmにし、その後研削面にダイシングテープ（Adwill G-19、リンテック社製）を貼付後、ダイシング装置（ディスコ社製、DAD-2H/6T）を使用して回路パターン毎に切断分離し、チップを得た。
【００４８】
回路面側に紫外線照射（紫外線照射装置：リンテック社製、Adwill RAD 2000m/6使用）を行い、次いで、接着性薄膜層上の剥離性シート上に強粘着テープを貼付し、これを剥離することで、接着性薄膜層上の剥離性シートを剥離し、チップの回路面に接着性薄膜層を残存させた。得られたチップをピックアップし、チップトレーに収納した。
【００４９】
次いでフリップチップボンダー（九州松下電器産業（株）製、FB30T-M）を用い、前記評価用基板に実装した。実装の際の、ステージ温度は６０℃、ヘッド温度は１８０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着剤層を完全に硬化させた。各端子間の抵抗値を、低抵抗率計（三菱化学製、Loresta-GP MCP-T600）を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【００５０】
［参考例２］
アクリル樹脂１０重量部と、エポキシ樹脂８０重量部と、ジシアンジアミド２重量部とからなる粘接着剤組成物に、平均粒径６〜１０μmのフレーク状銀粉を、樹脂固形分１００重量部に対し、１０重量部加え、異方導電性粘接着剤組成物を得た。得られた粘接着剤組成物を、剥離性シートとして表面張力35 mN/mのポリエチレンフィルム（厚さ：100μm)に塗布・乾燥し、厚さ４０μmの異方導電性の粘接着剤層を有する粘接着テープを得、これを剥離性シートを有する接着性薄膜層とした。
【００５１】
実施例１と同様にして、前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着した。また実施例１と同様にして、半導体ウエハ裏面を研削して、厚さを300μmにし、その後研削面にダイシングテープを貼付後、回路パターン毎に切断分離し、チップを得た。次いで、粘接着テープのポリエチレンフィルム上に強粘着テープを貼付し、これを剥離することで、粘接着テープのポリエチレンフィルムを剥離し、チップの回路面に粘接着剤層を残存させた。チップをピックアップし、チップトレーに収納した。
【００５２】
次いでフリップチップボンダーを用い、前記評価用基板に実装した。実装の際の、ステージ温度は６０℃、ヘッド温度は１３０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着剤層を完全に硬化させた。各端子間の抵抗値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【００５３】
【実施例３】
剥離性シートとしてアルキッド系剥離剤により剥離処理したポリエチレンナフタレートフィルム（厚さ２５μｍ：融点２７２℃：表面張力３４mN/m）の処理面に熱可塑性ポリイミド樹脂（Tg=115℃：宇部興産社製）からなる接着剤を塗布後、乾燥し、厚さ６０μmの絶縁性接着剤からなる接着性薄膜層を有するシートを作成した。
【００５４】
実施例１と同様にして、前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着した。また実施例１と同様にして、半導体ウエハ裏面を研削して、厚さを300μmにし、その後研削面にダイシングテープを貼付後、回路パターン毎に切断分離し、チップを得た。
次いで、接着性薄膜層上のポリエチレンナフタレートフィルム上に強粘着テープを貼付し、これを剥離することで、接着性薄膜層上のポリエチレンナフタレートフィルムを剥離し、チップの回路面に接着性薄膜層を残存させた。得られたチップをピックアップし、チップトレーに収納した。
【００５５】
次いでフリップチップボンダーを用い、前記評価用基板に実装した。実装の際の、ステージ温度は１５０℃、ヘッド温度は１８０℃、荷重は20Ｎ、時間は６０秒とした。
各端子間の抵抗値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【００５６】
【実施例４】
常温で固型のエポキシ樹脂（エポキシ当量３０００〜５０００）９０重量部と、常温で液状のエポキシ樹脂（エポキシ当量１８４〜１９４）１０重量部と、ジシアンジアミド２重量部とからなる接着剤組成物を、溶剤で希釈した状態で、実施例３で用いた剥離性シートに塗布後、乾燥し、厚さ６０μmの絶縁性の接着性薄膜層を有するシートを作成した。
【００５７】
実施例１と同様にして、前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着した。また実施例１と同様にして、半導体ウエハ裏面を研削して、厚さを300μmにし、その後研削面にダイシングテープを貼付後、回路パターン毎に切断分離し、チップを得た。
次いで、接着性薄膜層上のポリエチレンナフタレートフィルム上に強粘着テープを貼付し、これを剥離することで、接着性薄膜上のポリエチレンナフタレートフィルムを剥離し、チップの回路面に接着性薄膜を残存させた。得られたチップをピックアップし、チップトレーに収納した。
【００５８】
次いでフリップチップボンダーを用い、前記評価用基板に実装した。実装の際の、ステージ温度は６０℃、ヘッド温度は１３０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着剤層を完全に硬化させた。各端子間の抵抗値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【図面の簡単な説明】
【図１】 本発明に係る製造方法の工程の概略を示す。
【図２】 本発明に係る製造方法の工程の概略を示す。
【図３】 本発明に係る製造方法の工程の概略を示す。
【図４】 本発明に係る他の製造方法の工程の概略を示す。
【図５】 本発明に係る他の製造方法の工程の概略を示す。
【図６】 本発明に係る他の製造方法の工程の概略を示す。
【図７】 本発明の実施例で用いた評価用チップの平面図を示す。
【図８】 本発明の実施例で用いた評価用基板の平面図を示す。
【符号の説明】
１…半導体ウエハ、２…チップ、１１…剥離性シート、
１２…接着性薄膜層（異方導電性接着剤層）、
２１…剥離性シート、
２２…接着性薄膜層（絶縁性接着剤層）、
３０…チップ搭載用基板、
３１,３１’…導通用突起物
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、さらに詳しくは樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法に関する。
【０００２】
【従来の技術】
一般的に、半導体装置は、回路面を保護するために、樹脂により封止されている。従来このような樹脂封止された半導体装置は、個々のＩＣチップをそれぞれ別個にリードフレームにマウントした後、一つ一つを金型を用いて樹脂封止することにより製造されている。
【０００３】
より具体的には、次の手法が現在行われている。
（１）ＩＣチップとリードフレームとを金線等を用いて接続し、その後樹脂封止する。
（２）導通用突起物が形成されているリードフレームにＩＣチップを載置し、導通用突起物を介してＩＣチップとリードフレームとを接続し、その後樹脂封止する。
（３）異方導電性フィルムあるいは異方導電性ペーストを介してＩＣチップとリードフレームとを接続し、その後樹脂封止する。
【０００４】
しかし、上記（１）の方法では、金線を含めてモールドしなければならないため、チップサイズに比べて半導体装置が大き過ぎ、携帯電話などの小型機器には用いられにくいという問題があった。このため、半導体装置のサイズがチップサイズとほぼ同等の大きさにできる（２）あるいは（３）の方法が用いられてくるようになった。
【０００５】
しかしながら、上記（２）の方法においては、導通用突起物の高さの分だけ、ＩＣチップとリードフレームとの間に空間があり、樹脂封止を行っても、この空間に樹脂が充分に侵入せず、ボイドが発生することがある。このため、樹脂封止の前に、ＩＣチップとリードフレームとの間に絶縁性接着剤を充填する必要があった。
【０００６】
また上記（３）の方法では、微小なＩＣチップに、異方導電性フィルムを貼付あるいは異方導電性ペーストを塗布する必要があり、やはり作業工程上煩雑である。特に異方導電性ペーストは、一定量を塗布することが困難であり、製品毎にペーストの量が異なり、製品特性にバラツキがでる虞もある。
【０００７】
【発明が解決しようとする課題】
本発明は、上記のような従来技術に鑑みてなされたものであって、樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、
表面に回路が形成された半導体ウエハの回路面に、接着性薄膜層を形成し、
該半導体ウエハを、回路毎に個別のチップに切断分離し、
該個別のチップを該接着性薄膜層を介して、チップ搭載用基板の所定位置に載置し、
該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴としている。
【０００９】
本発明においては、半導体ウエハを個別のチップに切断分離する前に、該接着性薄膜層により半導体ウエハの回路面を保護しながら該半導体ウエハの裏面研削を行なってもよい。
また、前記接着性薄膜層が片面に剥離性シートを有し、該接着性薄膜層の剥離性シートが形成されていない面を介して、該接着性薄膜層を半導体ウエハの回路面に貼付することにより、半導体ウエハの回路面に接着性薄膜層を形成し、
個別のチップを、チップ搭載用基板に載置する前に、該剥離性シートを接着性薄膜層から剥離することもできる。
【００１０】
さらに、本発明においては、前記接着性薄膜層を異方導電性接着剤で形成してもよい。
また、前記接着性薄膜層は絶縁性接着剤からなるものであってもよく、この場合、チップの回路上および／またはチップ搭載用基板上に導通用突起物を有するものを用い、該接着性薄膜層を加熱により流動化させて該導通用突起物を介してチップとチップ搭載用基板との間に導通を確保することもできる。
【００１１】
このような本発明に係る半導体装置の製造方法によれば、樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造できる。
【００１２】
【発明の実施の形態】
以下、本発明について図面を参照しながらさらに具体的に説明する。
本発明に係る半導体装置の第１の製造方法においては、まず図１または図４に示すように、
表面に回路が形成された半導体ウエハ１の回路面に、接着性薄膜層１２（または２２）を形成する。
【００１３】
半導体ウエハ１としては、従来より用いられているシリコン半導体ウエハ、ガリウム・ヒ素半導体ウエハなどが挙げられるが、これらに限定されず、種々の半導体ウエハを用いることができる。
ウエハ表面への回路の形成は、エッチング法、リフトオフ法などの従来より汎用されている方法を含む、様々な方法により行うことができる。半導体ウエハの回路形成工程において、所定の回路が形成される。
【００１４】
この回路形成工程においては、ウエハ裏面に酸化物被膜が形成されることがあるが、このような酸化物被膜は、必要に応じ、後述するウエハ裏面の研削により除去される。
接着性薄膜層は、異方導電性接着剤または絶縁性接着剤からなる。
図１に示す接着性薄膜層１２は、異方導電性接着剤からなる（以下、この場合を「異方導電性接着剤層１２」と略記する）。異方導電性接着剤は、バインダーポリマー中に導電性粒子を含む接着剤であり、圧着前には接着性薄膜層中の導電性粒子同士は互いに接触しない範囲でバインダー樹脂中に存在し、接着性薄膜層を介してチップとチップ搭載用基板とを圧着すると、電極としての導電性突起物が接着性薄膜層を圧縮し、接着性薄膜層の厚さ方向にのみ導電性粒子が接触し、異方導電性を発現するものである。
【００１５】
バインダー樹脂として用いられる材料は、通常の接着剤として使用されている樹脂が特に制限されることなく用いられ、熱硬化性のものであっても、熱可塑性のものであってもよい。また、貼付時に感圧接着性であり、後に加熱によって硬化する、いわゆる粘接着剤を使用してもよい。
熱硬化性のバインダー樹脂としては、たとえばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、レゾルシノール樹脂等が用いられ、好ましくはエポキシ樹脂、アクリル樹脂が用いられる。
【００１６】
熱可塑性のバインダー樹脂としては、たとえばポリエステル樹脂、ポリ酢酸ビニル、ポリビニルアルコール、ポリビニルブチラール、ポリ塩化ビニル、ポリメタクリレート、ポリアクリレート、ポリスチレン、ポリエチレン、ポリアミド、セルロース、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、各種のホットメルト系接着剤等が用いられ、好ましくはポリエステル樹脂、ポリイミド樹脂が用いられる。
【００１７】
粘接着剤としては、たとえば常温で感圧接着性を有するバインダー樹脂と熱硬化性樹脂との混合物が挙げられる。常温で感圧接着性を有するバインダー樹脂としては、たとえばアクリル樹脂、ポリエステル樹脂、ポリビニルエーテル、ウレタン樹脂、ポリアミド等が挙げられる。熱硬化性樹脂としては、前述の熱硬化性のバインダー樹脂と同様の樹脂があげられ、バインダー樹脂よりも比較的低分子量のものが使用できる。また粘接着剤には後述の剥離性シートとの剥離性を制御するため、ウレタン系アクリレートオリゴマーなどの紫外線硬化性樹脂を配合することが好ましい。紫外線硬化性樹脂を配合すると、紫外線照射前は剥離性シートが接着性薄膜層とよく密着し、紫外線照射後は剥離しやすくなる。
【００１８】
導電性粒子として用いられる材料は、金、銀、銅、ニッケル、アルミニウム等の金属あるいは合金の粉体や繊維状体やカーボンブラックあるいは、ポリアニリン、ポリピロール等の導電性高分子の粉体や繊維状体が用いられる。これらの材料は、それぞれ単独で用いてもよく、また複数種を組み合わせて用いてもよい。また、粉体等の形状についても、導電性材料単独で形成されているものであってもよく、またスチレン、アクリル等の樹脂にコーティングあるいはメッキしたものであってもよい。粉体あるいは繊維状体の大きさは、１〜２０μｍ程度が好ましい。
【００１９】
このような導電性粒子は、上記バインダー樹脂１００重量部に対して、１〜５００重量部程度の割合で用いられる。
異方導電性接着剤層１２の膜厚は、好ましくは１〜１００μｍ程度であり、特に好ましくは１０〜５０μｍ程度である。
図４に示す接着性薄膜層２２は、絶縁性接着剤からなるなる（以下、この場合を「絶縁性接着剤層２２」と略記する）。
【００２０】
絶縁性接着剤は、導電性粒子を含まない以外は、前記異方導電性接着剤と同様であり、また熱硬化性のものであっても、熱可塑性のものであっても、また粘接着剤からなるものであってもよい。
すなわち、熱硬化性絶縁性接着剤層２２は、前述した熱硬化性のバインダー樹脂を主成分としてなり、導電性粒子を含まないものであり、また、
熱可塑性絶縁性接着剤層２２は、前述した熱可塑性のバインダー樹脂を主成分としてなり、導電性粒子を含まないものである。
【００２１】
また粘接着性の絶縁性接着剤層２２は、前述した粘接着剤を主成分としてなり、導電性粒子を含まないものである。
絶縁性接着剤層２２の膜厚は、好ましくは１〜２００μｍ程度であり、特に好ましくは１０〜７０μｍ程度である。
なお、本発明においては、図１または図４に示すように、接着性薄膜層１２または２２の片面に、剥離性シート１１または２１が貼着されていてもよい。
【００２２】
接着性薄膜層は所定の工程を剥離性シートを積層した形で使用され、その後剥離性シートからウエハまたはチップに転写される。剥離性シートは、たとえば接着性薄膜層をウエハに貼付する際に、張力により変形しないように補強のために用いられる。また、研削工程や切断分離工程の際に接着性薄膜層の表面を保護することもできる。
【００２３】
剥離性シートとしては、従来より粘着テープ等の基材として用いられている各種の薄層品が特に制限されることなく用いられ、たとえば紙、金属箔や、ポリエチレンテレフタレート、ポリエチレン、ポリスチレン、ポリプロピレン、ナイロン、ウレタン、ポリ塩化ビニリデン、ポリ塩化ビニルなどの合成樹脂フィルムが用いられる。また、これらの積層品であってもよい。
【００２４】
本発明では、接着性薄膜層を剥離性シート表面から剥離し、チップ等への転写容易にするために、これら剥離性シートの表面に、必要に応じシリコーン樹脂やアルキッド樹脂などで離型処理を施してもよい。
このような剥離性シート１１または２１の表面張力は、40mN/m以下であることが好ましく、さらに20〜40mN/mの範囲にあることが好ましく、特に30〜35mN/mの範囲にあることが好ましい。
【００２５】
剥離性シートの表面張力が40mN/mより大きいと、接着性薄膜層の剥離性シートへの密着性が高くなり、チップ体への転写ができないことがある。一方、20mN/m未満では、研削工程で剥離性シートと接着性薄膜層の間に研削水が侵入しウエハを破損するおそれがあり、また接着性薄膜層の性状によっては剥離性シート上に接着性薄膜層を形成できないことがある。
【００２６】
上記のような剥離性シート１１または２１の厚さは、通常５〜３００μｍであり、好ましくは１０〜２００μｍである。
本発明の半導体装置の製造方法においては、接着性薄膜の形成工程、切断分離工程、チップの接着固定工程が行なわれる。また、所望により裏面研削工程が行なわれても良い。
【００２７】
接着性薄膜層１２または２２の半導体ウエハ１への形成は、貼付装置による貼付によって行なわれる。貼付の際の圧力は、貼付装置の貼付方法（ゴムローラー式、真空密着式）により適宜に設定されるが、加圧条件が弱過ぎるとウエハに接着性薄膜層が密着しないことがあり、また強過ぎるとウエハを破損することがある。
【００２８】
貼付温度は、使用する接着性薄膜層の性質による。通常は、バインダー樹脂の可塑化温度以上１８０℃以下の温度が好ましい。なお、粘接着剤を使用した場合は、常温で貼付できる。貼付温度が高過ぎると、ウエハの研削後、ウエハに反りを発生させるおそれがある。またウエハの回路面に設けられる導通用突起物の高さが５０μｍ以上となるようなウエハの回路面の凹凸が大きい場合は、標準の加圧条件よりも強い条件または高い貼付温度で貼付を行ない、ウエハ回路面に密着させることが好ましい。
【００２９】
本発明においては、半導体ウエハ１の切断分離等の各種の所要工程をウエハ１の回路面に接着性薄膜層１２または２２が貼着された状態で行なう。また、切断分離に先立ち、必要に応じ、半導体ウエハ１の裏面研削を行なってもよい。
半導体ウエハ１の裏面研削工程は、回路形成時においてウエハ裏面に形成される酸化物被膜を除去し、ウエハの厚さを所定の厚さまで研削する工程である。裏面研削は、たとえば研削装置等の従来公知の方法により行いうる。本発明においては、接着性薄膜層が、裏面研削時において、ウエハ回路面の保護シートとしての機能をも発現する。
【００３０】
次に、ウエハの切断分離を行う。ウエハの切断分離は、通常のダイシング装置を用いて行なわれる。この際、ウエハの裏面にダイシングテープを貼着し、これを介して円形のフレームに固定してダイシングが行なわれる。
続いて、ピックアップ装置やチップボンダーを用いて切断分離されたチップを個別にチップトレー等に回収する。
【００３１】
このような所要の工程を経て、図２または図５に示すように、回路面に接着性薄膜層が形成されたチップ２が得られる。
本発明において接着性薄膜層は、剥離性シートを用いる場合は、剥離性シートの剥離面上に接着剤の組成物を塗布し、必要に応じて乾燥するか、薄膜状にキャスト成形した後、剥離性シートを積層して形成される。また剥離性シートを用いない場合は、キャスト成形等により製造される。
【００３２】
接着性薄膜層に剥離性シートが積層されている場合、剥離性シートは、切断分離された個別のチップを、チップ搭載用基板に載置する前に、接着性薄膜層から剥離される。
剥離性シートを接着性薄膜層から剥離する方法としては、幅広の粘着シートを剥離性シートの全面に貼り付けた後に鋭角で引き剥がすことなどにより行なわれる。剥離性シートの剥離は切断分離の後に行なうことが好ましいが、切断分離の前であってもよい。
【００３３】
次いで、本発明に係る半導体装置の製造方法においては、チップ２を、接着性薄膜層を介して、チップ搭載用基板３０上に載置し、チップ２の固着を行う（図３または図６参照）。
チップ２には、表面に所定の回路が形成され、さらに回路表面にチップ搭載基板３０と導通するための電極が形成されている。該電極は、好ましくは金、銅、ハンダ等の導電材料からなる突起物（導通用突起物３１）からなり、その高さおよび径は、通常１０〜１００μｍ程度である。またチップ２の回路面の電極以外の部分は絶縁被膜が形成されている。
【００３４】
チップ搭載用基板３０は、たとえばポリイミドなどの絶縁性で耐熱性のシート材料上に、銅箔等の導電材料で形成された回路が積層されている。この回路は図８に示すように、チップの電極に相対する端部と、外部装置と導通するための電極用端部を継ぐ複数個の配線からなる。接着性薄膜層に絶縁性接着剤を用いる場合は、チップの電極に相対する端部に導通用突起物３１’を設けることが好ましい。この突起物は、上記のチップ上の突起物と同様に、金、銅、ハンダ等の導電材料からなり、その高さおよび径は、通常１０〜１００μｍ程度である。
【００３５】
接着性薄膜層が異方導電性接着剤からなる場合には、チップ２をチップ搭載用基板３０に載置後、圧着することで、異方導電性接着剤層１２の厚さ方向への導電性が発現し、チップ２とチップ搭載用基板３０との導通が確保される。この場合、チップ２およびチップ搭載用基板３０は、導通用突起物３１を及び３１’の両方を有するものであってもよく、またどちらか一方のみ有するものであってもよい。図３に示したものは、導通用突起物３１を有するチップ２を用いた例である。
【００３６】
なお、異方導電性接着剤層１２が、熱硬化性異方導電性接着剤または粘接着剤型異方導電性接着剤からなる場合には、チップ２を該異方導電性接着剤層１２を介してチップ搭載用基板３０上に載置した後、該異方導電性接着剤の硬化温度以上に加熱して、チップ２の固着を行う。
また、異方導電性接着剤層１２が、熱可塑性異方導電性接着剤からなる場合には、チップ２を該熱可塑性異方導電性接着剤層１２を介してチップ搭載用基板３０上に載置した後、熱圧着を行って、チップの固着を行う。
【００３７】
また、前記接着性薄膜層１２が絶縁性接着剤からなる場合には、チップ２として、回路上に導通用突起物３１を有するチップを用いるか、あるいは導通用突起物３１’を有するチップ搭載用基板３０を用いる。もちろんこれらを併用してもよい。図６に示したものは、導通用突起物３１を有するチップ２および導通用突起物３１’を有するチップ搭載用基板３０を併用した例である。
【００３８】
この場合には、回路面に絶縁性接着剤層２２が転写されたチップ２を、該絶縁性接着剤層２２を介して、導通用突起物３１、３１’を有するチップ搭載用基板３０上に載置する。この時点では、チップ２とチップ搭載用基板３０との導通はとれていないので、絶縁性接着剤２２を流動化させて該導通用突起物３１、３１’を介してチップ２とチップ搭載用基板３０とを接続し、導通を確保した後、チップ２の固着を行う。
【００３９】
上記絶縁性接着剤層２２が、熱硬化性絶縁性接着剤または粘接着剤型絶縁性接着剤からなる場合には、チップ２を該絶縁性接着剤層２２を介してチップ搭載用基板上３０に載置した後、該絶縁性接着剤を硬化しないように加熱して、流動化させ、該導通用突起物３１、３１’を介してチップ２とチップ搭載用基板３０との間の導通を確保した後、絶縁性接着剤の硬化温度以上に加熱して、チップの固着を行う。
【００４０】
また、上記絶縁性接着剤層２２が、熱可塑性絶縁性接着剤からなる場合には、チップ２を該熱可塑性絶縁性接着剤を介してチップ搭載用基板３０上に載置した後、該熱可塑性絶縁性接着剤を加熱して、流動化させ、該導通用突起物３１、３１’を介してチップ２とチップ搭載用基板３０との間の導通を確保した後、該熱可塑性絶縁性接着剤の可塑化温度未満に冷却して、チップの固着を行う。
【００４１】
チップ２とチップ搭載用基板３０との接着固定は、フリップチップボンダー等により行うことができる。フリップチップボンダーは、加熱条件、加圧条件を精度良く設定できるものが好ましい。
このような本発明に係る半導体装置の製造方法によれば、チップ２とチップ搭載用基板３０とを、空間を生じることなく、密着した状態で固着できるので、樹脂封止を行っても、ボイドのない、信頼性の高い、半導体装置を得ることができる。
【００４２】
樹脂封止に用いられる樹脂としては、従来より半導体装置の樹脂封止に用いられてきた種々の熱硬化性樹脂が用いられる。
このような熱硬化性樹脂としては、具体的には、クレゾールノボラック型エポキシ、ナフタレン型エポキシ、ビフェニル型エポキシあるいは芳香族多官能型エポキシを主原料とし、フェノールノボラック等の一般に用いられる硬化剤およびシリカ、シリコーン、カーボン、フィラー等を混合した樹脂が好ましく用いられる。加熱硬化の条件は、使用する熱硬化性樹脂の種類に応じて適宜に定められる。
【００４３】
【発明の効果】
このような本発明に係る半導体装置の製造方法によれば、樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造できる。
【００４４】
【実施例】
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
なお、半導体装置の導通評価は、以下のようにして行なった。
評価用のチップとしては、図７に示す大きさが３mm×５mmで、直径９０μm、高さ３０μmの金製バンプ（導通用突起物）が４つ設けられた評価用ダミーチップを用いる。バンプは、２つが一組となり、金線で導通がとられている。したがって、ウエハには、上記のチップに対応するダミー回路が多数設けられている。
【００４５】
またチップ搭載用基板としては、図８に示す上記バンプの位置に対応する配線パターンを有する基板を評価用基板として用いる。
【００４６】
【実施例１】
バインダー樹脂としてアクリル樹脂１０重量部と、ウレタン系アクリレートオリゴマー１０重量部と、2,2-ジメトキシ-2-フェニルアセトン０．３重量部と、エポキシ樹脂１０５重量部と、ジシアンジアミド２．１２重量部と、アクリル系ゴム微粒子５重量部と、芳香族系ポリイソシアナート２重量部とからなる粘接着剤組成物を、剥離性シートとして表面張力35 mN/mのポリエチレンフィルム（厚さ：100μm)に塗布・乾燥し、厚さ６０μmの絶縁性粘接着剤層を有する粘接着テープを得、これを剥離性シートを有する絶縁性接着性薄膜層とした。
【００４７】
前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着（テープ貼付装置：リンテック社製、Adwill RAD-3500使用）した。半導体ウエハ裏面を研削（研削装置：ディスコ社製、DFG-840使用）して、厚さを300μmにし、その後研削面にダイシングテープ（Adwill G-19、リンテック社製）を貼付後、ダイシング装置（ディスコ社製、DAD-2H/6T）を使用して回路パターン毎に切断分離し、チップを得た。
【００４８】
回路面側に紫外線照射（紫外線照射装置：リンテック社製、Adwill RAD 2000m/6使用）を行い、次いで、接着性薄膜層上の剥離性シート上に強粘着テープを貼付し、これを剥離することで、接着性薄膜層上の剥離性シートを剥離し、チップの回路面に接着性薄膜層を残存させた。得られたチップをピックアップし、チップトレーに収納した。
【００４９】
次いでフリップチップボンダー（九州松下電器産業（株）製、FB30T-M）を用い、前記評価用基板に実装した。実装の際の、ステージ温度は６０℃、ヘッド温度は１８０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着剤層を完全に硬化させた。各端子間の抵抗値を、低抵抗率計（三菱化学製、Loresta-GP MCP-T600）を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【００５０】
［参考例２］
アクリル樹脂１０重量部と、エポキシ樹脂８０重量部と、ジシアンジアミド２重量部とからなる粘接着剤組成物に、平均粒径６〜１０μmのフレーク状銀粉を、樹脂固形分１００重量部に対し、１０重量部加え、異方導電性粘接着剤組成物を得た。得られた粘接着剤組成物を、剥離性シートとして表面張力35 mN/mのポリエチレンフィルム（厚さ：100μm)に塗布・乾燥し、厚さ４０μmの異方導電性の粘接着剤層を有する粘接着テープを得、これを剥離性シートを有する接着性薄膜層とした。
【００５１】
実施例１と同様にして、前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着した。また実施例１と同様にして、半導体ウエハ裏面を研削して、厚さを300μmにし、その後研削面にダイシングテープを貼付後、回路パターン毎に切断分離し、チップを得た。次いで、粘接着テープのポリエチレンフィルム上に強粘着テープを貼付し、これを剥離することで、粘接着テープのポリエチレンフィルムを剥離し、チップの回路面に粘接着剤層を残存させた。チップをピックアップし、チップトレーに収納した。
【００５２】
次いでフリップチップボンダーを用い、前記評価用基板に実装した。実装の際の、ステージ温度は６０℃、ヘッド温度は１３０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着剤層を完全に硬化させた。各端子間の抵抗値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【００５３】
【実施例３】
剥離性シートとしてアルキッド系剥離剤により剥離処理したポリエチレンナフタレートフィルム（厚さ２５μｍ：融点２７２℃：表面張力３４mN/m）の処理面に熱可塑性ポリイミド樹脂（Tg=115℃：宇部興産社製）からなる接着剤を塗布後、乾燥し、厚さ６０μmの絶縁性接着剤からなる接着性薄膜層を有するシートを作成した。
【００５４】
実施例１と同様にして、前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着した。また実施例１と同様にして、半導体ウエハ裏面を研削して、厚さを300μmにし、その後研削面にダイシングテープを貼付後、回路パターン毎に切断分離し、チップを得た。
次いで、接着性薄膜層上のポリエチレンナフタレートフィルム上に強粘着テープを貼付し、これを剥離することで、接着性薄膜層上のポリエチレンナフタレートフィルムを剥離し、チップの回路面に接着性薄膜層を残存させた。得られたチップをピックアップし、チップトレーに収納した。
【００５５】
次いでフリップチップボンダーを用い、前記評価用基板に実装した。実装の際の、ステージ温度は１５０℃、ヘッド温度は１８０℃、荷重は20Ｎ、時間は６０秒とした。
各端子間の抵抗値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【００５６】
【実施例４】
常温で固型のエポキシ樹脂（エポキシ当量３０００〜５０００）９０重量部と、常温で液状のエポキシ樹脂（エポキシ当量１８４〜１９４）１０重量部と、ジシアンジアミド２重量部とからなる接着剤組成物を、溶剤で希釈した状態で、実施例３で用いた剥離性シートに塗布後、乾燥し、厚さ６０μmの絶縁性の接着性薄膜層を有するシートを作成した。
【００５７】
実施例１と同様にして、前記した回路パターンを有する半導体ウエハ（６インチ、厚さ625μm）の回路面に、上記接着性薄膜層を常温で圧着した。また実施例１と同様にして、半導体ウエハ裏面を研削して、厚さを300μmにし、その後研削面にダイシングテープを貼付後、回路パターン毎に切断分離し、チップを得た。
次いで、接着性薄膜層上のポリエチレンナフタレートフィルム上に強粘着テープを貼付し、これを剥離することで、接着性薄膜上のポリエチレンナフタレートフィルムを剥離し、チップの回路面に接着性薄膜を残存させた。得られたチップをピックアップし、チップトレーに収納した。
【００５８】
次いでフリップチップボンダーを用い、前記評価用基板に実装した。実装の際の、ステージ温度は６０℃、ヘッド温度は１３０℃、荷重は20Ｎ、時間は６０秒とした。
実装後、１５０℃のオーブン中で６０分保持し、粘接着剤層を完全に硬化させた。各端子間の抵抗値を、低抵抗率計を用いて測定し、ａｂ間およびｃｄ間の導通と、その他の端子間の絶縁を確認した。
【図面の簡単な説明】
【図１】 本発明に係る製造方法の工程の概略を示す。
【図２】 本発明に係る製造方法の工程の概略を示す。
【図３】 本発明に係る製造方法の工程の概略を示す。
【図４】 本発明に係る他の製造方法の工程の概略を示す。
【図５】 本発明に係る他の製造方法の工程の概略を示す。
【図６】 本発明に係る他の製造方法の工程の概略を示す。
【図７】 本発明の実施例で用いた評価用チップの平面図を示す。
【図８】 本発明の実施例で用いた評価用基板の平面図を示す。
【符号の説明】
１…半導体ウエハ、２…チップ、１１…剥離性シート、
１２…接着性薄膜層（異方導電性接着剤層）、
２１…剥離性シート、
２２…接着性薄膜層（絶縁性接着剤層）、
３０…チップ搭載用基板、
３１,３１’…導通用突起物
Claims (1)
- 片面に剥離性シートを有し、かつ絶縁性接着剤からなる接着性薄膜層の剥離性シートが形成されていない面を介して、該接着性薄膜層を、表面に回路が形成された半導体ウエハの回路面に貼付することにより、半導体ウエハの回路面に、剥離シートが積層された接着性薄膜層を形成し、
該接着性薄膜層により半導体ウエハの回路面を保護しながら該半導体ウエハの裏面を研削し、
次いで該半導体ウエハを、回路毎に個別のチップに切断分離し、
次いで、該剥離性シートを該接着性薄膜層から剥離し、該個別のチップを該接着性薄膜層を介して、チップ搭載用基板の所定位置に載置し、
該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定し、
該チップの回路上および／またはチップ搭載用基板上には導通用突起物が有り、該接着性薄膜層を加熱により流動化させて該導通用突起物を介してチップとチップ搭載用基板との間に導通を確保することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32190399A JP4180206B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32190399A JP4180206B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144140A JP2001144140A (ja) | 2001-05-25 |
| JP4180206B2 true JP4180206B2 (ja) | 2008-11-12 |
Family
ID=18137703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32190399A Expired - Lifetime JP4180206B2 (ja) | 1999-11-12 | 1999-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4180206B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112219268A (zh) * | 2018-06-29 | 2021-01-12 | 琳得科株式会社 | 安装方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
| JP4659300B2 (ja) | 2000-09-13 | 2011-03-30 | 浜松ホトニクス株式会社 | レーザ加工方法及び半導体チップの製造方法 |
| US7749867B2 (en) | 2002-03-12 | 2010-07-06 | Hamamatsu Photonics K.K. | Method of cutting processed object |
| TWI326626B (en) | 2002-03-12 | 2010-07-01 | Hamamatsu Photonics Kk | Laser processing method |
| ES2377521T3 (es) | 2002-03-12 | 2012-03-28 | Hamamatsu Photonics K.K. | Método para dividir un sustrato |
| JP4358502B2 (ja) * | 2002-03-12 | 2009-11-04 | 浜松ホトニクス株式会社 | 半導体基板の切断方法 |
| TWI520269B (zh) | 2002-12-03 | 2016-02-01 | Hamamatsu Photonics Kk | Cutting method of semiconductor substrate |
| US8685838B2 (en) | 2003-03-12 | 2014-04-01 | Hamamatsu Photonics K.K. | Laser beam machining method |
| JP4170839B2 (ja) * | 2003-07-11 | 2008-10-22 | 日東電工株式会社 | 積層シート |
| JP2005064239A (ja) | 2003-08-12 | 2005-03-10 | Lintec Corp | 半導体装置の製造方法 |
| JP5428135B2 (ja) * | 2006-04-05 | 2014-02-26 | 日立化成株式会社 | 積層物及びその製造方法 |
| US20100317155A1 (en) * | 2007-02-09 | 2010-12-16 | Byoung-Un Kang | Multifunctional die attachment film and semiconductor packaging using the same |
| KR100963675B1 (ko) * | 2008-03-14 | 2010-06-15 | 제일모직주식회사 | 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법 |
| JP5436827B2 (ja) * | 2008-03-21 | 2014-03-05 | 日立化成株式会社 | 半導体装置の製造方法 |
| JP5040804B2 (ja) * | 2008-05-16 | 2012-10-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体素子検査構造 |
| JP5525200B2 (ja) * | 2008-07-28 | 2014-06-18 | 積水化学工業株式会社 | 半導体チップ積層体の製造方法 |
| JP5476033B2 (ja) * | 2009-04-24 | 2014-04-23 | 積水化学工業株式会社 | 半導体チップの実装方法 |
| JP2010258239A (ja) * | 2009-04-24 | 2010-11-11 | Sekisui Chem Co Ltd | 絶縁接着シート |
| JP5395701B2 (ja) * | 2010-02-19 | 2014-01-22 | 積水化学工業株式会社 | 接着シート用基材、接着シート及び半導体チップの実装方法 |
| TWI430376B (zh) * | 2011-02-25 | 2014-03-11 | The Method of Fabrication of Semiconductor Packaging Structure | |
| JP2013197557A (ja) * | 2012-03-23 | 2013-09-30 | Sumitomo Bakelite Co Ltd | 半導体素子の電位測定方法 |
| JP6271463B2 (ja) | 2015-03-11 | 2018-01-31 | 東芝メモリ株式会社 | 半導体装置 |
-
1999
- 1999-11-12 JP JP32190399A patent/JP4180206B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112219268A (zh) * | 2018-06-29 | 2021-01-12 | 琳得科株式会社 | 安装方法 |
| US20210111036A1 (en) * | 2018-06-29 | 2021-04-15 | Lintec Corporation | Mounting method of work |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144140A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180206B2 (ja) | 半導体装置の製造方法 | |
| TWI696681B (zh) | 薄膜狀接著劑、使用薄膜狀接著劑之半導體封裝體之製造方法 | |
| KR101044584B1 (ko) | 적층 시트 | |
| EP1248291B1 (en) | Adhesive sheet with conductor bodies for flip-chip mounting | |
| KR101140512B1 (ko) | 열경화형 다이본드 필름 | |
| JP6033734B2 (ja) | フィルム状接着剤、ダイシングテープ一体型フィルム状接着剤、及び、半導体装置の製造方法 | |
| US6541872B1 (en) | Multi-layered adhesive for attaching a semiconductor die to a substrate | |
| KR102276498B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US7169648B2 (en) | Process for producing a semiconductor device | |
| JPH10107048A (ja) | マルチチップ実装法、接着剤付チップ連、および接着剤付チップの製造方法 | |
| CN105339450A (zh) | 保护带及使用该保护带的半导体装置的制造方法 | |
| US7132755B2 (en) | Adhesive film for manufacturing semiconductor device | |
| JPH09505444A (ja) | 接着シートを用いたマルチチップ電子パッケージモジュール | |
| JP5710098B2 (ja) | 半導体装置の製造方法 | |
| CN112117251A (zh) | 芯片封装结构及其制作方法 | |
| JP2008098427A (ja) | 半導体装置の製造方法 | |
| JP2006318999A (ja) | 半導体装置製造用接着フィルム | |
| JP4271544B2 (ja) | 半導体装置の製造方法 | |
| JP3961672B2 (ja) | 樹脂封止チップ体の製造方法 | |
| CN107614641B (zh) | 半导体加工用带 | |
| US9153556B2 (en) | Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method | |
| WO2020162412A1 (ja) | フィルム状接着剤、接着シート、及び半導体装置 | |
| KR102629865B1 (ko) | 필름상 접착제, 접착 시트, 및 반도체 장치와 그 제조 방법 | |
| JPH0525439A (ja) | ダイボンド用シート | |
| WO2022149581A1 (ja) | 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4180206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |