KR102276498B1 - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR102276498B1
KR102276498B1 KR1020150138606A KR20150138606A KR102276498B1 KR 102276498 B1 KR102276498 B1 KR 102276498B1 KR 1020150138606 A KR1020150138606 A KR 1020150138606A KR 20150138606 A KR20150138606 A KR 20150138606A KR 102276498 B1 KR102276498 B1 KR 102276498B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor wafer
semiconductor device
resin composition
manufacturing
Prior art date
Application number
KR1020150138606A
Other languages
English (en)
Other versions
KR20160040110A (ko
Inventor
히로나리 모리
이타루 와타나베
요시노리 니시타니
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20160040110A publication Critical patent/KR20160040110A/ko
Application granted granted Critical
Publication of KR102276498B1 publication Critical patent/KR102276498B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 장치의 제조 방법은, 점착 부재와, 점착 부재의 점착면에 첩부된 반도체 웨이퍼를 구비하고, 점착 부재의 점착면에 대하여 반도체 웨이퍼의 회로 형성면이 첩부되어 있는 구조체를 준비하는 공정과, 반도체 웨이퍼의 회로 형성면에 점착 부재가 첩부된 상태로, 반도체 웨이퍼의 다이싱 영역을 따라서, 반도체 웨이퍼의 회로 형성면과는 반대측의 면에 대하여 소정 폭의 절입을 복수 형성하는 공정과, 유동 상태에 있는 반도체 봉지용 수지 조성물을 반도체 웨이퍼에 접촉시켜, 절입 내에 반도체 봉지용 수지 조성물을 충전하는 것과 함께, 반도체 웨이퍼의 회로 형성면과는 반대측의 면을 반도체 봉지용 수지 조성물에 의해 덮어 봉지하는 공정과, 반도체 봉지용 수지 조성물을 경화시키는 공정을 포함한다.

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
지금까지의 반도체 장치의 제조 프로세스에 있어서는, 개편화 (個片化) 한 반도체 칩을 개별적으로 봉지 수지에 의해 봉지하는 것이 행해지고 있었다. 이러한 종류의 기술로는, 예를 들어, 특허문헌 1 에 기재된 기술이 있다. 동 문헌에는, 반도체 칩을 콜렛에 의해 픽업하여, 기판에 실장한 후, 반도체 봉지용 에폭시 수지를 사용하여 트랜스퍼 몰드법에 의해 반도체 칩을 개별적으로 봉지하는 것이 기재되어 있다 (특허문헌 1).
특허문헌 2 에는, 반도체 웨이퍼로부터 칩을 개편화하는 기술이 기재되어 있다. 구체적으로는, 반도체 웨이퍼의 주면 (主面) 에 하프 다이싱에 의해 홈을 형성한다. 이면을 연마함으로써, 반도체로 이루어지는 칩을 개편화한다. 개편화된 칩은, 하지 (下地) 의 반도체가 표면에 노출된 상태로 픽업된 후, 다이 본딩되게 된다.
일본 공개특허공보 평9-107046호 일본 공개특허공보 2011-210927호
그러나, 상기 문헌에 기재된 반도체 패키지의 제조 프로세스에 있어서는 각 반도체 칩을 개별적으로 봉지하고 있었기 때문에, 생산성의 면에서 개선의 여지를 가지고 있었다.
또한, 발명자가 검토한 결과, 칩을 콜렛에 의해서 픽업할 때, 칩 조각 (치핑) 이 발생하는 것을 알 수 있었다. 즉, 상기 문헌에 기재된 기술에는, 신뢰성이라는 점에서 개선의 여지를 가지고 있었다.
본 발명자는 추가로 검토한 결과, 반도체 칩을 픽업할 때, 반도체 칩의 표면을 보호함으로써 치핑을 억제할 수 있음을 알아내었다. 이러한 지견에 근거하여 한층 더 예의 연구한 결과, 복수의 반도체 칩이 일체화된 구조체를 일괄 봉지하는 것과 함께, 인접 칩 사이를 분할함으로써, 측면과 이면 (회로 형성면과는 반대측) 이 봉지재층에 의해 덮인 반도체 칩이 얻어지는 것이 가능하다. 그리고, 이 반도체 칩에 있어서는 핸들링시의 치핑이 억제되는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
본 발명에 의하면, 점착 부재와, 상기 점착 부재의 점착면에 첩부 (貼付) 된 반도체 웨이퍼를 구비하고, 상기 점착 부재의 점착면에 대하여 상기 반도체 웨이퍼의 회로 형성면이 첩부되어 있는 구조체를 준비하는 공정과,
상기 반도체 웨이퍼의 회로 형성면에 상기 점착 부재가 첩부된 상태로, 상기 반도체 웨이퍼의 다이싱 영역을 따라서, 상기 반도체 웨이퍼의 회로 형성면과는 반대측의 면에 대하여 소정 폭의 절입 (切入) 을 복수 형성하는 공정과,
유동 상태에 있는 반도체 봉지용 수지 조성물을 상기 반도체 웨이퍼에 접촉시켜, 상기 절입 내에 상기 반도체 봉지용 수지 조성물을 충전하는 것과 함께, 상기 반도체 웨이퍼의 회로 형성면과는 반대측의 면을 상기 반도체 봉지용 수지 조성물에 의해 덮어 봉지하는 공정과,
상기 반도체 봉지용 수지 조성물을 경화시키는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 의하면, 주면에 회로가 형성된 반도체 웨이퍼를 준비하는 준비 공정과,
상기 반도체 웨이퍼를 접착층에 첩부하는 첩부 공정과,
상기 접착층에 첩부된 상태의 상기 반도체 웨이퍼에 다이싱 영역을 따라서 절입을 복수 형성하는 절입 공정과,
상기 반도체 웨이퍼의 상기 주면을 상기 접착층에 첩부한 상태로, 복수의 상기 절입과 상기 반도체 웨이퍼를 일괄적으로 봉지함으로써, 상기 절입의 내부 및 상기 반도체 웨이퍼의 이면 상에 반도체 봉지용 수지 조성물로 이루어지는 봉지재층을 형성하는 봉지 공정과,
상기 봉지재층을 상기 다이싱 영역을 따라서 분할함으로써, 측면 및 상기 이면에 상기 봉지재층이 형성된 복수의 반도체 칩을 얻는 분할 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 의하면, 주면에 회로가 형성된 반도체 칩과,
상기 주면에 형성되어 있는 범프와,
상기 반도체 칩의 측면 및 상기 주면과 반대측의 이면을 덮는 봉지재층을 구비하고 있고,
상기 반도체 칩의 측벽면의 일부가 상기 봉지재층의 측벽면에 덮이지 않고 노출되어 있는 반도체 장치가 제공된다.
본 발명에 의하면, 신뢰성 및 생산성이 우수한 반도체 장치의 제조 방법을 제공하는 것과 함께, 신뢰성의 면에서 개선된 반도체 장치를 제공할 수 있다.
상기 서술한 목적 및 그 밖의 목적, 특징 및 이점은, 이하에 서술하는 바람직한 실시형태 및 그것에 부수되는 다음의 도면에 의해 더욱 분명해진다.
도 1 은 본 실시형태에 관련된 반도체 장치의 일례를 나타내는 단면도이다.
도 2 는 본 실시형태에 관련된 반도체 장치의 일례를 나타내는 단면도이다.
도 3 은 본 실시형태에 관련된 반도체 장치의 일례를 나타내는 단면도이다.
도 4 는 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 5 는 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 6 은 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 7 은 본 실시형태에 관련된 반도체 장치의 일례를 나타내는 단면도이다.
도 8 은 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
도 9 는 본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서의 다이싱 영역을 나타내는 상면 (上面) 개념도이다.
도 10 은 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
이하, 본 발명의 실시형태에 대해서 도면을 이용하여 설명한다. 한편, 모든 도면에 있어서 동일한 구성 요소에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
<제 1 실시형태>
본 실시형태에 관련된 반도체 장치의 제조 방법에 대해서 설명한다.
본 실시형태에 관련된 반도체 장치 (8) 의 제조 방법은, 점착 부재 (10) (접착층) 와, 점착 부재 (10) 의 점착면에 첩부된 반도체 웨이퍼 (1) 를 구비하고, 점착 부재 (10) 의 점착면에 대하여 반도체 웨이퍼 (1) 의 회로 형성면이 첩부되어 있는 구조체 (7) 를 준비하는 공정과, 반도체 웨이퍼 (1) 의 회로 형성면에 점착 부재 (10) 가 첩부된 상태로, 반도체 웨이퍼 (1) 의 다이싱 영역을 따라서, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면에 대하여 소정 폭의 절입 (20) 을 복수 형성하는 공정과, 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 을 반도체 웨이퍼 (1) 에 접촉시켜, 절입 (20) 내에 반도체 봉지용 수지 조성물 (49) 을 충전하는 것과 함께, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 반도체 봉지용 수지 조성물 (49) 에 의해 덮어 봉지하는 공정과, 반도체 봉지용 수지 조성물 (49) 을 경화시키는 공정을 포함할 수 있다.
본 실시형태의 반도체 장치의 제조 방법에 있어서, 반도체 칩 (5) 의 회로 형성면 (주면 (3)) 과는 반대측의 면 (이면 (4)) 및 측면 (9) 을 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 에 의해 덮어 보호한 상태로, 콜렛에 의해 픽업할 수 있는 반도체 장치 (8) 를 얻을 수 있다. 이로써, 콜렛 등의 핸들링 장치에 의해서 픽업할 때에 반도체 칩 (5) 에 대하여 직접 핸들링 장치가 접촉하는 것을 방지하거나, 콜렛 등의 핸들링 장치가 접촉했을 때에 반도체 칩 (5) 에 대하여 가해지는 충격을 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 에 의해 완화시킬 수 있다. 이 때문에, 본 실시형태에 관련된 제조 방법에 의하면, 반도체 칩 (5) 을 콜렛 등의 핸들링 장치에 의해서 픽업할 때에 가해지는 충격으로 인해 반도체 칩 (5) 이 파손되어 버리는 (치핑) 것을 미연에 방지할 수 있다. 따라서, 신뢰성이 우수한 구조를 갖는 반도체 장치를 실현할 수 있다.
여기서, 특허문헌 2 에 기재되어 있는 개편화된 반도체 칩에 있어서는, 그 측면이나 이면 (범프가 형성된 면과는 반대측의 면) 은 보호되어 있지 않아, 하지의 반도체재가 노출된 상태이다. 이 표면이 노출된 상태로, 픽업이나 반송 등의 핸들링을 실시하면, 당해 반도체 칩에 있어서 치핑이 발생할 가능성이 높은 것이, 본 발명자의 검토에 의해 판명되었다.
이에 대하여, 본 실시형태의 제조 프로세스에 있어서는, 반도체 칩 (5) 의 측면 (9) 및 이면 (4) (주면 (3) 과는 반대측의 면) 에 봉지재층 (40) 을 형성한 상태로, 반도체 칩 (5) 을 핸들링할 수 있다. 이로써, 픽업이나 반송시에 발생하는 치핑을 억제할 수 있다. 따라서, 본 실시형태의 반도체 장치의 제조 방법에 의하면, 종래의 제조 프로세스와 비교하여 신뢰성이 우수한 반도체 장치 (8) 를 얻을 수 있다.
또한, 본 실시형태의 반도체 장치의 제조 방법에 의하면, 개편화한 후, 복수의 반도체 칩 (5) 을 일괄적으로 수지 봉지하는 것이 가능해진다. 이 때문에, 반도체 장치 (8) 의 생산성을 향상시킬 수 있다.
따라서, 본 실시형태에 있어서 신뢰성과 생산성을 양립시키는 것이 가능한 반도체 장치의 제조 방법을 실현할 수 있다.
이하, 반도체 장치의 제조 방법의 각 공정에 대해서 설명한다.
도 4, 5 는, 본 실시형태에 관련된 반도체 장치 (8) 의 제조 방법의 일례를 설명하기 위한 공정 단면도이다.
상기 도 4, 5 에 나타내는 바와 같이, 본 실시형태의 반도체 장치의 제조 방법은 반도체 웨이퍼 레벨 프로세스로 실시된다. 즉, 본 실시형태의 반도체 장치의 제조 방법은, 주면 (3) 에 회로가 형성된 반도체 웨이퍼 (1) 를 준비하는 준비 공정과, 반도체 웨이퍼 (1) 를 접착층 (보호 필름 (10)) 에 첩부하는 첩부 공정과, 접착층 (보호 필름 (10)) 에 첩부된 상태의 반도체 웨이퍼 (1) 에 다이싱 영역을 따라서 절입 (20) 을 복수 형성하는 절입 공정과, 반도체 웨이퍼 (1) 의 주면 (3) 을 접착층 (보호 필름 (10)) 에 첩부한 상태로, 복수의 절입 (20) 과 반도체 웨이퍼 (1) 를 일괄적으로 봉지함으로써, 절입 (20) 의 내부 및 반도체 웨이퍼의 이면 (4) 상에 반도체 봉지용 수지 조성물로 이루어지는 봉지재층 (40) 을 형성하는 봉지 공정과, 봉지재층 (40) 을 다이싱 영역을 따라서 분할함으로써, 측면 (9) 및 이면 (4) 에 봉지재층 (40) 이 형성된 복수의 반도체 칩 (5) 을 얻는 분할 공정을 포함할 수 있다.
본 실시형태에 있어서, 반도체 웨이퍼 (1) 는, 예를 들어, 실리콘 기판 상에 단층 또는 다층의 배선층이 형성된 것을 사용할 수 있다. 반도체 웨이퍼 (1) 에 있어서, 배선층이 형성된 측의 면을 회로 형성면 (주면 (3)) 이라고 칭하고 설명한다.
본 실시형태에 있어서, 상기 접착층으로는 동종 또는 이종의 접착층을 복수 사용해도 된다. 예를 들어, 접착층으로서, 각종 조작 목적으로 보호 필름 (10), 다이싱 필름 (30) 등을 사용해도 된다. 점착 부재 (예를 들어, 보호 필름 (10)) 는 점착 테이프 단체 (單體) 여도 되고, 지지 기재 상에 점착층을 형성한 것이어도 된다. 보호 필름 (10) 은, 반도체 웨이퍼 (1) 를 충격 등으로부터 보호할 수 있다. 전사 부재는, 반도체 칩 (5) 의 배치를 유지한 채로 접착층에 대한 접착면을 주면 (3) 에서 이면 (4) 으로, 또는 이면 (4) 에서 주면 (3) 으로 반대측으로 변경할 수 있다.
또한, 본 실시형태에 관련된 제조 방법의 각 공정에 있어서 사용하는 다이싱 필름 (30), 보호 필름 (10) 및 이형 필름 (50) 의 상세에 대해서는 후술한다.
먼저, 주면 (3) 에 회로가 형성된 반도체 웨이퍼 (1) 를 준비한다. 도 4(a) 에 나타내는 바와 같이, 회로 형성면 (주면 (3)) 의 전체에 걸쳐 복수의 외부 접속용 범프 (땜납 범프 (2)) 가 형성된 반도체 웨이퍼 (1) 를 준비한다. 본 실시형태에 있어서 웨이퍼란, 평면에서 볼 때 원형 형상이어도 되고, 사각형 형상이어도 된다. 당해 웨이퍼는 박층의 판 형상을 의미하고 있으며, 복수의 칩을 잘라낼 수 있을 정도의 면적을 적어도 가지고 있으면, 특별히 한정되지 않는다.
다음으로, 반도체 웨이퍼 (1) 를 접착층 (보호 필름 (10)) 에 첩부한다. 도 4(b) 에 나타내는 바와 같이, 준비한 반도체 웨이퍼 (1) 의 회로 형성면 (주면 (3)) 을 보호하기 위해, 당해 회로 형성면에 대하여 보호 필름 (10) 을 첩부하고, 당해 회로 형성면의 전체면을 보호 필름 (10) 에 의해 덮는다. 이렇게 함으로써, 후술하는 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 연마할 때, 회로 형성면에 가해지는 충격에 의해 당해 회로 형성면에 탑재된 전자 부품 등이 파손되는 것을 방지할 수 있다.
다음으로, 도 4(c) 에 나타내는 바와 같이, 보호 필름 (10) 을 첩부한 반도체 웨이퍼 (1) 의 회로 형성면 (주면 (3)) 과는 반대측의 면 (이면 (4)) 을 제거한다. 이로써, 반도체 웨이퍼 (1) 의 막두께를 얇게 한다. 예를 들어, 화학 기계적 연마 (CMP) 등에 의해 반도체 웨이퍼 (1) 의 이면 (4) 을 연마할 수 있다. 구체적으로는, 보호 필름 (10) 을 첩부한 상태의 반도체 웨이퍼 (1) 를 연마 장치 상에 고정시키고, 당해 반도체 웨이퍼 (1) 의 두께가 소정의 두께가 되도록 회로 형성면과는 반대측의 면을 연마한다.
본 실시형태에 있어서, 막두께를 얇게 하는 공정 후의 반도체 웨이퍼 (1) 의 막두께의 상한치는, 예를 들어 300 ㎛ 이하로 해도 되고, 200 ㎛ 이하로 해도 된다. 이로써, 얻어지는 반도체 장치의 박층화를 실현할 수 있다. 한편, 당해 막두께의 하한치는 특별히 한정되지 않지만, 예를 들어 100 ㎛ 이상으로 해도 되고, 150 ㎛ 이하로 해도 된다. 이로써, 반도체 웨이퍼 (1) 나 반도체 칩 (5) 의 기계 강도를 충분히 얻을 수 있다.
최근에는, 반도체 장치를 탑재하는 전자 기기에 대하여 소형화 및 경량화 등의 요구가 높아지고 있다. 이러한 요구를 만족시킬 목적에서 반도체 웨이퍼의 박층화가 행해지고 있다. 최근의 반도체 웨이퍼를 박층화한 프로세스에 있어서, 상기 서술한 콜렛 등의 핸들링 장치에 의해서 픽업할 때에 가해지는 충격으로 인해 반도체 칩이 파손되어 버린다는 문제는, 보다 더 두드러지게 나타나는 경향에 있다.
그러나, 본 실시형태의 제조 프로세스에 의하면, 전술한 바와 같이 박층화한 반도체 웨이퍼 (1) 를 사용한 경우에 있어서도, 콜렛 등의 핸들링 장치에 의해서 픽업할 때에 가해지는 충격으로 인해 반도체 칩이 파손되어 버리는 것을 충분히 억제하는 것이 가능하다. 전술한 바와 같이, 반도체 칩 (5) 의 측면 (9) 및 이면 (4) (주면 (3) 과는 반대측의 면) 에 봉지재층 (40) 을 형성한 상태로, 반도체 칩 (5) 을 핸들링할 수 있기 때문이다.
또한, 본 실시형태에 관련된 제조 방법에 있어서는, 전술한 바와 같이 보호 필름 (10) 을 첩부한 상태로 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 연마하기 때문에, 연마시에 발생하는 응력에 의해 반도체 웨이퍼 (1) 의 회로 형성면에 탑재된 전자 부품 등이 파손되어 버리는 것을 효과적으로 방지할 수 있다.
다음으로, 반도체 웨이퍼의 절입 공정에 대해서 설명한다.
도 9 는, 상면에서 볼 때에 있어서 반도체 웨이퍼 (1) 의 다이싱 영역을 나타내는 상면 개념도이다. 이 상면 개념도는 실제의 프로세스와는 다르지만, 다이싱 영역을 이해할 목적에서 사용할 수 있다. 도 9 의 반도체 웨이퍼 (1) 는 원형 형상을 가지고 있다. 제 1 다이싱 라인 (13) 은, 제 2 다이싱 라인 (14) 과 직교하는 방향에 위치하고 있다. 이들 다이싱 라인을 따라서 다이싱을 실시할 수 있다. 또한, 제 1 다이싱 라인 (13) 과 제 2 다이싱 라인 (14) 에 의해 구획된 영역이, 반도체 칩이 되는 반도체 칩 에어리어 (15) 이다. 다이싱 영역의 폭을 좁힘으로써 유효 칩 수를 높이는 것이 가능해진다. 도 9 중의 L1 은 다이싱 폭 (분할 폭) 을 가리킨다.
본 실시형태의 절입 공정에서는, 접착층 (보호 필름 (10)) 에 첩부된 상태의 반도체 웨이퍼 (1) 에 다이싱 영역을 따라서 절입을 복수 형성한다. 바꿔 말하면, 본 실시형태에서는, 반도체 웨이퍼 (1) 의 일부의 영역에 대해서, 막두께 방향으로 소정 깊이분만큼 제거한다. 이로써, 반도체 웨이퍼 (1) 에 절입 (20) 이 형성된다. 절입 (20) 이 형성된 후, 잘려나가고 남겨진 부분 (징검다리부 (6)) 은 인접하는 반도체 칩을 접합할 수 있다. 요컨대, 반도체 웨이퍼 (1) 의 징검다리부 (6) 는, 절입 (20) 의 바닥면에서부터 주면 (3) 까지의 영역을 가리킨다. 징검다리부 (6) 는, 평면에서 볼 때, 다이싱 영역을 따라서 형성되어 있다. 징검다리부 (6) 에 의해 모든 반도체 칩은 서로 이간되지 않고 일체화하는 것이 가능해진다. 이로써, 반도체 칩의 위치 어긋남을 일으키지 않고서 일련의 봉지 공정이나 분할 공정을 실시할 수 있다.
절입 (20) 의 형성에 대해서 구체적으로 설명한다. 도 4(d) 에 나타내는 바와 같이, 보호 필름 (10) 을 회로 형성면에 첩부한 상태인 채로, 반도체 웨이퍼 (1) 의 다이싱 영역을 따라서, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면에 대하여 소정 폭의 절입 (20) 을 복수 형성한다. 즉, 보호 필름 (10) 을 회로 형성면에 첩부한 상태인 채로, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면 (이면 (4)) 에서부터 당해 반도체 웨이퍼 (1) 를 하프 커트한다. 요컨대, 박막 처리된 반도체 웨이퍼 (1) 의 이면 (4) 에 절입 (20) 을 형성할 수 있다. 절입 (20) 의 형성에는, 다이싱 블레이드, 레이저 등을 사용할 수 있다.
또한 본 실시형태에서는, 프로세스를 간략화할 수 있기 때문에, 반도체 웨이퍼 (1) 의 이면 (4) 측에서부터 다이싱을 실시하는 공정을 설명했지만, 이에 한정되지 않고, 주면 (3) 측에서부터 다이싱을 실시해도 된다. 이 경우, 반도체 웨이퍼 (1) 를 박층화 처리한 후, 반도체 웨이퍼 (1) 의 주면 (3) 에서 이면 (4) 으로 접착층을 바꿔 붙이는 전사 공정을 실시한다. 전사 공정 후, 절입을 주면 (3) 측에 형성할 수 있다.
절입 폭 (L1) 의 하한치는 특별히 한정되지 않지만, 예를 들어 50 ㎛ 이상으로 해도 되고, 60 ㎛ 이상으로 해도 된다. 이로써, 반도체 칩 (5) 의 측면 (9) 상의 봉지재층 (40) 의 막두께를 조정할 수 있다. 또한, 절입 폭 (L1) 의 상한치는 특별히 한정되지 않지만, 예를 들어 300 ㎛ 이하로 해도 되고, 200 ㎛ 이하로 해도 되고, 100 ㎛ 이하로 해도 된다. 이로써, 유효 칩 수를 높일 수 있다.
한편, 절입 깊이는, 인접하는 반도체 칩의 사이가 반도체 칩 (5) 의 일부 (징검다리부 (6)) 에서 접합되어 있으면, 특별히 한정되지 않는다. 절입 (20) 의 깊이의 하한치는, 예를 들어 박층화 후의 반도체 웨이퍼 (1) 의 50 ％ 이상으로 해도 되고, 60 ％ 이상으로 해도 된다. 이로써, 반도체 칩 (5) 의 측면 (9) 상에 있어서의 봉지재층 (40) 의 형성 영역을 넓히는 것이 가능해진다. 한편, 상기 절입 깊이의 상한치는 특별히 한정되지 않지만, 예를 들어, 박층화 후의 반도체 웨이퍼 (1) 의 80 ％ 이하로 해도 되고, 70 ％ 이하로 해도 된다. 이로써, 징검다리부 (6) 의 강도를 높여, 핸들링시에 반도체 칩 (5) 끼리 위치가 어긋나는 것을 억제할 수 있다.
본 실시형태에 있어서의 절입 (20) 은, 단면 (斷面) 에서 볼 때 등간격으로 형성하는 것이 바람직하다. 이 절입 (20) 의 폭이나 깊이는, 당해 절입 (20) 을 형성한 후의 반도체 웨이퍼 (1) 의 강도나 회로 배치 등의 조건을 고려하여 설정하는 것이 일반적이다. 그 때문에, 절입 (20) 의 폭은 반도체 장치 (8) 의 설계 단계에 있어서 상기 서술한 조건을 감안하여, 상기 수치 범위 내가 되도록 적절히 설정하면 된다.
여기서 절입 (20) 이란, 보호 필름 (10) 을 회로 형성면에 첩부한 상태인 채로, 반도체 웨이퍼 (1) 의 다이싱 영역을 따라서 예를 들어 다이싱 블레이드를 삽입하고, 완전히 반도체 웨이퍼 (1) 를 절단하지 않도록 상기 다이싱 블레이드의 동작을 멈춤으로써 형성된 것을 가리킨다. 즉, 절입 (20) 이란, 반도체 웨이퍼 (1) 의 두께 방향에 있어서, 반도체 웨이퍼 (1) 의 일면 (주면 (3) 또는 이면 (4)) 에서부터 당해 반도체 웨이퍼 (1) 를 하프 커트하여 형성된 홈을 가리킨다. 또, 상기 서술한 반도체 웨이퍼 (1) 를 하프 커트한다는 것은, 당해 반도체 웨이퍼 (1) 를 완전히 절단 분리하지 않고, 자른 후에 남은 부분이 생기도록 반도체 웨이퍼 (1) 의 두께의 5 할 내지 7 할 정도를 절삭하는 것을 가리킨다. 이와 같이, 절입 (20) 을 형성함으로써, 후술하는 공정에 있어서 개편화하여 얻어지는 반도체 칩 (5) 이, 반도체 웨이퍼 (1) 에 대하여 절입 (20) 을 형성할 때에 완전히 절단되지 않고 잔존한 부분에 의해 서로 연결된 상태의 구조체 (7) 를 얻을 수 있다.
다음으로, 반도체 웨이퍼의 일괄 봉지 공정에 대해서 설명한다.
반도체 웨이퍼 (1) 의 주면 (3) 을 접착층 (보호 필름 (10)) 에 첩부한 상태로, 복수의 절입 (20) 과 반도체 웨이퍼 (1) 를 일괄적으로 봉지한다. 바꿔 말하면, 인접하는 반도체 칩이 서로 징검다리부 (6) 에 의해 결합된 상태로, 복수의 반도체 칩이 일체화된 구조체를 일괄 봉지할 수 있다. 이로써, 절입 (20) 의 내부 및 반도체 웨이퍼 (1) 의 이면 (4) 상에 반도체 봉지용 수지 조성물로 이루어지는 봉지재층 (40) 을 형성할 수 있다.
구체적으로 는, 도 4(e) 에 나타내는 바와 같이, 지지 기재 상에 액상의 반도체 봉지용 수지 조성물을 준비한다. 예를 들어, 이형 필름 (50) (지지 기재) 상에, 용융시킴으로써 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 을 배치한다. 요컨대, 이형 필름 (50) 상의 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 과, 보호 필름 (10) 에 주면 (3) 이 접착되어 있는 반도체 웨이퍼 (1) 의 이면 (4) 을 대향 배치시킨다.
계속해서, 도 5(a) 에 나타내는 바와 같이, 용융 상태 등의 유동 가능한 상태로 한 것에 의해서 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 을, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면 (이면 (4)) 으로 압접한다. 그리고, 반도체 봉지용 수지 조성물 (49) 을 가열 처리에 의해 경화시킴으로써 봉지재층 (40) 을 형성할 수 있다. 이로써, 절입 (20) 내에 반도체 봉지용 수지 조성물 (49) 을 충전하는 것과 함께, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면 (이면 (4)) 을 반도체 봉지용 수지 조성물 (49) 에 의해 덮어 봉지한다. 즉, 봉지재층 (40) 에 의해 반도체 웨이퍼 (1) 에 형성된 절입 (20) 을 메우는 것과 함께, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면 (이면 (4)) 의 전체에 봉지재층 (40) 을 형성할 수 있다.
또한, 반도체 웨이퍼 (1) 의 측벽면 상에도 봉지재층 (40) 이 형성되어 있다. 바꿔 말하면, 평면에서 볼 때, 반도체 웨이퍼 (1) 의 측벽면의 외주를 덮도록 봉지재층 (40) 이 형성된다.
본 실시형태에 있어서는, 제조한 반도체 칩 (5) 을 콜렛으로 픽업할 때에, 당해 콜렛에 의해 흡착시키는 부위를 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 에 의해 보호할 수 있다. 이로써, 반도체 칩 (5) 의 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물 (49) 의 경화체로 덮어 보호한 상태로, 얻어진 반도체 칩 (5) 을 콜렛 등의 핸들링 장치에 의해서 픽업할 수 있게 된다. 이 때문에, 본 실시형태에 관련된 제조 방법에 의하면, 반도체 칩 (5) 을 콜렛 등의 핸들링 장치에 의해서 픽업할 때에 가해지는 충격으로 인해 당해 반도체 칩 (5) 이 파손되어 버릴 가능성을 미연에 방지할 수 있다.
이상과 같이 본 실시형태에 있어서는, 상기 서술한 첩부 공정, 절입 공정, 및 봉지 공정을 포함하는 일련의 공정을, 반도체 웨이퍼 (1) 의 일면 (예를 들어, 주면 (3)) 이 접착층 (동일한 보호 필름 (10)) 에 첩부된 상태로 실시하는 것이 가능하다. 이로써, 본 실시형태의 제조 프로세스를 간략화할 수 있기 때문에, 생산성을 높일 수 있다.
여기서, 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 이란, 용융 상태에 있는 열경화성 수지 조성물이어도 되고, 액상의 수지 조성물이어도 되며, 필름상 또는 시트상으로 성형된 수지 조성물이 연화된 상태에 있는 것이어도 된다. 반도체 봉지용 수지 조성물 (49) 의 배치 방법으로는, 반도체 봉지용 수지 조성물로 이루어지는 필름을 적층 배치해도 되고, 반도체 봉지용 수지 조성물로 이루어지는 페이스트를 폿팅에 의해 배치해도 된다.
여기서, 절입 (20) 및 반도체 웨이퍼 (1) 를 반도체 봉지용 수지 조성물 (49) 에 의해 봉지하는 공정에 대해서, 반도체 봉지용 수지 조성물로서 고형의 과립상 수지 조성물을 사용하는 경우를 예로 들어 상세히 설명한다.
반도체 봉지용 수지 조성물 (49) 을 사용하여 반도체 칩 (5) 을 봉지하는 방법은 특별히 한정되지는 않고, 트랜스퍼 성형법, 압축 성형법, 인젝션 성형법, 라미네이션법 등을 들 수 있지만, 고정된 반도체 칩 (5) 의 위치 어긋남이 잘 발생하지 않는 압축 성형법이 바람직하다. 또한, 압축 성형하여 반도체 칩 (5) 을 봉지하는 경우에는, 분립상의 수지 조성물을 사용하여 수지 봉지해도 된다. 또, 반도체 봉지용 수지 조성물 (49) 의 상세에 대해서는 후술한다.
구체적으로는, 압축 성형 금형의 상형 (上型) 과 하형 사이에 과립상의 수지 조성물이 수용된 수지 재료 공급 용기를 설치한다. 이어서, 접착층 (보호 필름 (10)) 을 첩부한 반도체 웨이퍼 (1) 를, 클램프, 흡착과 같은 고정 수단에 의해서 압축 성형 금형의 상형과 하형의 일방에 고정시킨다. 이하에서는, 반도체 웨이퍼 (1) 를, 회로 형성면과는 반대측의 면이 수지 재료 공급 용기에 대면하도록 압축 성형 금형의 상형에 고정시킨 경우를 예로 들어 설명한다.
다음으로, 감압하, 금형의 상형과 하형의 간격을 좁히면서, 수지 재료 공급 용기의 바닥면을 구성하는 셔터 등의 수지 재료 공급 기구에 의해, 칭량된 과립상의 수지 조성물을 하형이 구비하는 하형 캐비티 내에 공급한다. 이 금형의 캐비티 내에는, 사전에 이형 필름 (50) 을 정치 (靜置) 시켜 둘 필요가 있다. 이것에 의해, 과립상의 수지 조성물은 하형 캐비티 내에서 소정 온도로 가열되고, 그 결과, 이형 필름 (50) 상에 용융시킨 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 을 준비할 수 있다. 이어서, 금형의 상형과 하형을 결합시킴으로써, 용융시킨 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 을 상형에 고정된 반도체 웨이퍼 (1) 에 대하여 밀어 누른다. 이렇게 함으로써, 반도체 웨이퍼 (1) 에 형성된 절입 (20) 을 용융 상태의 반도체 봉지용 수지 조성물 (49) 에 의해 메울 수 있음과 함께, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 반도체 봉지용 수지 조성물 (49) 로 덮을 수 있다. 그 후, 금형의 상형과 하형을 결합시킨 상태를 유지하면서, 반도체 봉지용 수지 조성물 (49) 을 경화시킨다.
여기서, 압축 성형을 실시하는 경우에는, 금형 내를 감압 하로 하면서 수지 봉지를 실시하는 것이 바람직하고, 진공 조건 하이면 더욱 바람직하다. 이렇게 함으로써, 인접하는 반도체 칩 (5) 사이에 형성된 간격에 대하여 반도체 봉지용 수지 조성물 (49) 을, 미충전 부분을 남기지 않고 양호하게 충전할 수 있다.
압축 성형에 있어서의 성형 온도는 특별히 한정되는 것은 아니지만, 50 ∼ 200 ℃ 가 바람직하고, 80 ∼ 180 ℃ 가 특히 바람직하다. 또한, 성형 압력은 특별히 한정되는 것은 아니지만, 0.5 ∼ 12 ㎫ 인 것이 바람직하고, 1 ∼ 10 ㎫ 가 특히 바람직하다. 그리고 성형 시간은 30 초 ∼ 15 분인 것이 바람직하고, 1 ∼ 10 분이 특히 바람직하다. 성형 온도, 압력, 시간을 상기 범위로 함으로써, 용융 상태의 반도체 봉지용 수지 조성물 (49) 이 충전되지 않은 부분이 발생하는 것과 반도체 웨이퍼 (1) 의 위치가 어긋나 버리는 것의 양방을 방지할 수 있다.
계속해서, 본 실시형태에 있어서의 분할 공정에 대해서 설명한다.
상기 분할 공정으로는, 봉지재층 (40) 을 다이싱 영역을 따라서 분할함으로써, 측면 (9) 및 이면 (4) 에 봉지재층 (40) 이 형성된 복수의 반도체 칩 (5) 을 얻을 수 있다.
먼저, 도 5(b) 에 나타내는 바와 같이, 이형 필름 (50) 을 박리한다.
이어서, 도 5(c) 에 나타내는 바와 같이, 보호 필름 (10) 을 반도체 웨이퍼 (1) 에 첩부한 상태로, 절입 (20) 에 충전된 반도체 봉지용 수지 조성물 (49) 의 경화체 (봉지재층 (40)) 및 반도체 웨이퍼 (1) 를 절단하여, 봉지재층 (40) 에 의해 봉지된 복수의 반도체 칩 (5) 으로 개편화한다. 이 때, 보호 필름 (10) 은 봉지재층 (40) 과 함께 절단되어도 되고, 절단되지 않고 복수의 반도체 칩 (5) 에 걸쳐서 첩부된 상태를 유지하고 있어도 되지만, 반도체 장치 (8) 의 생산성을 향상시키는 관점에서, 반도체 칩 (5) 을 개편화할 때에는 보호 필름 (10) 이 절단되지 않고 반도체 칩 (5) 에 걸쳐서 첩부된 상태를 유지할 수 있도록 하는 것이 바람직하다. 또, 상기 서술한 반도체 칩 (5) 의 개편화에는, 다이싱 블레이드, 레이저 등을 사용할 수 있다.
다음으로, 도 5(d) 에 나타내는 바와 같이, 보호 필름 (10) 을 반도체 장치 (8) 로부터 박리한다. 이렇게 함으로써, 본 실시형태에 관련된 반도체 장치 (8) 를 제조하는 것이 가능하다. 또 보호 필름 (10) 은, 반도체 장치 (8) 와의 사이의 밀착성을 저감시킨 후에, 당해 반도체 칩 (5) 으로부터 박리하는 것이 바람직하다. 구체적으로는, 보호 필름 (10) 과 반도체 칩 (5) 의 접착 부위에 대하여, 예를 들어 자외선 조사나 열 처리를 실시함으로써, 당해 접착 부위를 형성하고 있는 보호 필름 (10) 의 점착층을 열화시키는 것에 의해 밀착성을 저감시키는 방법을 들 수 있다.
또한, 얻어진 반도체 장치 (8) 는 필요에 따라서 기판에 실장하는 것도 가능하다. 또, 제조한 반도체 장치를 기판에 실장할 때에는, 플립 칩 본더나 다이 본더 등의 공지된 장치를 사용하는 것이 가능하다.
지금까지의 공정에 의해, 절입 (20) 의 내부에 충전된 반도체 봉지용 수지 조성물 (49) 의 경화체 (봉지재층 (40)) 및 반도체 웨이퍼 (1) 를 절단함으로써, 복수의 반도체 칩 (5) 으로 개편화할 수 있다. 이로써, 복수의 반도체 칩 (5) 각각의 회로 형성면 (주면 (3)) 과는 반대측의 면 (이면 (4)) 및 측면 (9) 중 적어도 일부가 반도체 봉지용 수지 조성물 (49) 의 경화체 (봉지재층 (40)) 에 의해 덮여 있는 반도체 장치 (8) 를 얻을 수 있다.
이상으로부터, 본 실시형태의 반도체 장치의 제조 방법에 의해 반도체 장치 (8) 를 얻을 수 있다.
본 실시형태에 관련된 제조 방법에 의하면, 반도체 칩 (5) 의 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 에 의해 덮어 보호한 상태로, 콜렛 등의 핸들링 장치에 의해서 픽업할 수 있는 반도체 칩 (5) 을 얻을 수 있다. 이로써, 콜렛 등의 핸들링 장치가 직접 반도체 칩 (5) 에 접촉하는 것을 방지할 수 있음과 함께, 콜렛 등의 핸들링 장치에 의해서 픽업했을 때에 반도체 칩 (5) 에 대하여 가해지는 충격을 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 에 의해 완화시킬 수 있다. 그 때문에, 본 실시형태에 관련된 제조 방법에 의하면, 콜렛 등의 핸들링 장치에 의해서 픽업할 때에 가해지는 충격으로 인해 반도체 칩 (5) 이 파손되어 버릴 가능성을 미연에 방지할 수 있다. 즉, 본 실시형태에 관련된 제조 방법에 의하면, 콜렛 등의 핸들링 장치에 의해 흡착하여 픽업할 때에 반도체 칩 (5) 에 대하여 가해지는 충격으로 인한 영향을 완화시키는 것이 가능하다. 따라서, 본 실시형태에 관련된 제조 방법에 의하면, 종래의 제조 방법과 비교하여 신뢰성이 우수한 반도체 장치 (8) 를 제조할 수 있다. 또한, 본 실시형태에 관련된 제조 방법에 의하면, 개편화한 후에 기판에 배치하지 않고 얻어진 복수의 반도체 칩 (5) 을 일괄적으로 수지 봉지하는 것이 가능해진다. 이 때문에, 종래의 제조 방법과 비교하여 생산 효율을 비약적으로 향상시키는 것이 가능해진다. 또한, 본 실시형태에 관련된 제조 방법에 의해 얻어진 반도체 장치 (8) 를 기판에 실장한 경우에는, 봉지재층 (40) 과 기판이 이간된 구조이기 때문에, 봉지재층 (40) 과 기판 사이에서 생기는 밀착 불량을 억제하는 것도 가능하여, 신뢰성을 한층 더 향상시킬 수 있다.
본 실시형태에 관련된 반도체 장치에 대해서 설명한다.
도 1 ∼ 3 은, 본 실시형태에 관련된 반도체 장치 (8) 의 일례를 나타내는 단면도이다.
도 1 ∼ 3 에 나타내는 바와 같이, 본 실시형태에 관련된 반도체 장치 (8) 는, 반도체 칩 (5) 과, 반도체 칩 (5) 의 하면 (주면 (3)) 에 형성된 땜납 범프 (2) 와, 반도체 칩 (5) 의 천장면 및 측면 중 적어도 일부를 덮는 봉지재층 (40) 을 구비하고, 땜납 범프 (2) 의 전체 또는 일부분이 노출되어 있다.
구체적으로는, 도 1 에 나타내는 반도체 장치 (8) 는, 주면 (3) 에 회로가 형성된 반도체 칩 (5) 과, 반도체 칩 (5) 의 측면 (9) 및 이면 (4) 을 덮는 봉지재층 (40) 과, 평면에서 볼 때, 반도체 칩 (5) 의 주위에 봉지재층 (40) 이 형성되어 있고, 반도체 칩 (5) 의 주면 (3) 영역 상에만 형성되어 있는 범프 (땜납 범프 (2)) 를 구비하는 것이다. 도 1 에 나타내는 바와 같이, 반도체 칩 (5) 의 이면 (4) 의 전체가 봉지재층 (40) 에 의해 덮여 있다. 도 1 에 나타내는 반도체 장치 (8) 는, 제 1 실시형태의 제조 공정의 도 4(d) 에 있어서, 징검다리부 (6) 가 남지 않는 깊이까지 절입 (20) 을 반도체 웨이퍼 (1) 에 넣음으로써 형성할 수 있다. 요컨대, 제 1 실시형태의 변형예로는, 반도체 웨이퍼 (1) 의 이면 (4) 에서 주면 (3) 까지 도달하는 절입 (20) 을 형성할 수 있다. 이로써, 개편화된 반도체 칩이 형성된다. 이 경우, 보호 필름 (10) 의 내부까지 절입을 넣어도 된다. 또한, 절입 (20) 을 형성한 후, 인접한 반도체 칩 사이를 넓히는 확장 공정을 실시해도 된다. 예를 들어, 보호 필름 (10) 을 면내 방향으로 확장시켜 인접한 반도체 칩의 간격을 소정의 간격으로 넓힐 수 있다. 또한, 면내 방향으로 균등하게 확장시켜도 되고, 가열한 상태로 확장시켜도 된다. 확장 공정에는, 예를 들어 일반적인 익스팬드 장치가 사용된다. 확장 공정에 의해 반도체 장치 (8) 의 측면 (9) 상의 봉지재층 (40) 의 막두께를 한층 더 두껍게 할 수 있기 때문에, 신뢰성이 우수한 구조를 실현할 수 있다.
한편, 도 2 에 나타내는 반도체 장치 (8) 에서는, 단면에서 볼 때, 반도체 칩의 우측 측벽면의 일부가 봉지재층 (40) 의 측벽면 (측면 (43)) 에 덮이지 않고 노출되어도 된다. 반도체 칩 (5) 의 이면 (4) 의 전체가 봉지재층 (40) 으로 덮여 있다. 도 2 에 나타내는 반도체 장치 (8) 는, 제 1 실시형태의 제조 공정 중의 도 5(d) 의 공정에서 얻어진다. 이 반도체 장치 (8) 는, 반도체 웨이퍼 (1) 의 외연부에 대응하는 위치에 형성된다.
한편, 도 3 에 나타내는 반도체 장치 (8) 에서는, 단면에서 볼 때, 반도체 칩의 양측 측벽면의 일부가 봉지재층 (40) 의 측벽면 (측면 (43)) 에 덮이지 않고 노출되어도 된다. 반도체 칩 (5) 의 이면 (4) 의 전체가 봉지재층 (40) 으로 덮여 있다. 도 3 에 나타내는 반도체 장치 (8) 는, 제 1 실시형태의 제조 공정중의 도 5(d) 의 공정에서 얻어진다. 이 반도체 장치 (8) 는, 반도체 웨이퍼 (1) 의 외연부를 제외한 내부에 대응하는 위치에 형성된다.
이와 같이 노출되어 있는 반도체 칩의 벽면 (측면 (9)) 은, 상기 징검다리부 (6) 의 분할면 (다이싱면) 에 대응한다. 당해 징검다리부 (6) 는, 봉지재층 (40) 으로 덮여 있는 반도체 칩 (5) 의 측면 (9) 보다 돌출되어 있는 연장부로서, 주면 (3) 과 동일 평면을 형성할 수 있다. 이 징검다리부 (6) 는, 반도체 칩 (5) 의 주면 (3) 측에 위치해도 된다. 예를 들어, 징검다리부 (6) 는, 평면에서 볼 때, 주면 (3) 중 회로가 형성된 회로 형성면의 외측 주위를 덮는 위치에 형성할 수 있다. 또한, 징검다리부 (6) 는, 주면 (3) 의 회로 형성면의 외측 주위의 전체 둘레를 덮고 있어도 된다. 징검다리부 (6) 에는, 주면 (3) 에 회로가 형성되지 않은 구조로 해도 된다. 징검다리부 (6) 에 의해, 그 내측의 회로 형성면이 핸들링시에 있어서 치핑되는 것을 억제할 수 있다.
또한, 도 2 에 나타내는 봉지재층 (40) 은, 반도체 칩 (5) 의 좌측 측벽면의 전체를 덮을 수 있다. 당해 봉지재층 (40) 의 천장면 (면 (41)) 과 반대측의 면 (45) 은, 반도체 칩 (5) 의 주면 (3) 과 동일 평면을 구성할 수 있다.
본 실시형태에 관련된 반도체 장치 (8) 는, 반도체 칩 (5) 의 천장면 (이면 (4)) 의 전체 및 측면 (9) 중 적어도 일부가 봉지재층 (40) 에 의해 덮여 있는 반도체 칩 (5) 을 구비하고 있다. 이렇게 함으로써, 반도체 장치 (8) 를 제조할 때에, 반도체 칩 (5) 을 콜렛에 의해 픽업했다고 해도, 당해 반도체 칩 (5) 이 파손되어 버리는 것을 미연에 방지할 수 있다. 이 때문에, 본 실시형태에 관련된 제조 프로세스에 의해 얻어진 반도체 장치 (8) 는, 종래의 반도체 장치와 비교하여 신뢰성이 우수하다.
또한, 본 실시형태에 있어서, 반도체 칩 (5) 의 하면 (주면 (3)) 전체가 노출되어 있다. 바꿔 말하면, 반도체 칩 (5) 의 주면 (3) 전체가 봉지재층 (40) 에 의해 덮여 있지 않다. 이로써, 반도체 칩 (5) 의 땜납 범프 (2) 는, 봉지재층 (40) 이 덮여 있지 않고 노출된 구조로 할 수 있다. 이 경우, 예를 들어, 반도체 칩 (5) 의 주면 (3) 은, 봉지재층 (40) 의 천장면 (면 (41)) 과는 반대측의 면 (45) 과 동일면을 형성할 수 있다. 여기서, 동일면이란, 프로세스 상의 불가피한 미세 요철을 허용할 수 있는 대략 동일면을 의미한다. 요컨대, 도 1 의 반도체 장치 (8) 에 있어서는, 땜납 범프 (2) 의 전체가 봉지재층 (40) 에 덮이지 않고 노출되어 있는 구조를 가지고 있다.
도 1 ∼ 3 의 반도체 장치 (8) 는 모두 기판에 실장했을 때에, 봉지재층 (40) 과 기판이 접촉하는 일 없이 양자가 이간된 구조를 실현할 수 있는 것이다. 요컨대, 본 실시형태에 있어서는, 봉지재층 (40) 은 반도체 칩 (5) 이 실장되는 실장 기판까지 봉지하지 않은 구조를 가질 수 있다.
본 실시형태에 관련된 반도체 장치 (8) 에 의하면, 당해 반도체 장치 (8) 를 기판에 실장한 구조는, 봉지재에 기판이 접합된 종래의 반도체 장치의 구조와는 상이한 것이다. 요컨대, 본 실시형태에 의하면, 봉지재층 (40) 과 실장 기판이 접촉하는 일없이, 양자가 이간된 구조를 실현할 수 있다. 이 결과, 종래의 반도체 장치와 비교하여 소형화된 반도체 장치 (8) 를 제공할 수 있다. 또한, 반도체 장치 (8) 는, 봉지재에 기판이 접합된 종래의 반도체 장치의 구조와는 상이한 구조이기 때문에, 인터포저를 통하지 않고서 마더 보드에 대하여 직접 실장하는 것도 가능하다. 또한, 반도체 장치 (8) 는, 봉지재층 (40) 과 기판이 접촉하는 일 없이 양자가 이간된 구조를 실현할 수 있는 것이기 때문에, 종래의 반도체 장치에 있어서 발생되었던 기판과 봉지재의 계면에 있어서의 밀착 불량의 문제를 해결할 수 있다. 이 때문에, 종래의 반도체 장치와 비교하여 신뢰성이라는 점에서도 우수한 반도체 장치 (8) 를 실현할 수 있다. 이 뿐만 아니라, 반도체 장치 (8) 는, 반도체 칩 (5) 의 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 로 덮어 보호된 상태의 구성을 구비한 것이기 때문에, 종래의 반도체 장치와 비교하여 치핑 내성이라는 점에서도 우수하다.
또한, 본 실시형태에 관련된 반도체 장치 (8) 는, 땜납 범프 (2) 의 전체 또는 일부분이 노출된 것이기 때문에, 핸들링성이 우수하고, 여러 가지 프로세스에 사용하는 것이 가능하다. 구체적으로는, 본 실시형태에 관련된 반도체 장치 (8) 는, 마더보드, 인터포저 및 리드프레임 등의 각종 기판에 대하여 실장하는 것이 가능하다.
<제 2 실시형태>
제 2 실시형태의 반도체 장치의 제조 방법에 대해서 설명한다.
도 6 은, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
제 2 실시형태에서는, 전사 공정을 실시하는 점에서 제 1 실시형태와 상이하다. 전사 공정을 실시함으로써, 다이싱 방향을 반대면측으로 전환할 수 있다. 요컨대, 제 2 실시형태에서는, 반도체 웨이퍼 (1) 의 주면 (3) 측에서부터 분할 공정을 실시할 수 있다.
구체적으로는, 도 6 에 나타내는 바와 같이, 유동 상태의 반도체 봉지용 수지 조성물 (49) 에 의해 반도체 웨이퍼 (1) 에 형성된 절입 (20) 을 메우는 것과 함께, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 반도체 봉지용 수지 조성물 (49) 로 봉지하고, 보호 필름 (10) 을 첩부한 상태로, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면 (이면 (4)) 에 있어서의 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 상에 다이싱 필름 (30) 을 첩부한 후, 상기 보호 필름 (10) 을 박리하고 나서 복수의 반도체 칩 (5) 으로 개편화하고 있는 점에서, 제 1 실시형태와 상이하다.
각 공정에 대해서 설명한다.
먼저, 제 1 실시형태와 동일하게 하여, 도 5(a) 에 나타내는 바와 같이 반도체 웨이퍼 (1) 를 일괄 봉지한다. 단, 이형 필름 (50) 대신에 다이싱 필름 (30) 을 이용한다. 이로써, 도 6(a) 에 나타내는 구조체가 얻어진다. 즉, 유동 상태에 있는 반도체 봉지용 수지 조성물 (49) 에 의해 반도체 웨이퍼 (1) 에 형성된 절입 (20) 을 메우는 것과 함께, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 반도체 봉지용 수지 조성물 (49) 에 의해 봉지한다. 그 후, 보호 필름 (10) 을 첩부한 상태로, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면에 있어서 반도체 봉지용 수지 조성물의 경화체 (봉지재층 (40)) 의 천장면 (면 (41)) 의 전체에 걸쳐서, 다이싱 필름 (30) 을 첩부한다. 이어서, 도 6(b) 에 나타내는 바와 같이, 보호 필름 (10) 을 반도체 웨이퍼 (1) 로부터 박리한다. 이와 같이, 접착층의 첩부면을 주면 (3) 에서 이면 (4) 으로 변환하는 전사 공정을 실시할 수 있다.
본 실시형태에 있어서 보호 필름 (10) 은, 당해 보호 필름 (10) 과 반도체 웨이퍼 (1) 사이의 밀착성을 저감시킨 다음 반도체 웨이퍼 (1) 로부터 박리하는 것이 바람직하다. 구체적으로는, 보호 필름 (10) 과 반도체 웨이퍼 (1) 의 접착 부위에 대하여, 예를 들어 자외선 조사나 열 처리를 실시함으로써, 당해 접착 부위를 형성하고 있는 보호 필름 (10) 의 점착층을 열화시키는 것에 의해 밀착성을 저감시키는 방법을 들 수 있다.
계속해서, 도 6(c) 에 나타내는 바와 같이, 다이싱 필름 (30) 을 반도체 웨이퍼 (1) 에 첩부한 상태로, 절입 (20) 에 충전된 반도체 봉지용 수지 조성물 (49) 의 경화체 (봉지재층 (40)) 및 반도체 웨이퍼 (1) 를 절단한다. 본 실시형태에서는, 반도체 웨이퍼 (1) 의 주면 (3) 측에서부터 다이싱을 실시할 수 있다. 이로써, 이형 필름 (50) 에 의해, 측면 (9) 및 이면 (4) 이 봉지재층 (40) 으로 덮인 복수의 반도체 칩 (5) 으로 개편화한다.
계속해서, 도 6(d) 에 나타내는 바와 같이, 다이싱 필름 (30) 을 반도체 장치 (8) 로부터 박리한다. 이렇게 함으로써, 제 1 실시형태와 동일한 구성을 구비한 반도체 장치 (8) 를 얻을 수 있다. 또한, 본 실시형태에 의해서도, 제 1 실시형태와 동일한 효과를 얻을 수 있다.
<제 3 실시형태>
제 3 실시형태의 반도체 장치의 제조 방법에 대해서 설명한다.
도 8 은, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
제 3 실시형태의 반도체 장치의 제조 방법은, 노출되어 있는 주면 (3) 상에추가로 봉지 수지층을 형성하는 점에서 제 1 실시형태와 상이하다. 즉, 본 실시형태의 반도체 장치의 제조 방법으로는, 봉지 공정 후, 반도체 웨이퍼 (1) 의 이면 (4) 상에 형성된 봉지재층을 상이한 접착층 (다이싱 필름 (30)) 에 첩부하는 것과 함께, 반도체 웨이퍼 (1) 의 주면 (3) 상의 접착층 (보호 필름 (10)) 을 제거하는 공정과, 반도체 웨이퍼 (1) 의 주면 (3) 상에 봉지재층 (44) 을 형성하는 공정을 포함할 수 있다. 이로써, 반도체 칩 (5) 의 이면 (4) 과 주면 (3) 의 전체면을 각각 봉지재층 (40, 44) 으로 덮을 수 있다.
각 공정에 대해서 설명한다.
먼저, 제 2 실시형태와 동일하게 하여, 도 6(b) 의 구조체를 얻는다. 도 5(a) 에 있어서, 반도체 웨이퍼 (1) 는 봉지재층 (40) 에 의해 일괄 봉지되어 있다. 반도체 웨이퍼 (1) 의 주면 (3) 은 보호 필름 (10) 과 접합되어 있고, 그 이면 (4) 은 다이싱 필름 (30) 과 접합되어 있다.
계속해서, 도 8(a) 에 나타내는 바와 같이, 반도체 웨이퍼 (1) 의 주면 (3) 으로부터 보호 필름 (10) 을 박리한다. 도 8(a) 에 있어서, 봉지재층 (40) 은 경화되어 있어도 되고, B 스테이지 상태여도 된다. 봉지재층 (40) 이 B 스테이지 상태인 경우, 후술하는 봉지재층 (44) 과 동시에 경화시켜도 된다. 이로써, 제조 프로세스를 간략화할 수 있다. 한편, 봉지재층 (40) 이 경화되어 있는 경우, 반도체 웨이퍼 (1) 의 징검다리부 (6) 를 제거하는 공정을 실시해도 된다. 이로써, 개편화된 반도체 칩 (5) 이 위치 어긋남을 일으키는 것을 억제할 수 있다.
도 8(a) 에 나타내는 봉지재층 (40) 은, 예를 들어 완전히 경화된 상태인 것을 사용한다. 계속해서, 반도체 웨이퍼 (1) 의 주면 (3) 측에서부터 다이싱 등을 실시함으로써 징검다리부 (6) 를 제거한다. 이로써, 반도체 웨이퍼 (1) 의 주면 (3) 측에, 다이싱 영역에 따른 홈을 형성할 수 있다.
계속해서, 도 8(b) 에 나타내는 바와 같이, 노출되어 있는 반도체 웨이퍼 (1) 의 주면 (3) 상 및 상기 홈 내에, 반도체 봉지용 수지 조성물로 이루어지는 수지층 (봉지재층 (44)) 을 형성한다. 구체적으로는, 진공 가압 조건하, 필름상으로 성형한 반도체 봉지용 수지 조성물을 연화된 상태로 한 후, 반도체 웨이퍼 (1) 의 회로 형성면에 대하여 연화 상태에 있는 당해 반도체 봉지용 수지 조성물의 필름을 밀어 눌러서, 반도체 웨이퍼 (1) 의 회로 형성면 (주면 (3)) 의 전체가 봉지재층 (44) 으로 덮이도록 수지 봉지한다. 그 후, 봉지재층 (44) 을 경화시킨다.
이어서, 도 8(c) 에 나타내는 바와 같이, 당해 반도체 웨이퍼 (1) 의 회로 형성면측에서부터 다이싱 영역을 따라서, 반도체 웨이퍼 (1) 를 완전히 절단 (분할) 한다. 요컨대, 절입 (20) 에 충전되어 있는 봉지재층 (40) 을 분할한다. 이로써, 복수의 반도체 칩 (5) 으로 개편화할 수 있다.
본 실시형태의 반도체 장치의 제조 방법에 의해, 반도체 칩 (5) 의 회로 형성면과는 반대측의 면 (이면 (4)) 및 측면 (9) 에 추가하여, 반도체 칩 (5) 의 회로 형성면 (주면 (3)) 에 대해서도 봉지재층 (40) 으로 덮인 반도체 장치 (8) 를 얻을 수 있다 (도 8(d)). 또, 본 실시형태에 의해서도 제 1 및 제 2 실시형태와 동일한 효과를 얻을 수 있다.
도 7 은, 본 실시형태에 관련된 반도체 장치 (8) 의 일례를 나타내는 단면도이다.
도 7 에 나타내는 반도체 장치 (8) 는, 반도체 칩 (5) 의 하면 (주면 (3)) 전체가 봉지재층 (40) 에 의해 덮여 있다는 점에서 제 1 실시형태와 상이하다. 그러나, 도 7 에 나타내는 반도체 장치 (8) 에 대해서도, 제 1 실시형태와 동일하게 반도체 칩 (5) 의 천장면 및 측면 중 적어도 일부가 봉지재층 (40) 에 의해 덮여 있다. 이 때문에, 도 7 에 나타내는 반도체 장치 (8) 에 대해서도, 제 1 실시형태와 동일하게, 종래의 반도체 장치에 있어서 발생하였던, 반도체 칩을 콜렛에 의해서 픽업할 때에 가해지는 충격으로 인해 반도체 칩이 파손되어 버리는 문제를 해결할 수 있다. 그 때문에, 본 실시형태에 관련된 반도체 장치 (8) 는, 종래의 반도체 장치와 비교하여 신뢰성이라는 점에서 우수한 것으로 할 수 있다.
뿐만 아니라, 도 7 에 나타내는 반도체 장치 (8) 에 대해서도, 제 1 실시형태와 동일하게 땜납 범프 (2) 의 일부가 노출되어 있기 때문에, 당해 반도체 장치 (8) 를 기판에 실장했을 때, 봉지재층 (40) 과 기판이 접촉하는 일 없이 양자가 이간된 구조를 실현할 수 있다.
<제 4 실시형태>
제 4 실시형태의 반도체 장치의 제조 방법에 대해서 설명한다.
제 4 실시형태에 있어서는, 분할 공정에 있어서의 분할 폭 (L3) 은, 절입 공정에 있어서의 절입 폭 (L1) 보다 좁게 하는, 다이싱 폭 협소 공정을 실시할 수 있다. 요컨대, 제 4 실시형태에 있어서 다이싱의 분할 폭을 작게 하는 점에서, 제 1 실시형태 등의 다른 형태와 상이하다.
먼저, 도 4(b) 에 나타내는 바와 같이, 반도체 웨이퍼 (1) 의 주면 (3) 을 보호 필름 (10) (접착층) 에 첩부한다. 계속해서, 도 4(d) 에 나타내는 바와 같이 반도체 웨이퍼 (1) 의 이면 (4) 측에서부터 하프 다이싱한다. 단면에서 볼 때, 절입에 의해 형성된 절입 (20) 의 폭을 절입 폭 (L1) 으로 한다. 그 후, 도 5(b) 에 나타내는 바와 같이, 반도체 웨이퍼 (1) 의 주면 (3) 을 보호 필름 (10) 에 첩부한 상태로, 복수의 절입 (20) 의 내부 및 반도체 웨이퍼 (1) 의 이면 (4) 을 일괄 봉지한다.
본 실시형태에 있어서, 준비 공정에서, 반도체 웨이퍼 (1) 의 주면 (3) 에 땜납 범프 (2) 가 형성되어 있어도 되고, 봉지 공정 후에, 주면 (3) 에 땜납 범프 (2) 가 형성되어도 된다.
계속해서, 도 5(c) 에 나타내는 바와 같이, 인접하는 반도체 칩 (5) 끼리의 간극 (11) 에 위치하는 봉지재층 (40) 을 다이싱 영역을 따라서 다이싱한다. 단면에서 볼 때, 다이싱에 의해 형성된 간극의 폭을 분할 폭 (L3) 으로 한다. 이로써, 본 실시형태의 반도체 장치 (8) 를 얻을 수 있다.
또, 제 4 실시형태에 있어서는, 제 2 실시형태의 반도체 장치의 제조 방법에 있어서, 인접하는 반도체 칩 (5) 끼리의 간극의 폭 (분할 폭 (L3)) 을 절입 폭 (L1) 보다 좁게 할 수 있다 (도 6(c)).
본 실시형태에 있어서, 다이싱 방법으로는 블레이드 다이싱이나 레이저 다이싱을 사용할 수 있다. 또한, 다이싱 폭을 변경하는 방법으로서, 예를 들어, 블레이드 폭을 작게 하거나, 레이저의 조사 직경을 작게 하거나, 블레이드로부터 레이저로 다이싱 방법을 변경하거나, 블레이드의 날의 수를 적게 하는 방법 등을 사용할 수 있다.
다이싱 폭을 작게 함으로써, 반도체 칩 (5) 의 측면 (9) 상에 잔존하는 봉지재층 (40) 의 막두께의 두께를 조정할 수 있다. 이로써, 반도체 칩 (5) 의 측면 (9) 상의 봉지재층 (40) 의 막두께를 충분히 두껍게 할 수 있다. 그 때문에, 핸들링시의 치핑을 억제할 수 있어, 반도체 장치의 신뢰성을 높이는 구조를 실현할 수 있다. 또, 반도체 웨이퍼 (1) 의 유효 칩 수를 높일 목적에서 절입 폭 (L1) 을 좁힌 상태라도, 분할 폭 (L3) 을 작게 할 수 있다. 이로써, 유효 치핑 수를 높이면서도 상기 신뢰성을 높일 수 있다.
본 실시형태에 있어서, 절입 폭 (L1) 의 하한치는, 예를 들어 50 ㎛ 이상으로 해도 되고, 60 ㎛ 이상으로 해도 된다. 이로써, 반도체 칩 (5) 의 사이에 반도체 봉지용 수지 조성물을 충전하기 쉬워진다. 절입 폭 (L1) 의 상한치는, 예를 들어 300 ㎛ 이하로 해도 되고, 150 ㎛ 이하로 해도 되고, 100 ㎛ 이하로 해도 된다. 이로써, 반도체 웨이퍼 (1) 의 유효 칩 수를 높일 수 있다.
본 실시형태에 있어서, 분할 폭 (L3) 으로는, 상기 절입 폭 (L1) 보다 작으면 특별히 한정되지 않는다. 분할 폭 (L3) 의 하한치는, 예를 들어 10 ㎛ 이상으로 해도 되고, 20 ㎛ 이상으로 해도 된다. 이로써, 다이싱의 제어성을 높일 수 있다. 분할 폭 (L3) 의 상한치는, 예를 들어 50 ㎛ 이하로 해도 되고, 40 ㎛ 이하로 해도 된다. 이로써, 반도체 칩 (5) 의 측면 (9) 상의 봉지재층 (40) 의 막두께를 확보할 수 있다.
<제 5 실시형태>
제 5 실시형태의 반도체 장치의 제조 방법에 대해서 설명한다.
도 10 은, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
제 5 실시형태에 있어서는, 봉지 공정 후, 반도체 웨이퍼 (1) 의 주면 (3) 상에 외부 접속용 범프 (땜납 범프 (2)) 를 형성하는 공정을 포함하는 점이 제 1 실시형태와 다르다. 요컨대, 제 1 실시형태에서는, 범프를 형성한 후에 제 1 분할 공정 및 일괄 봉지 공정을 실시하지만, 제 5 실시형태에서는, 절입 공정 및 일괄 봉지 공정을 실시한 후에 범프를 형성한다. 그 후, 분할 공정을 실시한다. 이로써, 반도체 칩 (5) 의 주면 (3) 뿐만 아니라, 그 영역보다 외측에 배선층 및 범프를 형성할 수 있다.
이하, 각 공정에 대해서 설명한다.
먼저, 도 10(a) 에 나타내는 바와 같이, 주면 (3) 에 회로가 형성된 반도체 웨이퍼 (1) 를 준비한다. 또 주면 (3) 상에는, (도시 생략된 배선층과 함께) 땜납 범프 (2) 는 형성되어 있지 않은 상태의 구조로 되어 있다. 계속해서, 예를 들어, 반도체 웨이퍼 (1) 의 주면 (3) 에 보호 필름 (10) 을 첩부한다.
이어서, 도 10(b) 에 나타내는 바와 같이, 상기 서술한 절입 공정 및 일괄 봉지 공정을 실시한다. 이로써, 반도체 웨이퍼 (1) 의 이면 (4) 및 절입 (20) 의 내부에 봉지재층 (40) 을 형성할 수 있다.
그 후, 보호 필름 (10) 을 박리한다. 이 때, 복수의 반도체 칩 (5) 의 주면 (3) 과, 봉지재층 (40) 의 천장면 (면 (41)) 과는 반대측의 면 (45) 이 노출된다. 이들 주면 (3) 및 면 (45) 은 동일 평면을 형성할 수 있다.
계속해서, 도 10(c) 에 나타내는 바와 같이, 이들 반도체 칩 (5) 의 주면 (3) 상 및 봉지재층 (40) 의 면 (45) 상에, 도시를 생략한 배선층 및 땜납 범프 (2) 를 형성한다. 땜납 범프 (2) 는, 주면 (3) 상뿐만 아니라 봉지재층 (40) 의 면 (45) 상에도 형성할 수 있다. 이로써, 반도체 칩 (5) 의 피치 폭을 넓히는 것이 가능해진다. 그 후, 상기 분할 공정을 실시함으로써 개편화한다. 이상으로부터, 도 10(d) 에 나타내는 반도체 장치 (8) 가 얻어진다.
본 실시형태에 사용하는 각 부재의 상세에 대해서 설명한다.
이하, 본 실시형태에 관련된 반도체 봉지용 수지 조성물 (49), 다이싱 필름 (30), 전사 부재, 보호 필름 (10) 및 이형 필름 (50) 의 구성에 대해서 설명한다.
<반도체 봉지용 수지 조성물>
이하, 반도체 봉지용 수지 조성물 (49) 이 과립상의 수지 조성물인 양태에 대해서 상세히 설명하지만, 이것에 한정되는 것은 아니다.
본 실시형태에 관련된 과립상의 수지 조성물은, 그 구성 재료로서 에폭시 수지를 함유하는 것이 바람직하다. 에폭시 수지로는, 예를 들어 1 분자 내에 에폭시기를 2 개 이상 갖는 모노머, 올리고머, 폴리머 전반이고, 그 분자량 및 분자 구조를 특별히 한정하는 것은 아니다. 구체적으로는, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 스틸벤형 에폭시 수지, 하이드로퀴논형 에폭시 수지 등의 결정성 에폭시 수지 : 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프톨 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지 ; 페닐렌 골격 함유 페놀아르알킬형 에폭시 수지, 비페닐렌 골격 함유 페놀아르알킬형 에폭시 수지, 페닐렌 골격 함유 나프톨아르알킬형 에폭시 수지 등의 페놀아르알킬형 에폭시 수지 ; 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지 등의 3 관능형 에폭시 수지 ; 디시클로펜타디엔 변성 페놀형 에폭시 수지, 테르펜 변성 페놀형 에폭시 수지 등의 변성 페놀형 에폭시 수지 ; 트리아진 핵 함유 에폭시 수지 등의 복소 고리 함유 에폭시 수지 등을 들 수 있고, 이들 중 1 종 또는 2 종 이상을 조합하여 사용할 수 있다.
또, 과립상의 수지 조성물을 얻는 방법으로는 특별히 한정되는 것은 아니지만, 예를 들어, 복수의 소구멍을 갖는 원통상 외주부와 원반상의 바닥면으로 구성되는 회전자의 내측에 용융 혼련된 수지 조성물을 공급하고, 그 수지 조성물을, 회전자를 회전시켜 얻어지는 원심력에 의해서 소구멍을 통과시켜 얻는 방법 (이하, 「원심 제분법」이라고도 한다) ; 각 원료 성분을 믹서로 예비 혼합 후, 롤, 니더 또는 압출기 등의 혼련기에 의해 가열 혼련 후, 냉각, 분쇄 공정을 거쳐 분쇄물로 한 것을 체를 사용하여 조립과 미분의 제거를 실시하여 얻는 방법 (이하, 「분쇄 분급법 (篩分法)」이라고도 한다) : 각 원료 성분을 믹서로 예비 혼합 후, 스크루 선단부에 소경 (小徑) 을 복수 배치한 다이를 설치한 압출기를 사용하여, 가열 혼련을 실시함과 함께, 다이에 배치된 소구멍으로부터 스트랜드상으로 압출되어 나오는 용융 수지를 다이면에 대략 평행하게 슬라이딩 회전하는 커터로 절단하여 얻는 방법 (이하, 「핫 커트법」이라고도 한다) 등을 들 수 있다. 어느 방법이라도 혼련 조건, 원심 조건, 분급 조건, 절단 조건 등을 선택하는 것에 의해, 원하는 입도 분포나 과립 밀도를 얻을 수 있다. 특히 바람직한 제법으로는 원심 제분법이고, 이것에 의해 얻어지는 과립상의 수지 조성물은 원하는 입도 분포나 과립 밀도를 안정적으로 발현시킬 수 있기 때문에, 반송로 상에서의 반송성이나 고착 방지의 점에서 바람직하다. 또, 원심 제분법에서는, 입자 표면을 어느 정도 매끄럽게 할 수 있기 때문에, 입자끼리가 얽히거나, 반송로면과의 마찰 저항이 커지거나 하지도 않고, 반송로에 대한 공급구에서의 브리지 (막힘) 의 방지, 반송로 상에서의 체류 방지의 점에서도 바람직하다. 또, 원심 제분법에서는, 용융된 상태로부터 원심력을 사용하여 형성시키기 때문에, 입자 내에 공극이 어느 정도 포함된 상태가 되어 과립 밀도를 어느 정도 낮게 할 수 있으므로, 압축 성형에 있어서의 반송성과 관련해서 유리하다.
한편, 분쇄 분급법은, 분급에 의해 발생하는 다량의 미분 및 조립의 처리 방법을 검토할 필요는 있지만, 분급 장치 등은 반도체 봉지용 수지 조성물 (49) 의 기존 제조 라인에서 사용되고 있는 것이기 때문에, 종래의 제조 라인을 그대로 사용할 수 있는 점에서 바람직하다. 또한, 분쇄 분급법은, 분쇄 전에 용융 수지를 시트화할 때의 시트 두께의 선택, 분쇄시의 분쇄 조건이나 스크린의 선택, 분급시의 체의 선택 등, 본 발명의 입도 분포를 발현시키기 위해서 독립적으로 제어 가능한 인자가 많기 때문에, 원하는 입도 분포로 조정하기 위한 수단의 선택지가 많은 점에서 바람직하다. 또, 핫 커트법도 예를 들어 압출기의 선단에 핫 커트 기구를 부가하는 정도로, 종래의 제조 라인을 그대로 이용할 수 있는 점에서 바람직하다.
<다이싱 필름>
본 실시형태에 관련된 다이싱 필름 (30) 은, 반도체 웨이퍼 (1) 를 개편화할 때에 절단되지 않고서, 얻어진 반도체 칩 (5) 에 첩부된 상태를 유지할 수 있는 것이다. 이 다이싱 필름 (30) 은, 반도체 웨이퍼 (1) 에 대하여 접착되고, 반도체 칩 (5) 과의 위치 어긋남이 작은 것이면 특별히 한정되지 않는다. 다이싱 필름 (30) 으로는, 예를 들어 지지 필름 상에 점착제층이 적층된, 복수의 적층 구조를 가지고 있어도 된다. 또, 다이싱 필름 (30) 은, 가열이나 자외선 조사에 의해 접착력을 작게 변화시키는 기능을 가지고 있어도 된다. 이로써, 피착체 (반도체 칩 (5)) 로부터의 박리성을 높일 수 있다.
지지 필름의 구성 재료는 특별히 한정되지 않지만, 예를 들어, 폴리에틸렌, 폴리프로필렌, 에틸렌ㆍ프로필렌 공중합체, 폴리올레핀, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 폴리염화비닐, 폴리염화비닐리덴, 염화비닐 공중합체, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리우레탄, 에틸렌ㆍ아세트산비닐 공중합체, 아이오노머, 에틸렌ㆍ(메트)아크릴산 공중합체, 에틸렌ㆍ(메트)아크릴산에스테르 공중합체, 폴리스티렌, 비닐폴리이소프렌, 폴리카보네이트, 폴리페닐렌술파이드, 폴리에테르에테르케톤, 아크릴로니트릴ㆍ부타디엔ㆍ스티렌 공중합체, 폴리이미드, 폴리에테르이미드, 폴리아미드, 불소 수지 등으로 이루어지는 군에서 선택되는 1 종 이상의 수지를 함유해도 된다.
또한, 지지 필름의 표면은 점착제층과의 밀착성을 높이기 위해서 화학적 또는 물리적 표면 처리를 실시할 수 있다. 또, 지지 필름에는 발명의 효과를 손상시키지 않는 범위에서 각종 첨가제 (충전재, 가소제, 산화 방지제, 난연제, 대전 방지제) 가 함유되어 있어도 된다.
또, 다이싱 테이프의 점착제층으로는, 아크릴계 점착제, 고무계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제 등을 포함하는 제 1 수지 조성물로 구성되어 있는 것을 사용할 수 있고, 이들 중에서도 아크릴계 점착제를 사용할 수 있다.
<보호 필름 (점착 부재)>
다음으로, 보호 필름 (10) 은 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 연마할 때에 회로 형성면을 보호하는 것이다. 이 보호 필름 (10) 은, 반도체 웨이퍼 (1) 에 대하여 접착되는 것이면 특별히 한정되지 않지만, 예를 들어, 백그라인드 테이프, 접착제층이 적층되어 이루어지는 구성이면 된다. 또한, 보호 필름 (10) 은 반도체 웨이퍼 (1) 를 개편화할 때의 보호 부재로서 사용하는 경우도 있고, 반도체 봉지용 수지 조성물 (49) 을 경화시키기 위해서 열을 가하는 경우도 있다. 이 때문에, 보호 필름 (10) 은, 반도체 봉지용 수지 조성물 (49) 을 경화시키기 위해서 가하는 열에 견딜 수 있을 정도의 내열성과, 보호 필름 (10) 상에 고정시키는 반도체 칩 (5) 이 탈리되지 않을 정도의 점착성을 겸비한 구성인 것이 바람직하다.
보호 필름 (10) 은, 백그라인드 테이프와 접착제층으로 구성되어 있다. 또 백그라인드 테이프와 접착제층 사이에는 이형 필름 (50) 이 형성되어 있어도 된다. 이로써, 백그라인드 테이프와 접착제층 사이의 박리가 용이해진다.
접착제층은, 가교 반응 가능한 수지와, 플럭스 활성을 갖는 화합물을 함유하는 수지 조성물로 구성되어 있다. 가교 반응 가능한 수지로는, 예를 들어 에폭시 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등의 이른바 열경화성 수지로 분류되는 것에 추가하여, 카르복실기, 에폭시기 등의 관능기를 갖는 열가소성 수지 등도 가교 반응 가능한 수지로서 들 수 있다. 이들 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 우수한 에폭시 수지가 바람직하게 사용된다.
플럭스 활성을 갖는 화합물은, 가열 등에 의해서 금속 산화막을 제거하는 효과를 가지고 있는 것이면 특별히 한정되지 않는다. 예를 들어, 활성 로진, 카르복실기를 갖는 유기 화합물 등의 유기산, 아민, 페놀, 알코올, 아진 등의 자체 플럭스 활성을 가지고 있거나, 플럭스 활성을 조장하거나 하는 작용을 갖는 화합물이어도 된다.
이 플럭스 활성을 갖는 화합물로서, 보다 구체적으로는 분자 중에 카르복실기 및/또는 페놀성 수산기를 적어도 1 개 이상 갖는 화합물을 들 수 있고, 이것은 액상이어도 고체여도 상관없다.
또한, 백그라인드 테이프로는, 예를 들어 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 에틸렌아세트산비닐 공중합체, 폴리에스테르, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리염화비닐, 폴리아미드, 폴리우레탄 등에 의해 제조된 내열성이나 내약품성이 우수한 필름이면 사용할 수 있다. 백그라인드 테이프의 두께는 특별히 한정되지 않지만, 통상 30 ∼ 500 ㎛ 로 할 수 있다.
<이형 필름 (50)>
다음으로, 본 실시형태에 관련된 이형 필름 (50) 은, 우수한 이형성을 갖는 구성이면 특별히 한정되는 것은 아니지만, 예를 들어, 폴리에스테르 수지 재료를 함유하는 이형층을 갖는 것이면 바람직하다.
본 실시형태에 관련된 이형 필름 (50) 은, 폴리에스테르 수지 재료를 함유하는 이형층 (제 1 이형층) 을 갖는 이형 필름 (50) 이다.
본 실시형태에 관련된 이형 필름 (50) 에 있어서, 이형층이란, 적어도 당해 이형 필름 (50) 을 대상물 상에 배치했을 때에 대상물에 접하는 면 (이하, 「이형면」으로도 나타낸다) 을 형성하는 수지층이고, 폴리에스테르 수지란, 다가 카르복실산 (디카르복실산) 과 폴리알코올 (디올) 의 중축합체로서, 카르복실기 (-COOH) 를 복수 갖는 화합물이다.
또한, 본 실시형태에 있어서 폴리에스테르 수지 재료는 특별히 한정되지 않지만, 예를 들어, 폴리에틸렌테레프탈레이트 수지, 폴리부틸렌테레프탈레이트 수지, 폴리트리메틸렌테레프탈레이트 수지, 폴리헥사메틸렌테레프탈레이트 수지 등의 폴리알킬렌테레프탈레이트 수지를 들 수 있다. 이들 중에서도 폴리부틸렌테레프탈레이트 수지를 사용하는 것이 바람직하다.
본 실시형태에 관련된 이형 필름 (50) 은, 단층 구조를 형성한 것이어도 되고 다층 구조를 형성한 것이어도 된다.
이상, 본 발명의 실시형태에 대해서 서술하였지만, 이들은 본 발명의 예시로, 상기 이외의 다양한 구성을 채용할 수도 있다.
또한, 상기 실시형태에서는, 반도체 칩 (5) 을 봉지할 때에, 과립상의 반도체 봉지용 수지 조성물 (49) 을 사용하여 압축 성형하는 경우를 예로 들어 설명했지만, 반도체 칩 (5) 의 회로 형성면과는 반대측의 면에 대하여 액상의 반도체 봉지용 수지 조성물 (49) 을 스핀 코트법, 인쇄법, 디스펜스법에 의해 도포한 후, 건조시켜도 되고, 가압 조건하, 반도체 칩 (5) 의 회로 형성면과는 반대측의 면에 대하여 필름상으로 성형한 연화 상태에 있는 반도체 봉지용 수지 조성물 (49) 을 밀어 눌러 침입시켜도 되고, 액상의 반도체 봉지용 수지 조성물 (49) 을 인접하는 반도체 칩 (5) 사이의 간격에 모세관 현상을 이용하여 흘러 들어가게 해도 된다.
또한, 상기 실시형태에서는, 회로 형성면에 복수의 땜납 범프 (2) 가 형성된 반도체 웨이퍼 (1) 를 사용하여 반도체 장치 (8) 를 제조하는 경우를 예로 들어 설명하였지만, 복수의 땜납 범프 (2) 가 회로 형성면에 형성되어 있지 않은 반도체 웨이퍼 (1) 를 사용하여, 반도체 칩 (5) 의 하면의 적어도 일부가 봉지재층 (40) 에 의해 덮여 있지 않은 반도체 장치 (8) 를 제조한 후 공정에 있어서, 반도체 칩 (5) 의 회로 형성면에 땜납 범프 (2) 를 형성한 다음 기판에 실장해도 되고, 반도체 칩 (5) 과 기판을 와이어 본딩함으로써 전기적으로 접속해도 된다.
또한, 반도체 칩 (5) 을 봉지할 때, 시트상으로 가공된 반도체 봉지용 수지 조성물 (49) 로 이루어지는 봉지재 (이하, 시트상 봉지재로 나타낸다) 를 사용하여, 이하의 방법에 의해 라미네이션할 수도 있다.
먼저, 롤 형상으로 준비한 시트상 봉지재를, 진공 가압식 라미네이터의 권출 장치에 장착하고, 권취 장치까지 접속한다. 다음으로, 보호 필름 (10) 을 첩부한 반도체 웨이퍼 (1) 를 다이어프램 (탄성막) 식 라미네이터부까지 반송한다. 이어서, 감압하, 프레스를 개시하면 시트상 봉지재는 소정 온도로 가열되어 용융 상태가 되고, 그 후, 용융 상태의 시트상 봉지재를, 다이어프램을 통해서 프레스하는 것에 의해 반도체 웨이퍼 (1) 에 대하여 밀어 누름으로써, 반도체 웨이퍼 (1) 에 형성된 절입 (20) 을 당해 시트상 봉지재에 의해 메울 수 있는 것과 함께, 반도체 웨이퍼 (1) 의 회로 형성면과는 반대측의 면을 시트상 봉지재로 덮을 수 있다. 그 후, 소정 시간에 걸쳐서 시트상 봉지재를 경화시킨다. 이렇게 함으로써, 반도체 칩 (5) 을 봉지할 수 있다.
또, 시트상 봉지재에 대하여, 보다 고정밀도의 평탄성이 요구되는 경우에는 다이어프램식 라미네이터에 의한 프레스 후에, 고정밀도로 조정된 평탄 프레스 장치에 의한 프레스 공정을 추가하여 성형할 수도 있다.
상기 서술한 라미네이션 성형을 실시할 때, 다이어프램 (탄성막) 식 라미네이터부에 의한 성형 온도는, 바람직하게는 50 ∼ 120 ℃ 이고, 더욱 바람직하게는 80 ∼ 110 ℃ 이다. 또한, 다이어프램 (탄성막) 식 라미네이터부에 의한 성형 압력은, 바람직하게는 0.5 ∼ 1 ㎫ 이고, 더욱 바람직하게는 0.6 ∼ 0.9 ㎫ 이다. 추가로, 다이어프램 (탄성막) 식 라미네이터부에 의한 성형 시간은, 바람직하게는 30 초 ∼ 5 분이고, 더욱 바람직하게는 1 ∼ 3 분이다. 다이어프램 (탄성막) 식 라미네이터부에 의한 성형 온도, 압력, 시간을 상기 범위로 함으로써, 용융 상태에 있는 시트상 봉지재가 충전되지 않은 부분이 발생하는 것을 방지할 수 있다.
상기 서술한 라미네이션 성형을 실시할 때, 평탄 프레스 장치에 의한 프레스 온도는, 바람직하게는 80 ∼ 130 ℃ 이고, 더욱 바람직하게는 90 ∼ 120 ℃ 이다. 또한, 평탄 프레스 장치에 의한 성형 압력은, 바람직하게는 0.5 ∼ 2 ㎫ 이고, 더욱 바람직하게는 0.8 ∼ 1.5 ㎫ 이다. 추가로, 평탄 프레스 장치에 의한 성형 시간은, 바람직하게는 30 초 ∼ 5 분이고, 더욱 바람직하게는 1 ∼ 3 분이다. 평탄 프레스 장치에 의한 프레스 온도, 성형 압력, 시간을 상기 범위로 함으로써, 용융 상태에 있는 시트상 봉지재가 충전되지 않은 부분이 발생하는 것을 방지할 수 있다.
또한, 상기 서술한 시트상 봉지재를 사용한 라미네이션 성형법에 의해 반도체 칩 (5) 을 봉지 성형 후에 실시하는 포스트큐어 온도는, 바람직하게는 150 ∼ 200 ℃ 이고, 더욱 바람직하게는 165 ∼ 185 ℃ 이다. 또, 포스트큐어 시간은, 바람직하게는 1 시간 ∼ 5 시간이고, 더욱 바람직하게는 2 시간 ∼ 4 시간이다.
이 출원은, 2014년 10월 2일에 출원된 일본 특허출원 2014-203665호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 도입한다.

Claims (17)

  1. 점착 부재와, 상기 점착 부재의 점착면에 첩부된 반도체 웨이퍼를 구비하고, 상기 점착 부재의 점착면에 대하여 상기 반도체 웨이퍼의 회로 형성면이 첩부되어 있는 구조체를 준비하는 공정과,
    상기 준비하는 공정 후, 상기 반도체 웨이퍼의 상기 회로 형성면과는 반대측의 면을 연마하는 연마 공정과,
    상기 연마 공정 후, 상기 반도체 웨이퍼의 회로 형성면에 상기 점착 부재가 첩부된 상태로, 상기 반도체 웨이퍼의 다이싱 영역을 따라서, 상기 반도체 웨이퍼의 회로 형성면과는 반대측의 면에 대하여, 자른 후에 남겨진 부분을 남기도록 소정 폭의 절입을 복수 형성하는 공정과,
    유동 상태에 있는 반도체 봉지용 수지 조성물을 상기 반도체 웨이퍼에 접촉시켜, 상기 자른 후에 남겨진 부분이 남은 상기 절입 내에 상기 반도체 봉지용 수지 조성물을 충전하는 것과 함께, 상기 반도체 웨이퍼의 회로 형성면과는 반대측의 면을 상기 반도체 봉지용 수지 조성물에 의해 덮어 봉지하는 공정과,
    상기 반도체 봉지용 수지 조성물을 경화시키는 공정을 포함하는, 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 절입 내에 충전된 상기 반도체 봉지용 수지 조성물의 경화체 및 상기 반도체 웨이퍼를 절단하여, 복수의 반도체 칩으로 개편화하는 공정을 추가로 포함하고,
    상기 복수의 반도체 칩 각각의 회로 형성면과는 반대측의 면 및 측면 중 적어도 일부가 상기 반도체 봉지용 수지 조성물의 경화체에 의해 덮여 있는, 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절입을 복수 형성하는 공정에 있어서, 상기 절입의 폭이 50 ㎛ 이상 300 ㎛ 이하인, 반도체 장치의 제조 방법.
  4. 주면에 회로가 형성된 반도체 웨이퍼를 준비하는 준비 공정과,
    상기 반도체 웨이퍼를 접착층에 첩부하는 첩부 공정과,
    상기 첩부 공정 후, 상기 반도체 웨이퍼의 회로가 형성된 상기 주면과는 반대측의 면을 연마하는 연마 공정과,
    상기 연마 공정 후, 상기 접착층에 첩부된 상태의 상기 반도체 웨이퍼에, 다이싱 영역을 따라서, 자른 후에 남겨진 부분을 남기도록 절입을 복수 형성하는 절입 공정과,
    상기 반도체 웨이퍼의 상기 주면을 상기 접착층에 첩부한 상태로, 복수의 상기 절입과 상기 반도체 웨이퍼를 일괄적으로 봉지함으로써, 상기 자른 후에 남겨진 부분이 남은 상기 절입의 내부 및 상기 반도체 웨이퍼의 이면 상에 반도체 봉지용 수지 조성물로 이루어지는 봉지재층을 형성하는 봉지 공정과,
    상기 봉지재층을 상기 다이싱 영역을 따라서 분할함으로써, 측면 및 상기 이면에 상기 봉지재층이 형성된 복수의 반도체 칩을 얻는 분할 공정을 포함하는, 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 첩부 공정은,
    상기 반도체 웨이퍼의 주면을 상기 접착층에 첩부하는 공정과,
    상기 반도체 웨이퍼의 이면을 제거함으로써, 상기 반도체 웨이퍼의 막두께를 얇게 하는 박막 처리를 실시하는 공정을 포함하는, 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    막두께를 얇게 하는 상기 공정 후의 상기 반도체 웨이퍼의 막두께는 100 ㎛ 이상 300 ㎛ 이하인, 반도체 장치의 제조 방법.
  7. 제 4 항에 있어서,
    상기 절입 공정에 있어서, 박막 처리된 상기 반도체 웨이퍼의 상기 이면에 상기 절입을 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  8. 제 4 항에 있어서,
    상기 첩부 공정, 상기 절입 공정 및 봉지 공정을 포함하는 일련의 공정을, 상기 반도체 웨이퍼의 상기 주면이 상기 접착층에 첩부된 상태로 실시하는, 반도체 장치의 제조 방법.
  9. 제 4 항에 있어서,
    상기 분할 공정에 있어서의 분할 폭은, 상기 절입 공정에 있어서의 절입의 폭보다 좁은, 반도체 장치의 제조 방법.
  10. 제 4 항에 있어서,
    상기 절입의 폭은 50 ㎛ 이상 300 ㎛ 이하인, 반도체 장치의 제조 방법.
  11. 제 4 항에 있어서,
    상기 봉지 공정에 있어서, 상기 반도체 웨이퍼의 측면에 상기 봉지재층을 형성하는, 반도체 장치의 제조 방법.
  12. 제 8 항에 있어서,
    상기 봉지 공정 후, 상기 반도체 웨이퍼의 이면 상에 형성된 상기 봉지재층을 상이한 접착층에 첩부하는 것과 함께, 상기 반도체 웨이퍼의 상기 주면 상의 상기 접착층을 제거하는 공정과,
    상기 반도체 웨이퍼의 상기 주면 상에 상기 봉지재층을 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  13. 제 4 항에 있어서,
    상기 준비 공정에 있어서, 상기 반도체 웨이퍼의 상기 주면 상에 외부 접속용의 범프가 형성되어 있는, 반도체 장치의 제조 방법.
  14. 제 4 항에 있어서,
    상기 봉지 공정 후, 상기 반도체 웨이퍼의 주면 상에 외부 접속용의 범프를 형성하는 공정을 포함하고,
    그 후, 상기 분할 공정을 실시하는, 반도체 장치의 제조 방법.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020150138606A 2014-10-02 2015-10-01 반도체 장치의 제조 방법 및 반도체 장치 KR102276498B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-203665 2014-10-02
JP2014203665 2014-10-02

Publications (2)

Publication Number Publication Date
KR20160040110A KR20160040110A (ko) 2016-04-12
KR102276498B1 true KR102276498B1 (ko) 2021-07-12

Family

ID=55676417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150138606A KR102276498B1 (ko) 2014-10-02 2015-10-01 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
JP (1) JP6459872B2 (ko)
KR (1) KR102276498B1 (ko)
CN (1) CN105489510B (ko)
TW (1) TWI657510B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098625B (zh) * 2016-08-08 2023-05-02 华天科技（昆山）电子有限公司 等离子划片的芯片包封结构及制作方法
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP7035347B2 (ja) * 2017-10-05 2022-03-15 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP6927430B2 (ja) * 2018-05-28 2021-08-25 三菱電機株式会社 半導体装置の製造方法
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
TWI687986B (zh) * 2018-11-16 2020-03-11 典琦科技股份有限公司 晶片封裝體的製造方法
CN111199906B (zh) * 2018-11-16 2022-06-07 典琦科技股份有限公司 芯片封装体的制造方法
KR20220122641A (ko) * 2019-12-27 2022-09-02 린텍 가부시키가이샤 반도체 칩의 제조 방법
WO2021132679A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 硬化性樹脂フィルム、複合シート、及び半導体チップの製造方法
JP7256851B2 (ja) * 2019-12-27 2023-04-12 リンテック株式会社 キット及び半導体チップの製造方法
JPWO2023276731A1 (ko) * 2021-06-28 2023-01-05

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2006237471A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法
JP2010062278A (ja) * 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX9305603A (es) * 1992-09-14 1994-05-31 Pierre Badehi Metodo y aparato para producir dispositivos de circuito integrado.
JPH09107046A (ja) * 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
TW478058B (en) * 2001-03-20 2002-03-01 Advanced Semiconductor Eng Method for dicing wafer from the back side
JP4542789B2 (ja) * 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
US6756562B1 (en) * 2003-01-10 2004-06-29 Kabushiki Kaisha Toshiba Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2006140276A (ja) * 2004-11-11 2006-06-01 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法
JP2013258234A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2006237471A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法
JP2010062278A (ja) * 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN105489510B (zh) 2019-07-12
CN105489510A (zh) 2016-04-13
TW201626471A (zh) 2016-07-16
JP6459872B2 (ja) 2019-01-30
TWI657510B (zh) 2019-04-21
JP2016076694A (ja) 2016-05-12
KR20160040110A (ko) 2016-04-12

Similar Documents

Publication Publication Date Title
KR102276498B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR102280578B1 (ko) 보호 테이프 및 이것을 사용한 반도체 장치의 제조 방법
US8124471B2 (en) Method of post-mold grinding a semiconductor package
KR102582536B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN102822946B (zh) 半导体装置的制造方法
CN108140570B (zh) 保护带和半导体装置的制造方法
JP5944155B2 (ja) 積層シート、及び、積層シートを用いた半導体装置の製造方法
CN115176333A (zh) 保护膜形成用片、带保护膜的芯片的制造方法及层叠物
TWI698962B (zh) 半導體裝置之製造方法
TWI439530B (zh) 熱固型晶片接合膜、切割晶片接合膜、以及半導體裝置的製造方法
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR20220002255A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP7172022B2 (ja) 半導体装置の製造方法
CN111819671A (zh) 半导体装置及其制造方法
WO2022149581A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
KR20220002258A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
TW202339954A (zh) 單片化體形成用積層膜及其製造方法、以及半導體裝置之製造方法
KR20210145737A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법
KR20210146908A (ko) 돌멘 구조를 갖는 반도체 장치의 제조 방법, 지지편의 제조 방법, 및 지지편 형성용 적층 필름

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant