CN111819671A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111819671A
CN111819671A CN201880090773.XA CN201880090773A CN111819671A CN 111819671 A CN111819671 A CN 111819671A CN 201880090773 A CN201880090773 A CN 201880090773A CN 111819671 A CN111819671 A CN 111819671A
Authority
CN
China
Prior art keywords
semiconductor element
recess
semiconductor device
adhesive
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880090773.XA
Other languages
English (en)
Inventor
板垣圭
尾崎义信
田泽强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN111819671A publication Critical patent/CN111819671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本公开的半导体装置具备:基板,具有凹陷;第一半导体元件,配置于凹陷;第一密封层,以覆盖基板中的包含凹陷的区域的方式配置,并密封第一半导体元件;以及第二半导体元件,以覆盖第一密封层中的与基板侧相反的一侧的表面的方式配置,第一密封层由热固性树脂组合物的固化物构成,凹陷的面积比第二半导体元件的面积小。

Description

半导体装置及其制造方法
技术领域
本公开涉及半导体装置及其制造方法。
背景技术
伴随着电子设备的多功能化,将半导体元件层叠成多层的结构的堆叠MCP(MultiChip Package:多芯片封装)正在普及。在半导体元件的安装中使用了膜状粘接剂。作为使用了膜状粘接剂的多层层叠封装的一个例子,可列举引线埋入型的封装。其是通过使用高流动的膜状粘接剂进行压接,从而一边用粘接剂覆盖与被压接的一侧的半导体元件连接的引线一边进行压接的封装,被搭载于移动电话、便携式音频设备用的存储器封装等中。
作为半导体装置所要求的重要特性之一,可列举连接可靠性。为了提高连接可靠性,正在进行考虑了耐热性、耐湿性以及耐回流性等特性的膜状粘接剂的开发。例如,在专利文献1中公开有一种厚度10~250μm的粘接片,其含有包含高分子量成分和以环氧树脂为主要成分的热固化性成分的树脂以及填料。在专利文献2中公开有包含含有环氧树脂与酚醛树脂的混合物以及丙烯酸共聚物的粘接剂组合物。
半导体装置的连接可靠性也很大程度上取决于是否能够在粘接面不产生空隙(void)地安装半导体元件。因此,进行了如下研究:使用高流动的膜状粘接剂以便能够不产生空隙地压接半导体元件、或者使用熔融粘度低的膜状粘接剂以便能够通过半导体元件的密封工序使所产生的空隙消失等。在专利文献3中公开有低粘度且低粘性(tack)强度的粘接片。
现有技术文献
专利文献
专利文献1:国际公开第2005/103180号公报
专利文献2:日本特开2002-220576号公报
专利文献3:日本特开2009-120830号公报
发明内容
发明要解决的课题
然而,若半导体芯片(半导体元件)的尺寸较小,则热压接时每单位面积所施加的力过大,粘接膜破损,存在发生电气不良的隐患。另外,在使用作为芯片埋入型粘接膜的FOD(Film Over Die,膜覆裸片)、或者作为引线埋入型粘接膜的FOW(Film Over Wire,膜覆引线)来进行多层层叠时,存在因芯片的残留应力而产生芯片的剥离、封装整体的翘曲等的问题。而且,在使用FOD或者FOW的情况下,芯片和/或引线的埋入性呈恶化的趋势。由此,存在与FOD或者FOW的剥离、回流时的裂纹增加相关的问题。
本公开的目的在于,提供一种半导体装置及其制造方法,其具有对实现由热固性树脂组合物构成的膜状粘接剂的埋入性提高且减少翘曲(Bowing)的产生有用的构成。
用来解决课题的手段
本公开的半导体装置的制造方法包括:准备具有凹陷的基板的工序;在基板的凹陷配置第一半导体元件的工序;通过切割来准备由热固性树脂组合物构成的膜状粘接剂与第二半导体元件的层叠体的工序;以使膜状粘接剂覆盖基板中的包含凹陷的区域、并且使第一半导体元件埋入膜状粘接剂的方式,将层叠体按压于基板的工序;以及通过加热膜状粘接剂而利用该膜状粘接剂的固化物密封第一半导体元件的工序,基板的凹陷的面积比第二半导体元件的面积小。
在上述制造方法中,由于上述层叠体通过切割而准备,因此第二半导体元件的面积与膜状粘接剂的面积实质上相同。凹陷的面积(开口面积)比膜状粘接剂的面积小是指,膜状粘接剂的面积比凹陷的开口面积大。该结构对实现由热固性树脂组合物构成的膜状粘接剂的埋入性提高且减少整体的翘曲是有用的。即,从图4的(b)所示的状态(膜状粘接剂15P抵接于第一半导体元件Wa的表面的状态)到图4的(c)所示的状态(第一半导体元件Wa埋入膜状粘接剂15P的状态),能够减少第二半导体元件Wb的压入量。由此,推测能够减少第一及第二半导体元件的残留应力,能够抑制半导体装置整体的翘曲。与此相对,在如图6的(a)以及图6的(b)所示那样在不具有凹陷的平坦的基板10B上配置有第一半导体元件Wa的情况下,与图4的(b)以及图4的(c)所示的方式相比需要增加第二半导体元件Wb的压入量。
另外,在具有比膜状粘接剂的面积小的开口面积的凹陷配置了第一半导体元件之后,通过将其埋入膜状粘接剂(参照图4的(c)),与在不具有这种凹陷的平坦的基板上配置有第一半导体元件的情况(参照图6的(b))相比,即使不过度地加厚膜状粘接剂的厚度也能够确保第一半导体元件与第二半导体元件的距离,能够充分地抑制两者的接触。关于膜状粘接剂的厚度,只要根据应埋入的第一半导体元件的厚度等设为例如60~150μm的范围即可。
从膜状粘接剂向凹陷的埋入性的观点出发,凹陷的面积相对于第二半导体元件的面积(膜状粘接剂的面积)优选为30~80%,凹陷的深度相对于第一半导体元件的高度优选为10~30%。另外,这里所说的第一半导体元件的高度是指从凹陷的底面到第一半导体元件的上表面的高度(例如,包含用于将第一半导体元件压接于基板的粘接剂的厚度)。
作为膜状粘接剂,优选使用在60~150℃之间的任一温度下剪切粘度为5000Pa·s以下的热固性树脂组合物。从抑制所制造的半导体装置的翘曲的观点出发,基板(除去凹陷的部分)的厚度例如为90~140μm。
在将其表面具有电路图案的基板用作基板的情况下,本公开的制造方法也可以还包括将第一半导体元件与电路图案电连接的第一引线接合(wire bonding)工序。另外,在该情况下,本公开的制造方法也可以还包括将第二半导体元件与电路图案电连接的第二引线接合工序、以及用树脂组合物密封第二半导体元件及第二引线的工序。
本公开的制造方法也可以还包括在第二半导体元件上层叠第三半导体元件的工序。在本公开的制造方法中,也可以通过在加压气氛下加热膜状粘接剂而利用该膜状粘接剂的固化物密封第一半导体元件。
本公开的半导体装置具备:基板,具有凹陷;第一半导体元件,配置于凹陷;第一密封层,以覆盖基板中的包含凹陷的区域的方式配置,并密封第一半导体元件;以及第二半导体元件,以覆盖第一密封层中的与基板侧相反的一侧的表面的方式配置,第一密封层由膜状粘接剂的固化物构成,该膜状粘接剂由热固性树脂组合物构成,凹陷的面积比第二半导体元件的面积小。该结构对实现由热固性树脂组合物构成的膜状粘接剂的埋入性提高且减少整体的翘曲是有用的。
本公开的半导体装置也可以还具备:电路图案,形成于基板的表面;以及第一引线,将第一半导体元件与电路图案电连接。本公开的半导体装置也可以还具备:第二引线,将第二半导体元件与电路图案电连接;以及第二密封层,将第二半导体元件及第二引线密封。本公开的半导体装置也可以还具备层叠在第二半导体元件上的第三半导体元件。
发明效果
根据本公开,提供了一种半导体装置及其制造方法,其具有对实现由热固性树脂组合物构成的膜状粘接剂的埋入性提高且减少整体的翘曲(Bowing)有用的构成。
附图说明
图1是示意地表示本公开的半导体装置的一实施方式的剖面图。
图2是示意地表示由膜状粘接剂与第二半导体元件构成的层叠体的一个例子的剖面图。
图3的(a)是示意地表示具有凹陷的基板的一个例子的剖面图,图3的(b)是图3的(a)所示的基板的俯视图。
图4的(a)~图4的(c)是示意地表示制造图1所示的半导体装置的过程的剖面图。
图5的(a)~图5的(e)是示意地表示制造由膜状粘接剂与第二半导体元件构成的层叠体的过程的剖面图。
图6的(a)以及图6的(b)是示意地表示将配置在不具有凹陷的基板上的半导体元件用膜状粘接剂埋入的工序的剖面图。
具体实施方式
以下,参照附图对本公开的实施方式进行详细说明。另外,本发明并不限定于以下的实施方式。
<半导体装置>
图1是示意地表示本实施方式的半导体装置的剖面图。该图所示的半导体装置100具备:具有凹陷10a的基板10;配置于凹陷10a的第一半导体元件Wa;密封第一半导体元件Wa的第一密封层15;配置于第一半导体元件Wa的上方的第二半导体元件Wb;以及密封第二半导体元件Wb的第二密封层25。第一密封层15由膜状粘接剂15P(参照图2)的固化物构成。另外,如图2所示,膜状粘接剂15P与第二半导体元件Wb为实质上相同的尺寸。图2所示的层叠体20由膜状粘接剂15P与第二半导体元件Wb构成,也被称为带有粘接剂的半导体芯片。层叠体20如后述那样,经过切割工序以及拾取工序而制作(参照图5)。
如图3的(a)所示,基板10的凹陷10a由底面10b、以及从该底面10b向基板10的表面10F(凹陷10a以外的表面)的方向延伸的侧面10c而构成。如图3的(b)所示,俯视时的凹陷10a的形状为矩形(正方形或者长方形)。从抑制所制造的半导体装置100的翘曲的观点出发,基板10的厚度(图3的(a)所示的厚度T)例如为90~140μm,也可以为100~130μm。另外,凹陷10a的形状并不局限于矩形,也可以圆形或者椭圆形等带圆角的形状。另外,从提高膜状粘接剂的埋入性的观点出发,凹陷10a的侧面例如也可以形成为锥状。
在凹陷10a的底面10b上配置第一半导体元件Wa。凹陷10a的底面10b的尺寸比第一半导体元件Wa的尺寸大。俯视时的第一半导体元件Wa的形状例如为矩形(正方形或者长方形)。第一半导体元件Wa的一边的长度例如为5mm以下,也可以为1~5mm或者3~5mm。从高度兼顾半导体装置100的翘曲的抑制以及第一密封层15的埋入性的观点出发,第一半导体元件Wa与凹陷10a的侧面10c的间隙优选为1.2~5mm,更优选为2~5mm,进一步优选为4~5mm。
从膜状粘接剂向凹陷10a的埋入性的观点出发,凹陷10a的深度(图3的(a)所示的深度D)例如为5~60μm,也可以为10~50μm或者20~40μm。从膜状粘接剂向凹陷10a的埋入性的观点出发,凹陷10a的深度相对于第一半导体元件Wa的高度(从凹陷10a的底面10b到第一半导体元件Wa的上表面的高度)优选为10~30%,更优选为15~25%。
在本实施方式中,第一半导体元件Wa是用于驱动半导体装置100的控制器芯片。第一半导体元件Wa的厚度例如为10~170μm,也可以为20~100μm。另外,第二半导体元件Wb的厚度例如为20~400μm,也可以为50~200μm。
膜状粘接剂向凹陷10a的埋入性的观点出发,如图1所示,凹陷10a的尺寸比第二半导体元件Wb的尺寸小。更具体而言,基板10的表面10F中的凹陷10a的开口面积比第二半导体元件Wb的面积小。而且,在以覆盖凹陷10a的方式将层叠体20(在图3的(b)中用虚线表示。)以膜状粘接剂15P朝向下方的方式配置在基板10上时,膜状粘接剂15P的周缘部15a与基板10的表面10F抵接。从膜状粘接剂15P向凹陷10a的埋入性的观点出发,凹陷10a的面积(表面10F中的开口面积)相对于第二半导体元件Wb的面积(膜状粘接剂15P的面积)优选为30~80%,更优选为50~75%。
俯视时的第二半导体元件Wb的形状例如为矩形(正方形或者长方形)。第二半导体元件Wb的一边的长度例如为20mm以下,也可以为2~20mm或者7~20mm。
如图1所示,基板10具有电路图案C1、C2。电路图案C1形成于凹陷10a的底面10b上。电路图案C2形成于基板10的表面10F上。第一半导体元件Wa经由粘接剂5而压接在电路图案C1上,并经由第一引线11而与电路图案C2连接。第二半导体元件Wb以覆盖第一半导体元件Wa的整体与电路图案C2的一部分的方式,隔着第一密封层15而搭载于基板10上。第二半导体元件Wb经由第二引线12而与电路图案C2连接,并且被密封层25密封。
<半导体装置的制造方法>
对半导体装置100的制造方法进行说明。首先,制作图4的(a)所示的构造体30。即,在基板10的凹陷10a配置第一半导体元件Wa。之后,利用第一引线11将第一半导体元件Wa与电路图案C2电连接。
接下来,如图4的(b)以及图4的(c)所示,将另外准备的层叠体20的膜状粘接剂15P按压于基板10。由此,将第一半导体元件Wa以及第一引线11埋入膜状粘接剂15P。膜状粘接剂15P的厚度只要根据第一半导体元件Wa的厚度以及凹陷10a的容量等而适当设定即可,例如为60~150μm的范围即可,也可以为70~130μm或者90~120μm。通过将膜状粘接剂15P的厚度设为上述范围,能够充分地确保第一半导体元件Wa与第二半导体元件Wb的间隔(图1中的距离G)。距离G例如为20~120μm,也可以是30~100μm或者40~80μm。将膜状粘接剂15P按压于基板10时的温度例如为80~160℃。
膜状粘接剂15P是热固性树脂组合物,例如优选由在60~150℃(优选为80~140℃)之间的任一温度下剪切粘度为5000Pa·s以下(优选为200~4000Pa·s)的物质构成。从埋入性的观点出发,膜状粘接剂15P的80℃下的剪切粘度优选为500Pa·s以上,优选为800Pa·s以上,更优选为1000Pa·s以上。
接下来,通过加热使膜状粘接剂15P固化。由此,用膜状粘接剂15P的固化物(第一密封层15)密封第一半导体元件Wa。从减少空隙的观点出发,膜状粘接剂15P的固化处理也可以在加压气氛下实施。在通过第二引线12将第二半导体元件Wb与电路图案C2电连接之后,利用第二密封层25密封第二半导体元件Wb,由此完成半导体装置100(参照图1)。
另外,这里,参照图5的(a)~(e)对图2所示的层叠体20的制造方法的一个例子进行说明。首先,将切割芯片接合一体型带8(以下,仅称作“带8”。)配置于规定的装置(未图示)。带8依次具备基材层1、粘合层2、以及粘接层15A。如图5的(a)以及图5的(b)所示,以粘接层15A与半导体晶圆W的一个面相接的方式粘贴带8。基材层1例如为聚对苯二甲酸乙二醇酯膜(PET膜)。半导体晶圆W例如是厚度10~100μm的薄型半导体晶圆。半导体晶圆W可以是单晶硅,也可以多晶硅、各种陶瓷、砷化镓等化合物半导体。
如图5的(c)所示,切割半导体晶圆W、粘合层2以及粘接层15A。由此,半导体晶圆W被单片化而成为半导体元件Wb。粘接层15A也被单片化而成为膜状粘接剂15P。另外,也可以在切割半导体晶圆W之前磨削半导体晶圆W而使其薄膜化。
接下来,在粘合层2例如为UV固化型的情况下,如图5的(d)所示,通过对粘合层2照射紫外线而使粘合层2固化,并使粘合层2与膜状粘接剂15P之间的粘合力降低。在紫外线照射后,如图5的(e)所示,通过扩展基材层1而使半导体元件Wb相互分离,并且通过用针42顶起而使层叠体20的膜状粘接剂15P从粘合层2剥离,同时用吸引夹头44吸引并拾取层叠体20。如图4的(b)所示,如此获得的层叠体20被提供给半导体装置100的制造。
以上,对本公开的实施方式进行了详细说明,但本发明并不限定于上述实施方式。例如,在上述实施方式中,例示了使用具有一个凹陷10a的基板10来制造半导体装置100的情况,但也可以使用具有多个凹陷的基板来制造在各个凹陷配置有半导体装置的半导体装置。另外,在上述实施方式中,例示了层叠有两个半导体元件Wa、Wb的方式的封装,但可以在第二半导体元件Wb的上方层叠第三半导体元件,也可以在其上方进一步层叠一个或者多个半导体元件。
实施例
以下,通过实施例以及比较例对本公开进行说明,但本发明的范围不会被它们限定。
[实施例1a~1c]
<由第一半导体元件与膜状粘接剂构成的层叠体的制作>
准备了半导体晶圆(硅晶圆、厚度775μm)。使用全自动研磨抛光机DGP-8761((株)DISCO制),将该半导体晶圆切削至厚度为30μm。在半导体晶圆粘贴了切割芯片接合一体型膜(日立化成(株)制、粘接层的厚度10μm、粘合层的厚度110μm)。该粘贴使用全自动多晶圆贴片机DFM-2800((株)DISCO制)而进行,工作台温度设为70℃。
在以下的条件下对上述半导体晶圆进行了切割。由此,获得了由第一半导体元件(控制器芯片)与膜状粘接剂构成的第一层叠体。
·使用装置:12英寸双刀片切割机DFD-6361((株)DISCO制)
·切割方式:单切方式
·刀片:ZH05-SD4800-N1-70-BB((株)DISCO制)
·刀片转速:50000rpm
·切割速度:30mm/sec
·芯片尺寸3mm×3mm
<由第二半导体元件与膜状粘接剂构成的层叠体的制作>
准备了半导体晶圆(硅晶圆、厚度775μm)。使用激光隐形切割机DFL-7361((株)DISCO制),以获得尺寸10mm×10mm的半导体元件的方式,利用激光在半导体晶圆上形成改性层。接着,使用全自动研磨抛光机DGP-8761((株)DISCO制),将该半导体晶圆切削至厚度为60μm。在半导体晶圆上粘贴了切割芯片接合一体型膜(日立化成(株)制、粘接层的厚度110μm、粘合层的厚度20μm)。该粘贴使用全自动多晶圆贴片机DFM-2800((株)DISCO制)而进行,工作台温度设为70℃。另外,上述切割芯片接合一体型膜的粘接层由固化后的260℃下的弹性率相对较高(90~120MPa左右)的热固性树脂组合物构成。
接着,使用冷却扩片装置DDS2300((株)DISCO制)在以下的条件下进行扩展,由此将半导体晶圆以及粘接层单片化,并且拾取了所获得的层叠体(第二半导体以及膜状粘接剂)。
·温度:-15℃
·冷却室内保持时间:90sec
·顶起量:9mm
·顶起速度:300mm/sec
另外,关于热收缩条件,设为顶起量7mm、顶起速度30mm/sec、保持时间15sec、干燥器温度220℃。在实施了清洗以及干燥之后,对粘合层照射了UV。UV条件设为照度100mW/cm2、照射量150mJ/cm2。由此,获得了由第二半导体晶圆与膜状粘接剂构成的第二层叠体。
<第一半导体元件的芯片接合>
准备了在表面具有凹陷的三种基板(日立化成(株)制、E-700G)。三种基板的凹陷的尺寸互不相同,凹陷的尺寸分别为5mm×5mm、7.1mm×7.1mm以及8.7mm×8.7mm,深度均为10μm。在以下的条件下,将第一层叠体压接在各基板的凹陷的中心。
·装置:芯片接合器DB-830plus+(FASFORD TECHNOLOGY社制)
·压接条件:温度120℃、时间1秒钟、压力1.0MPa
在以下的条件下使第一层叠体的膜状粘接剂固化。
·装置:全自动加压烘箱PCOA-01T(NTT Advanced社制)
·固化条件:在以温度90℃、压力0.3MPa保持3分钟之后,以140℃、0.7MPa保持了35分钟。
<第二半导体元件的芯片接合>
在以下的条件下,使第二层叠体压接在接合了第一半导体元件后的芯片的基板上。
·位置:以使第一半导体元件的中心与第二半导体元件的中心一致的方式,进行了第二层叠体的对位。
·压接条件:温度120℃、时间1.5秒钟、压力1.5MPa
将压接了第二半导体元件后的构造体、即凹陷的尺寸互不相同的三种构造体(实施例1a~1c)作为后述的评价的对象。以下,有时将实施例1a~1c统称为实施例1。
[比较例1]
除了将第一半导体元件压接在表面上不具有凹陷的基板的表面之外,与实施例1同样地获得了评价用的构造体(比较例1a~1c)。
[实施例2]
除了代替将第一半导体元件的厚度设为30μm而设为40μm之外,与实施例1同样地获得了评价用的构造体。将压接了第二半导体元件后的构造体、即凹陷的尺寸互不相同三种构造体(实施例2a~2c)作为后述的评价的对象。以下,有时将实施例2a~2c统称为实施例2。
[比较例2]
除了将第一半导体元件压接在表面上不具有凹陷的基板的表面之外,与实施例2同样地获得了评价用的构造体(比较例2a~2c)。
[实施例3]
除了代替将第一半导体元件的厚度设为30μm而设为50μm之外,与实施例1同样地获得了评价用的构造体。将压接了第二半导体元件后的构造体、即凹陷的尺寸互不相同的三种构造体(实施例3a~3c)作为后述的评价的对象。以下,有时将实施例3a~3c统称为实施例3。
[比较例3]
除了将第一半导体元件压接在表面上不具有凹陷的基板的表面之外,与实施例3同样地获得了评价用的构造体(比较例3a~3c)。
<翘曲(Bowing)的评价>
将实施例1~3以及比较例1~3的构造体设想为芯片埋入型的半导体装置。如以下那样测定了这些构造体的翘曲量。即,使用数显千分表(digimatic indicator)ID-H0530(Mitutoyo社制),以置于平面上的构造体的左上、右上、中心、左下以及右下这5个点为测定点,将从测定结果的最大值减去最小值而得的值设为翘曲量。通过以下的式子计算了由使用具有凹陷的基板带来的翘曲量的改善率。
·实施例1的改善率(%)=(比较例1的翘曲量-实施例1的翘曲量)/比较例1的翘曲量×100
·实施例2的改善率(%)=(比较例2的翘曲量-实施例2的翘曲量)/比较例2的翘曲量×100
·实施例3的改善率(%)=(比较例3的翘曲量-实施例3的翘曲量)/比较例3的翘曲量×100
在表1~3中示出翘曲量的评价结果。如表1~3所示,除了实施例1-1(凹陷的尺寸为5mm×5mm)之外,翘曲量的改善率均为正值。另外,实施例1-1的构造体虽然翘曲量的改善率为负值,但其翘曲量与比较例之差为0.7μm(=26μm-25.3μm),能够评价为可承受实用的程度。
<埋入性的评价>
如以下那样对实施例1~3以及比较例1~3的构造体中的第一半导体元件的埋入性进行了评价。
·装置:超声波数字图像诊断装置IS-350(Insight株式会社制)
·测定:透射(探头35MHz、扫描长度(X:100mm、Y:50mm)、间距:0.1mm)
为了定量地评价膜状粘接剂对第一半导体元件的埋入性,使用图像编辑软件(Adobe Systems公司制Photoshop(注册商标))对所获得的图像进行编辑,并计算了空隙率。即,将被膜状粘接剂埋入的部分用白色显示,将未被埋入的部分(空隙)用黑色显示,计算了空隙的比例(空隙率)。通过以下的式子计算了由使用具有凹陷的基板带来的空隙率的改善率。
·实施例1的改善率(%)=(比较例1的空隙率-实施例1的空隙率)/比较例1的空隙率×100
·实施例2的改善率(%)=(比较例2的空隙率-实施例2的空隙率)/比较例2的空隙率×100
·实施例3的改善率(%)=(比较例3的空隙率-实施例3的空隙率)/比较例3的空隙率×100
在表1~3中示出空隙率的评价结果。如表1~3所示,除了凹陷的尺寸为5mm×5mm的情况(实施例1-1、实施例2-1以及实施例3-1)之外,空隙率的改善率均为正值。另外,在凹陷的尺寸为5mm×5mm的情况下,由于凹陷的侧面与第一半导体元件(尺寸3mm×3mm)的间隙只有1mm,因此推测粘接剂难以进入该间隙而空隙率较高。
[表1]
Figure BDA0002665085570000121
[表2]
Figure BDA0002665085570000131
[表3]
Figure BDA0002665085570000141
工业上的可利用性
根据本公开,提供了一种半导体装置及其制造方法,其具有对实现由热固性树脂组合物构成的膜状粘接剂的埋入性提高且减少整体的翘曲(Bowing)有用的构成。
附图标记说明
10…基板,10a…凹陷,11…第一引线,12…第二引线,15…第一密封层(膜状粘接剂的固化物),15P…膜状粘接剂,20…层叠体,100…半导体装置,C1、C2…电路图案,Wa…第一半导体元件,Wb…第二半导体元件

Claims (18)

1.一种半导体装置的制造方法,包括:
准备具有凹陷的基板的工序;
在所述基板的凹陷配置第一半导体元件的工序;
通过切割来准备由热固性树脂组合物构成的膜状粘接剂与第二半导体元件的层叠体的工序;
以使所述膜状粘接剂覆盖所述基板中的包含所述凹陷的区域、并且使所述第一半导体元件埋入所述膜状粘接剂的方式,将所述层叠体按压于所述基板的工序;以及
通过加热所述膜状粘接剂而利用该膜状粘接剂的固化物密封所述第一半导体元件的工序,
所述凹陷的面积比所述第二半导体元件的面积小。
2.如权利要求1所述的半导体装置的制造方法,其中,
所述凹陷的面积相对于所述第二半导体元件的面积为30~80%。
3.如权利要求1或2所述的半导体装置的制造方法,其中,
所述凹陷的深度相对于所述第一半导体元件的高度为10~30%。
4.如权利要求1~3中任一项所述的半导体装置的制造方法,其中,
所述膜状粘接剂的厚度为60~150μm。
5.如权利要求1~4中任一项所述的半导体装置的制造方法,其中,
在将所述第一半导体元件配置于所述凹陷的状态下,所述第一半导体元件与所述凹陷的侧面的间隙为1.2~5mm。
6.如权利要求1~5中任一项所述的半导体装置的制造方法,其中,
所述膜状粘接剂在60~150℃之间的任一温度下的剪切粘度为5000Pa·s以下。
7.如权利要求1~6中任一项所述的半导体装置的制造方法,其中,
所述基板在表面具有电路图案,
所述半导体装置的制造方法还包括将所述第一半导体元件与所述电路图案电连接的第一引线接合工序。
8.如权利要求7所述的半导体装置的制造方法,其中,
所述半导体装置的制造方法还包括:
第二引线接合工序,将所述第二半导体元件与所述电路图案电连接;以及
用树脂组合物密封所述第二半导体元件及所述第二引线的工序。
9.如权利要求1~8中任一项所述的半导体装置的制造方法,其中,
所述半导体装置的制造方法还包括在所述第二半导体元件上层叠第三半导体元件的工序。
10.如权利要求1~9中任一项所述的半导体装置的制造方法,
通过在加压气氛下加热所述膜状粘接剂而利用该膜状粘接剂的固化物密封所述第一半导体元件。
11.一种半导体装置,具备:
基板,具有凹陷;
第一半导体元件,配置于所述凹陷;
第一密封层,以覆盖所述基板中的包含所述凹陷的区域的方式配置,并密封所述第一半导体元件;以及
第二半导体元件,以覆盖所述第一密封层中的与所述基板侧相反的一侧的表面的方式配置,
所述第一密封层由膜状粘接剂的固化物构成,该膜状粘接剂由热固性树脂组合物构成,
所述凹陷的面积比所述第二半导体元件的面积小。
12.如权利要求11所述的半导体装置,其中,
所述凹陷的面积相对于所述第二半导体元件的面积为30~80%。
13.如权利要求11或12所述的半导体装置,其中,
所述凹陷的深度相对于所述第一半导体元件的高度为10~30%。
14.如权利要求11~13中任一项所述的半导体装置,其中,
所述第一半导体元件与所述凹陷的侧面的间隙为1.2~5mm。
15.如权利要求11~14中任一项所述的半导体装置,其中,
所述基板的厚度为90~140μm。
16.如权利要求11~15中任一项所述的半导体装置,其中,
所述半导体装置还具备:
电路图案,形成于所述基板的表面;以及
第一引线,将所述第一半导体元件与所述电路图案电连接。
17.如权利要求16所述的半导体装置,其中,
所述半导体装置还具备:
第二引线,将所述第二半导体元件与所述电路图案电连接;以及
第二密封层,将所述第二半导体元件及所述第二引线密封。
18.如权利要求11~17中任一项所述的半导体装置,其中,
所述半导体装置还具备第三半导体元件,该第三半导体元件层叠在所述第二半导体元件上。
CN201880090773.XA 2018-03-06 2018-03-06 半导体装置及其制造方法 Pending CN111819671A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008565 WO2019171467A1 (ja) 2018-03-06 2018-03-06 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN111819671A true CN111819671A (zh) 2020-10-23

Family

ID=67846571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880090773.XA Pending CN111819671A (zh) 2018-03-06 2018-03-06 半导体装置及其制造方法

Country Status (5)

Country Link
JP (1) JP7127680B2 (zh)
KR (1) KR102466149B1 (zh)
CN (1) CN111819671A (zh)
SG (1) SG11202008581XA (zh)
WO (1) WO2019171467A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022034854A1 (zh) * 2020-08-11 2022-02-17

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063333A (ja) * 2005-08-29 2007-03-15 Nippon Steel Chem Co Ltd 半導体素子固定用フィルム状接着剤、それを用いた半導体装置、及び、その半導体装置の製造方法
JP2010157631A (ja) * 2008-12-27 2010-07-15 Misuzu Kogyo:Kk 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
JP2013110442A (ja) * 2013-03-11 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2014042165A1 (ja) * 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
JP2015120836A (ja) * 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
CN105408989A (zh) * 2013-09-02 2016-03-16 日东电工株式会社 封装半导体元件的制造方法及半导体装置的制造方法
JP2017168850A (ja) * 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077293A (ja) 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP5236134B2 (ja) 2001-01-26 2013-07-17 日立化成株式会社 接着剤組成物、接着部材、半導体搭載用支持部材及び半導体装置等
JP2005103180A (ja) 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 洗濯機
JP2006237628A (ja) 2006-04-14 2006-09-07 Sharp Corp 積層型半導体パッケージ用多層基板およびその製造方法
JP4930204B2 (ja) 2007-06-07 2012-05-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5524465B2 (ja) 2007-10-24 2014-06-18 日立化成株式会社 接着シート及びこれを用いた半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063333A (ja) * 2005-08-29 2007-03-15 Nippon Steel Chem Co Ltd 半導体素子固定用フィルム状接着剤、それを用いた半導体装置、及び、その半導体装置の製造方法
JP2010157631A (ja) * 2008-12-27 2010-07-15 Misuzu Kogyo:Kk 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
WO2014042165A1 (ja) * 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
JP2013110442A (ja) * 2013-03-11 2013-06-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN105408989A (zh) * 2013-09-02 2016-03-16 日东电工株式会社 封装半导体元件的制造方法及半导体装置的制造方法
JP2015120836A (ja) * 2013-12-24 2015-07-02 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2017168850A (ja) * 2017-04-19 2017-09-21 日立化成株式会社 半導体装置、半導体装置の製造方法及びフィルム状接着剤

Also Published As

Publication number Publication date
JPWO2019171467A1 (ja) 2021-02-12
WO2019171467A1 (ja) 2019-09-12
JP7127680B2 (ja) 2022-08-30
KR102466149B1 (ko) 2022-11-11
SG11202008581XA (en) 2020-10-29
KR20200128027A (ko) 2020-11-11

Similar Documents

Publication Publication Date Title
US7915080B2 (en) Bonding IC die to TSV wafers
TWI657510B (zh) 半導體裝置之製造方法及半導體裝置
US7807507B2 (en) Backgrinding-underfill film, method of forming the same, semiconductor package using the backgrinding-underfill film, and method of forming the semiconductor package
JP5798834B2 (ja) 半導体装置の製造方法
US8124471B2 (en) Method of post-mold grinding a semiconductor package
CN103117250A (zh) 用于载具剥离的方法
JP6017398B2 (ja) 半導体装置の製造方法
WO2021045157A1 (ja) 半導体装置の製造方法及びコレット
TW201626470A (zh) 半導體裝置之製造方法及半導體裝置
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP2009260226A (ja) 半導体装置の製造方法
WO2018145413A1 (zh) 硅通孔芯片的二次封装方法及其二次封装体
JP4515129B2 (ja) 半導体装置の製造方法
CN111819671A (zh) 半导体装置及其制造方法
JP2017084903A (ja) 半導体装置の製造方法
JP2007194303A (ja) 半導体装置の製造方法
JP4778667B2 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
CN113165118B (zh) 半导体装置的制造方法
JP6926555B2 (ja) 半導体装置の製造方法
CN113053760A (zh) 封装方法
KR102715198B1 (ko) 반도체 장치의 제조 방법
KR20210095863A (ko) 반도체 장치의 제조 방법
JP7065035B2 (ja) 半導体装置の製造方法
JP2009260218A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2010109153A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: HITACHI CHEMICAL Co.,Ltd.

CB02 Change of applicant information