KR20210095863A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20210095863A
KR20210095863A KR1020217013296A KR20217013296A KR20210095863A KR 20210095863 A KR20210095863 A KR 20210095863A KR 1020217013296 A KR1020217013296 A KR 1020217013296A KR 20217013296 A KR20217013296 A KR 20217013296A KR 20210095863 A KR20210095863 A KR 20210095863A
Authority
KR
South Korea
Prior art keywords
bump
resin layer
chip
bumps
semiconductor device
Prior art date
Application number
KR1020217013296A
Other languages
English (en)
Inventor
게이스케 시노미야
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20210095863A publication Critical patent/KR20210095863A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

복수의 범프 (22) 가 형성되어 있는 범프 형성 부재 (2) 의 범프 형성면 (2A) 에 수지층 (13) 을 형성하는 공정과, 수지층 (13) 에 버프 연마를 실시하여, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 을 제거하는 공정을 구비하는 반도체 장치의 제조 방법.

Description

반도체 장치의 제조 방법
본 발명은, 반도체 장치의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화, 및 박형화에 수반하여, 반도체 패키지의 박형화, 및 소형화에 대한 요구도 높아지고 있다. 그 때문에, 반도체 소자의 실장 방식으로서, 금속 와이어를 사용하여 접속하는 종래의 와이어 본딩 방식 대신에, 칩의 전극 상에 범프라고 불리는 돌기 전극을 형성하고, 기판의 전극과 칩의 전극을 범프를 통하여 직접 접속하는 플립 칩 접속 방식의 실장 방법이 제안되어 있다.
이와 같은 플립 칩 접속 방식의 실장 방법에서는, 여러 가지 목적에 따라, 범프 형성 웨이퍼, 및 범프 형성 칩 등의 범프를 덮도록 수지층이 형성된다. 이와 같은 수지층으로는, 예를 들어, 범프 형성 칩과 기판을 접착하기 위한 접착제층, 범프 형성 칩과 기판의 접속을 보강하기 위한 언더 필층, 범프 형성 웨이퍼 또는 범프 형성 칩을 보호하기 위한 보호층 등을 들 수 있다.
그러나, 수지층이 범프를 덮고 있는 경우에는, 범프 상의 수지층을 기계적으로 밀어내어, 범프와 기판의 전극의 전기적인 접속을 확보해야 한다. 그 때문에, 범프 형성 칩과 기판의 접속 신뢰성의 점에서 문제가 있었다. 또한, 리플로 처리에 의해, 범프 형성 칩과 기판을 접속하는 경우에는, 범프에서 유래하는 용융 땜납이 수지층에 덮여 있기 때문에, 셀프 얼라인먼트 효과 (칩, 및 기판의 전극끼리의 위치 맞춤 정밀도가 나빠, 어긋남을 일으키고 있어도 리플로시에 정상적인 위치로 자동적으로 보정되는 현상) 가 얻어지지 않는다는 문제가 있었다.
상기와 같은 문제를 해결하기 위해서, 예를 들어, 복수의 범프가 형성되어 있는 범프 형성 부재의 범프 형성면에 수지층을 형성하는 공정과, 상기 수지층에 플라즈마 처리를 실시하여, 상기 범프의 표면을 덮고 있는 상기 수지층을 제거하는 공정을 구비한 방법이 제안되어 있다 (특허문헌 1 참조).
또한, 상기와 같은 문제를 해결하기 위해서, 예를 들어, 복수의 범프가 형성되어 있는 범프 형성 부재의 범프 형성면에 수지층을 형성하는 공정과, 상기 범프의 표면을 덮고 있는 상기 수지층을 연삭에 의해 제거하는 공정을 구비한 방법도 제안되어 있다 (특허문헌 2 참조).
국제 공개 제2016/194431호 일본 공개특허공보 2017-84903호
특허문헌 1 에 기재된 방법에서는, 제거하고자 하는 수지층의 지점뿐만 아니라, 조사면 내 전역에 대하여 플라즈마가 조사된다. 즉, 범프 두정부를 덮는 수지층뿐만 아니라, 본래 보호하고자 하는 부분을 덮는 수지층에도 플라즈마가 조사된다. 그 때문에, 본래 보호하고자 하는 부분에도 플라즈마 조사의 영향이 미쳐, 열화, 및 손상이 발생할 우려가 있다.
또한, 특허문헌 2 에 기재된 방법은, 수지층을 연삭에 의해 제거하는 방법이기 때문에, 다이서, 그라인더, 또는 서페이스 플레이너가 범프를 덮는 수지층에 접촉하여, 범프에 대하여 기계적 부하가 가해진다. 그 때문에, 범프의 위치가 어긋나거나, 범프가 탈락하여, 접속 신뢰성이 저하할 우려가 있다.
그래서, 본 발명의 목적은, 범프 형성 부재의 본래 보호하고자 하는 부분의 열화, 및 손상을 방지하고, 접속 신뢰성이 우수한 반도체 장치를 효율적으로 제조할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법은, 복수의 범프가 형성되어 있는 범프 형성 부재의 범프 형성면에 수지층을 형성하는 공정과, 상기 수지층에 버프 연마를 실시하여, 상기 범프의 표면을 덮고 있는 상기 수지층을 제거하는 공정을 구비한다.
이 구성에 의하면, 범프 형성 부재의 범프 형성면에, 여러 가지 목적에 따라, 수지층을 형성할 수 있다. 이 수지층으로는, 예를 들어, 범프 형성 칩과 기판을 접착하기 위한 접착제층, 범프 형성 칩과 기판의 접속을 보강하기 위한 언더 필층, 범프 형성 웨이퍼 또는 범프 형성 칩을 보호하기 위한 보호층 등을 들 수 있다.
그리고, 범프의 표면을 덮고 있는 수지층을 버프 연마에 의해, 간편하고 효율적으로 제거할 수 있다. 버프 연마법에서는, 버프와 접촉하는 부분이 연마되기 때문에, 버프와 접촉하는 범프를 덮는 수지층을 선택적으로 제거할 수 있기 때문에, 범프 형성 부재의 본래 보호하고자 하는 부분의 열화, 및 손상을 방지할 수 있다.
또한, 연삭법에 의해 수지층을 제거하는 경우에는, 다이서, 그라인더, 또는 서페이스 플레이너 등이 범프를 덮는 수지층에 접촉하기 때문에, 범프에 큰 기계적 부하가 가해진다. 그러나, 버프 연마법에 의하면, 수지층에 접촉하는 것은, 비교적 부드러운 버프이기 때문에, 범프에 가해지는 기계적 부하를 충분히 작게 할 수 있어, 범프의 위치 어긋남 및 탈락을 방지할 수 있다.
그리고, 범프의 표면을 덮고 있는 수지층이 제거되어, 표면이 노출된 범프와, 기판의 전극을 전기적으로 접속함으로써, 접속 신뢰성이 우수한 반도체 장치를 효율적으로 제조할 수 있다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서는, 상기 범프 형성면의 반대측의 면에 다이싱 테이프를 첩합하는 공정을, 추가로 구비하는 것이 바람직하다.
이 구성에 의하면, 범프 형성 부재가 다이싱 테이프에 첩착되어 있기 때문에, 버프 연마시에 범프의 위치 어긋남을 억제할 수 있다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서는, 상기 수지층이 제거되어, 표면이 노출된 상기 범프와, 기판의 전극을 전기적으로 접속하는 공정을, 추가로 구비하는 것이 바람직하다.
이 구성에 의하면, 범프의 표면을 덮고 있는 수지층이 제거되어, 표면이 노출된 범프와, 기판의 전극을 전기적으로 접속함으로써, 접속 신뢰성이 우수한 반도체 장치가 얻어진다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서는, 상기 범프의 평균 높이는, 500 ㎛ 이하인 것이 바람직하다.
범프의 평균 높이가 낮을수록, 연마시에 범프가 제거되기 쉬워, 범프 형성 부재가 손상되기 쉬운 경향이 있다. 그러나, 버프 연마법에 의하면, 범프의 평균 높이가, 500 ㎛ 이하여도, 범프 형성 부재의 손상을 방지하면서, 수지층을 효율적으로 제거할 수 있다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서는, 상기 범프의 재질은, 구리, 은, 금, 알루미늄 및 땜납 합금으로 이루어지는 군에서 선택되는 적어도 하나인 것이 바람직하다.
이와 같이, 범프의 재질이, 구리, 은, 금, 알루미늄 및 땜납 합금으로 이루어지는 군에서 선택되는 적어도 하나이면, 버프 연마법에 의해, 범프 형성 부재의 손상을 방지하면서, 수지층을 효율적으로 제거할 수 있다.
도 1 은, 본 발명의 제 1 실시형태에 관련된 수지층을 형성하기 위한 접착 시트를 나타내는 개략 단면도이다.
도 2 는, 본 발명의 제 1 실시형태에 관련된 범프 형성 부재 (범프 형성 웨이퍼) 를 나타내는 개략 단면도이다.
도 3a 는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 3b 는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 3c 는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 3d 는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 3e 는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 3f 는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 4 는, 본 발명의 제 1 실시형태에 관련된 범프 형성 부재 (범프 형성 웨이퍼) 의 범프 형성면에 수지층이 형성된 상태를 나타내는 개략도이다.
도 5 는, 본 발명의 제 1 실시형태에 관련된 수지 연마 공정에 있어서, 범프 형성면의 하방으로부터 본, 버프 연마 장치의 휠 및 버프 그리고 범프 형성 웨이퍼를 나타내는 개략도이다.
도 6 은, 도 5 의 VI-VI 단면을 나타내는 단면도이다.
도 7a 는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 7b 는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 7c 는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 7d 는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 설명도이다.
도 8 은, 실시예 1 에서 얻어진 수지층 형성 범프 형성 칩을 나타내는 SEM 사진의 일부를 확대한 사진이다.
도 9 는, 비교예 1 에서 얻어진 수지층 형성 범프 형성 칩을 나타내는 SEM 사진의 일부를 확대한 사진이다.
[제 1 실시형태]
이하, 본 발명에 대하여 실시형태를 예로 들어, 도면에 기초하여 설명한다. 본 발명은 실시형태의 내용에 한정되지 않는다. 또한, 도면에 있어서는, 설명을 용이하게 하기 위해서 확대 또는 축소를 하여 도시한 부분이 있다.
먼저, 본 실시형태에 사용하는 접착 시트, 및 범프 형성 웨이퍼에 대하여 설명한다.
(접착 시트)
도 1 에는, 본 실시형태에 사용하는 접착 시트 (1) 가 기재되어 있다.
본 실시형태에 사용하는 접착 시트 (1) 는, 지지체층 (11) 과, 점착제층 (12) 과, 접착제를 함유하는 수지층 (13) 을 구비하고 있다. 또한, 수지층 (13) 의 표면은, 웨이퍼에 첩착될 때까지의 동안, 박리 필름 등에 의해 보호되어 있어도 된다.
지지체층 (11) 으로는, 접착 시트의 지지체로서 공지된 지지체를 사용할 수 있고, 예를 들어, 플라스틱 필름 등을 사용할 수 있다. 이와 같은 지지체층 (11) 은, 피착체를 가공하고 있는 동안에, 피착체를 지지한다.
플라스틱 필름으로는, 예를 들어, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌아세트산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메트)아크릴산 공중합체 필름, 에틸렌·(메트)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 및 불소 수지 필름 등을 들 수 있다. 이들 필름은, 단층 필름이어도 되고, 적층 필름이어도 된다. 또한, 적층 필름의 경우에는, 1 종의 필름을 적층해도 되고, 2 종 이상의 필름을 적층해도 된다.
점착제층 (12) 은, 접착 시트의 점착제로서 공지된 점착제를 사용하여 형성할 수 있다. 이와 같은 점착제층 (12) 에 의해, 피착체를 가공하고 있는 동안에는 지지체층 (11) 과 수지층 (13) 사이를 강고하게 고정시키고, 그 후, 수지층 (13) 을 피착체에 고착 잔존시켜 지지체층 (11) 으로부터 박리하는 것이 용이해진다. 또한, 점착제층 (12) 에, 자외선 등의 에너지선을 조사함으로써 경화시켜, 수지층 (13) 과의 박리가 용이해지도록 해도 된다.
점착제로는, 예를 들어, 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 및 우레탄계 점착제 등을 들 수 있다.
수지층 (13) 은, 접착 시트의 접착제로서 공지된 접착제를 사용하여 형성할 수 있다. 이와 같은 접착제를 함유하는 수지층 (13) 에 의해, 후술하는 범프 형성 칩 (2a) 과 기판 (4) 을 접착할 수 있다.
접착제로는, 예를 들어, 에폭시 수지 등의 열 경화성 수지와, 열 경화제를 함유하는 접착제를 들 수 있다. 또한, 접착제는, 경화물의 열 팽창 계수를 조정한다는 관점에서, 무기 충전재를 추가로 함유하고 있어도 된다. 무기 충전재로는, 실리카, 알루미나, 탤크, 탄산칼슘, 티탄 화이트, 벵갈라, 탄화규소, 및 질화붕소 등을 들 수 있다. 이들은 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
(범프 형성 웨이퍼)
도 2 에는, 본 실시형태에 사용하는 범프 형성 웨이퍼 (2) (범프 형성 부재) 가 기재되어 있다.
본 실시형태에 사용하는 범프 형성 웨이퍼 (2) 는, 반도체 웨이퍼 (21) 와, 범프 (22) 를 구비하고 있다. 또한, 범프 (22) 는, 반도체 웨이퍼 (21) 의 회로가 있는 측에 형성된다. 본 실시형태의 범프 형성 웨이퍼 (2) 는, 복수의 범프 (22) 를 구비한다.
범프 형성 웨이퍼 (2) 는, 복수의 범프 (22) 가 형성되어 있는 범프 형성면 (2A) 과, 범프 (22) 가 형성되어 있지 않은 이면 (2B) 을 갖는다.
반도체 웨이퍼 (21) 로는, 공지된 반도체 웨이퍼를 사용할 수 있고, 예를 들어, 실리콘 웨이퍼 등을 사용할 수 있다.
반도체 웨이퍼 (21) 의 두께는, 통상적으로, 10 ㎛ 이상 1000 ㎛ 이하이며, 바람직하게는, 50 ㎛ 이상 750 ㎛ 이하이다.
범프 (22) 의 재료로는, 공지된 도전성 재료를 사용할 수 있다. 범프 (22) 의 재료로는, 예를 들어, 구리, 은, 금, 알루미늄, 및 땜납 합금으로 이루어지는 군에서 선택되는 어느 재료를 들 수 있다. 땜납 합금으로는, 공지된 땜납 재료를 사용할 수 있고, 예를 들어, 주석, 은, 및 구리를 함유하는 납 프리 땜납을 사용할 수 있다.
범프 (22) 의 평균 높이는, 통상적으로, 5 ㎛ 이상 1000 ㎛ 이하이며, 바람직하게는, 50 ㎛ 이상 500 ㎛ 이하이며, 보다 바람직하게는, 50 ㎛ 이상 250 ㎛ 이하이다. 범프 (22) 의 평균 높이가 낮을수록, 연마시에 범프 (22) 가 제거되기 쉬워, 범프 형성 부재가 손상되기 쉬운 경향이 있다. 그러나, 본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 범프 (22) 의 평균 높이가, 예를 들어 500 ㎛ 이하여도, 범프 형성 부재의 손상을 방지하면서, 수지층을 효율적으로 제거할 수 있다.
범프 (22) 의 측방으로부터 본 단면 형상은, 특별히 한정되지 않지만, 반원형, 반타원형, 원형, 장방형 또는 사다리꼴 등이어도 된다.
범프 (22) 의 종류로는, 특별히 한정되지 않지만, 볼 범프, 머시룸 범프, 스터드 범프, 콘 범프, 실린더 범프, 도트 범프, 큐브 범프, 및 필러 범프 등을 들 수 있다. 이들은 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
(반도체 장치의 제조 방법)
다음으로, 본 실시형태에 관련된 반도체 장치의 제조 방법에 대하여 설명한다.
도 3a ∼ 도 3f 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 나타내는 설명도이다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 먼저, 복수의 범프 (22) 가 형성되어 있는 범프 형성 웨이퍼 (2) 의 범프 형성면 (2A) 에 수지층 (13) 을 형성한다. 구체적으로는, 도 3a, 도 3b, 및 도 3c 에 나타내는 바와 같이, 접착 시트 (1) 의 수지층 (13) 을 범프 형성 웨이퍼 (2) 의 범프 형성면 (2A) 에 첩합하는 공정 (접착 시트 첩착 공정) 과, 다이싱 테이프 (3) 를 범프 형성 웨이퍼 (2) 의 이면 (2B) 에 첩합하는 공정 (다이싱 테이프 첩착 공정) 과, 접착 시트 (1) 의 지지체층 (11), 및 점착제층 (12) 을, 수지층 (13) 으로부터 박리하는 공정 (지지체 박리 공정) 을 구비하는 방법에 의해, 복수의 범프 (22) 가 형성되어 있는 범프 형성 웨이퍼 (2) 의 범프 형성면 (2A) 에 수지층 (13) 을 형성한다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 다음으로, 도 3d 에 나타내는 바와 같이, 수지층 (13) 에 버프 연마를 실시하여, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 을 제거한다 (수지 제거 공정). 또한, 본 실시형태에 있어서는, 수지층 (13) 과 함께 범프 (22) 의 일부를 제거하고 있지만, 수지층 (13) 만을 제거해도 된다.
그리고, 도 3e, 및 도 3f 에 나타내는 바와 같이, 다이싱 블레이드에 의해 범프 형성 웨이퍼 (2) 를 다이싱하는 공정 (다이싱 공정) 과, 다이싱에 의해 개편화한 범프 형성 칩 (2a) 을 픽업하여, 피착체로서의 기판 (4) 에 접착 고정시키는 공정 (본딩 공정) 을 구비하는 방법에 의해, 수지층 (13) 이 제거되어, 표면이 노출된 범프 (22) 와, 기판 (4) 의 전극 (42) 을 전기적으로 접속한다.
이하, 접착 시트 첩착 공정, 다이싱 테이프 첩착 공정, 지지체 박리 공정, 수지 제거 공정, 다이싱 공정, 및 본딩 공정에 대하여, 보다 상세하게 설명한다.
(접착 시트 첩착 공정)
접착 시트 첩착 공정에 있어서는, 도 3a 에 나타내는 바와 같이, 접착 시트 (1) 의 수지층 (13) 을 범프 형성 웨이퍼 (2) 의 범프 (22) 가 형성되어 있는 면 (범프 형성면 (2A)) 에 첩합한다. 접착 시트 (1) 의 첩착 후, 범프 (22) 는, 수지층 (13) 에 의해 덮인다.
여기서, 첩착 방법으로는 공지된 방법을 채용할 수 있고, 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상적으로, 압착 롤 등에 의해 접착 시트 (1) 를 압압하면서 실시된다. 압착의 조건은 특별히 한정되지 않지만, 압착 온도는, 40 ℃ 이상 120 ℃ 이하가 바람직하다. 롤 압력은, 0.1 ㎫ 이상 20 ㎫ 이하가 바람직하다. 압착 속도는, 1 ㎜/sec 이상 20 ㎜/sec 이하가 바람직하다.
또한, 접착 시트 (1) 의 수지층 (13) 의 두께는, 범프 (22) 의 높이 치수보다 작게 하는 것이 바람직하고, 범프 (22) 의 높이 치수의 0.8 배 이하인 것이 보다 바람직하고, 범프 (22) 의 높이 치수의 0.1 배 이상 0.7 배 이하인 것이 특히 바람직하다. 수지층 (13) 의 두께가 상기 상한 이하이면, 범프 (22) 의 표면을 덮는 수지층 (13) 을, 보다 얇게 할 수 있고, 후술하는 수지 제거 공정에서 용이하게 제거할 수 있다.
(다이싱 테이프 첩착 공정)
다이싱 테이프 첩착 공정에 있어서는, 도 3b 에 나타내는 바와 같이, 다이싱 테이프 (3) 를 범프 형성 웨이퍼 (2) 의 범프 (22) 가 형성되어 있지 않은 면 (이면 (2B)) 에 첩합한다.
여기서, 첩착 방법으로는 공지된 방법을 채용할 수 있고, 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상적으로, 압착 롤 등에 의해 다이싱 테이프 (3) 를 압압하면서 실시된다. 압착의 조건은, 특별히 한정되지 않고, 적절히 설정할 수 있다. 또한, 다이싱 테이프 (3) 에 대해서도, 공지된 다이싱 테이프를 사용할 수 있다.
(지지체 박리 공정)
지지체 박리 공정에 있어서는, 도 3c 에 나타내는 바와 같이, 접착 시트 (1) 의 지지체층 (11), 및 점착제층 (12) 을, 수지층 (13) 으로부터 박리한다. 또한, 이 지지체 박리 공정으로 얻어지는, 범프 형성면 (2A) 에 수지층 (13) 이 형성된 범프 형성 웨이퍼 (2) 를, 도 4 에 나타낸다. 또한, 수지층 (13) 은, 범프 (22) 의 형상에 추종하도록, 형성되는 것이 바람직하다. 이와 같이 하면, 후술하는 수지 제거 공정에서 제거하는 수지층 (13) 을 적게 할 수 있어, 작업 효율을 향상시킬 수 있다.
점착제층 (12) 이 자외선 경화성을 갖는 경우에는, 필요에 따라, 지지체층 (11) 측으로부터 자외선을 조사한다. 이로써, 점착제층 (12) 이 경화하여, 점착제층 (12) 과 수지층 (13) 의 계면의 접착력이 저하하여, 점착제층 (12) 을 수지층 (13) 으로부터 박리하기 쉬워진다.
(수지 제거 공정)
수지 제거 공정에 있어서는, 도 3d 에 나타내는 바와 같이, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 및 범프 (22) 의 일부를 버프 연마에 의해 제거한다.
본 명세서에 있어서, 버프 연마란, 지립 및 매체를 함유하는 연마제를, 버프에, 침입 또는, 부착시키고, 상기 버프에 의해 피처리물의 표면을 닦는 연마이다. 보다 구체적으로는, 버프 연마란, 도 5 및 도 6 에서 나타내는 버프 연마 장치 (5) 를 사용하여, 피처리물의 표면을 닦는 연마이다. 버프 연마 장치 (5) 는, 회전 가능한 휠 (51) 과, 휠 (51) 에 장착된 버프 (52) 를 구비하고 있다.
수지층 (13) 은, 그 목적에 따라, 제거할 수 있다. 예를 들어, 표면이 노출된 범프 (22) 와, 기판 (4) 의 전극 (42) 의 전기적인 접속이 목적이면, 전기적인 접속을 할 수 있을 정도로 제거하면 된다. 구체적으로는, 접속 신뢰성과 수지층 (13) 의 기능의 확보의 밸런스의 관점에서, 수지층 (13) 의 제거량을 조정할 수 있다. 또한, 범프 (22) 의 일부란, 범프 (22) 의 선단 부분을 말한다. 이와 같이, 범프 (22) 의 선단 부분이 연마에 의해 제거되면, 범프 (22) 의 표면이 확실하게 노출되게 된다. 그리고, 범프 (22) 의 높이를 임의의 높이로 조정한다는 관점에서, 범프 (22) 의 제거량을 조정할 수 있다.
또한, 수지 제거 공정에 있어서는, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 을 버프 연마에 의해, 간편하고 효율적으로 제거할 수 있다. 버프 연마에서는, 버프 (52) 와 접촉하는 부분이 연마되기 때문에, 버프 (52) 와 접촉하는 범프 (22) 의 두정부를 덮는 수지층 (13) 을 선택적으로 제거할 수 있기 때문에, 범프 형성 부재의 본래 보호하고자 하는 부분의 열화, 및 손상을 방지할 수 있다. 범프 형성 부재의 본래 보호하고자 하는 부분으로는, 예를 들어, 범프 (22) 의 근본 부분, 범프 형성면 (2A), 및 반도체 웨이퍼 (21) 의 이면 (2B) 을 들 수 있다.
또한, 연삭법에 의해 수지층 (13) 을 제거하는 경우에는, 다이서, 그라인더, 또는 서페이스 플레이너 등이 범프 (22) 를 덮는 수지층 (13) 에 접촉하기 때문에, 범프 (22) 에 큰 기계적 부하가 가해지지만, 본 실시형태의 수지 제거 공정에서는, 수지층 (13) 에 접촉하는 것은, 비교적 부드러운 버프 (52) 이기 때문에, 범프 (22) 에 가해지는 기계적 부하를 충분히 작게 할 수 있어, 범프의 위치 어긋남 및 탈락을 방지하면서, 수지층 (13) 을 제거할 수 있다.
수지 제거 공정에 있어서는, 도 5 및 도 6 에서 나타내는 바와 같이, 버프 연마 장치 (5) 의 휠 (51) 및 버프 (52) 를 회전시키면서, 범프 형성 웨이퍼 (2) 의 범프 형성면 (2A) 측을 버프 (52) 에 접촉시키고, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 및 범프 (22) 의 일부를 연마한다. 여기서, 도 5 는, 범프 형성면 (2A) 의 하방으로부터 본, 버프 연마 장치 (5) 의 휠 (51) 및 버프 (52) 그리고 범프 형성 웨이퍼 (2) 를 나타내는 개략도이다. 도 6 은, 도 5 의 VI-VI 단면을 나타내는 단면도이다.
이와 같이 하여, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 및 범프 (22) 의 일부를 버프 연마에 의해 제거할 수 있다.
버프 (52) 는, 특별히 한정되지 않고, 공지된 버프를 사용할 수 있다. 버프 (52) 로는, 천, 가죽, 고무 및 브러쉬로 이루어지는 군에서 선택되는 어느 것이 바람직하다. 이들 중에서도, 연마제의 침입하기 쉬움의 관점에서, 천 또는 가죽이 보다 바람직하다.
버프 (52) 에는, 지립 및 매체를 함유하는 연마제를, 침입 또는, 부착시킨다.
지립은, 특별히 한정되지 않고, 공지된 지립을 사용할 수 있다. 지립으로는, 알루미나, 실리카, 다이아몬드, 탄화규소, 지르코니아, 및 질화붕소로 이루어지는 군에서 선택되는 어느 것이 바람직하다. 이들 중에서도, 연마량의 조정하기 쉬움의 관점에서, 알루미나 또는 실리카가 보다 바람직하다.
매체는, 특별히 한정되지 않고, 공지된 지립을 사용할 수 있다. 매체로는, 물, 기름, 및 유기 용제로 이루어지는 군에서 선택되는 어느 것이 바람직하다. 이들 중에서도, 수지층 (13) 에 대한 영향이 적다는 관점에서, 물이 바람직하다. 또한, 매체는, 마이그레이션의 발생을 억제한다는 관점에서, 할로겐화물 등의 이온성의 물질을 함유하지 않는 것이 바람직하다.
또한, 버프 연마 장치 (5) 의 조건은, 특별히 한정되지 않지만, 예를 들어, 이하와 같은 조건을 채용할 수 있다.
휠 (51) 의 회전 수는, 범프의 위치 어긋남 및 탈락을 방지한다는 관점에서, 50 rpm 이상 1000 rpm 이하인 것이 바람직하고, 100 rpm 이상 500 rpm 이하인 것이 보다 바람직하다.
범프 형성 웨이퍼 (2) 를 버프 (52) 에 접촉시킬 때의 가중은, 범프의 위치 어긋남 및 탈락을 방지한다는 관점에서, 0.1 N 이상 10 N 이하인 것이 바람직하고, 0.5 N 이상 5 N 이하인 것이 보다 바람직하다.
또한, 수지 제거 공정 후에는, 도 3d 에 나타내는 바와 같이, 범프 (22) 및 수지층 (13) 으로 이루어지는 평면에 요철이 남는 것이 바람직하다. 이와 같이 하면, 후술하는 본딩 공정에 있어서, 범프 형성 칩 (2a) 을 기판 (4) 의 전극 (42) 상에 접속할 때에는, 상기의 간극에 범프 (22) 나 수지층 (13) 이 이동할 여유가 있기 때문에, 범프 (22) 를 눌러 찌그러뜨리면서 접속할 수 있다. 그 때문에, 본 실시형태에 있어서는, 범프 (22) 및 수지층 (13) 으로 이루어지는 평면이 평활한 범프 형성 칩 (2a) 을 본딩하는 경우와 비교하여, 접속 신뢰성을 높일 수 있다.
(다이싱 공정)
다이싱 공정에 있어서는, 도 3e 에 나타내는 바와 같이, 다이싱 블레이드에 의해 범프 형성 웨이퍼 (2) 를 다이싱한다. 이와 같이 하여, 범프 형성 웨이퍼 (2) 를 범프 형성 칩 (2a) 으로 개편화할 수 있다.
다이싱 장치는, 특별히 한정되지 않고, 공지된 다이싱 장치를 사용할 수 있다. 또한, 다이싱의 조건에 대해서도, 특별히 한정되지 않는다. 또한, 다이싱 블레이드를 사용한 다이싱법 대신에, 레이저 다이싱법, 및 스텔스 다이싱법 등을 사용해도 된다.
(본딩 공정)
본딩 공정에 있어서는, 도 3f 에 나타내는 바와 같이, 다이싱에 의해 개편화한 범프 형성 칩 (2a) 을 픽업하여, 기재 (41) 와 전극 (42) 을 구비하는 기판 (4) 에 접착 고정시킨다. 범프 형성 칩 (2a) 의 범프 (22) 는, 수지층 (13) 이 제거되어, 표면이 노출되어 있기 때문에, 범프 (22) 와, 기판 (4) 의 전극 (42) 을 전기적으로 접속할 수 있다.
기판 (4) 으로는, 특별히 한정되지 않지만, 리드 프레임, 배선 기판, 그리고, 표면에 회로가 형성된 실리콘 웨이퍼, 및 실리콘 칩 등을 사용할 수 있다. 기재 (41) 의 재질로는, 특별히 한정되지 않지만, 세라믹, 및 플라스틱 등을 들 수 있다. 또한, 플라스틱으로는, 에폭시, 비스말레이미드트리아진, 및 폴리이미드 등을 들 수 있다.
본딩 공정에 있어서는, 필요에 따라, 가열 처리를 실시하여, 수지층 (13) 의 접착제를 경화시켜도 된다.
가열 처리의 조건은, 접착제의 종류 등에 따라, 적절히 설정할 수 있다.
본딩 공정에 있어서는, 필요에 따라, 리플로 처리를 실시하여, 범프 형성 칩 (2a) 의 범프 (22) 를 용융시켜, 범프 형성 칩 (2a) 과 기판 (4) 을 땜납 접합시켜도 된다.
리플로 처리의 조건은, 땜납의 종류 등에 따라, 적절히 설정할 수 있다.
이상과 같이 하여, 반도체 장치 (100) 를 제조할 수 있다.
(제 1 실시형태의 작용 효과)
본 실시형태에 의하면, 다음과 같은 작용 효과를 발휘할 수 있다.
(1) 범프 (22) 의 표면을 덮고 있는 수지층 (13) 을 버프 연마에 의해, 간편하고 효율적으로 제거할 수 있다. 또한, 범프 (22) 의 측방으로부터 본 단면 형상이 반원형, 반타원형, 원형, 장방형 또는 사다리꼴인 경우에도, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 을 제거할 수 있다.
(2) 버프 연마법에 의하면, 버프 (52) 와 접촉하는 부분이 연마되기 때문에, 버프 (52) 와 접촉하는 범프 (22) 의 두정부를 덮는 수지층 (13) 을 선택적으로 제거할 수 있기 때문에, 범프 형성 웨이퍼 (2) 의 본래 보호하고자 하는 부분의 열화, 및 손상을 방지할 수 있다.
(3) 연삭법에 의해 수지층 (13) 을 제거하는 경우에는, 다이서, 그라인더, 또는 서페이스 플레이너 등이 범프 (22) 를 덮는 수지층 (13) 에 접촉하기 때문에, 범프 (22) 에 큰 기계적 부하가 가해지지만, 버프 연마법에 의하면, 수지층 (13) 에 접촉하는 것은, 비교적 부드러운 버프 (52) 이기 때문에, 범프 (22) 에 가해지는 기계적 부하를 충분히 작게 할 수 있고, 범프의 위치 어긋남 및 탈락을 방지하면서, 수지층 (13) 을 제거할 수 있다.
(4) 범프 (22) 의 표면을 덮고 있는 수지층 (13) 이 제거되어, 표면이 노출된 범프 (22) 와, 기판 (4) 의 전극 (42) 을 전기적으로 접속함으로써, 접속 신뢰성이 우수한 반도체 장치 (100) 가 얻어진다.
(5) 버프 연마에 의해, 수지층 (13) 뿐만 아니라, 범프 (22) 의 일부도 제거하고 있다. 그 때문에, 복수의 범프 (22) 의 높이를 임의의 높이로 조정할 수 있다. 또한, 복수의 범프 (22) 의 높이를 균일한 높이로 정렬할 수 있다. 또한, 범프 (22) 의 일부가 버프 연마되기 때문에, 범프 (22) 의 표면을 확실하게 노출시킬 수 있고, 또한, 범프 (22) 의 표면이 노출되는 면적을 크게 할 수 있다. 그 때문에, 표면이 노출된 범프 (22) 에 의해, 범프 형성 칩 (2a) 및 기판 (4) 의 전극끼리를 땜납 접합으로 접속할 수 있다. 또한, 범프 (22) 의 높이를 임의의 균일한 높이로 정렬하면, 범프 (22) 의 높이 및 그 편차에 의해 생길 수 있는 접속 불량을 방지할 수 있다. 이와 같이 하여, 접속 신뢰성이 우수한 반도체 장치 (100) 가 얻어진다.
(6) 수지 제거 공정에 있어서는, 범프 형성 웨이퍼 (2) 가 다이싱 테이프 (3) 에 첩착된 상태로 버프 연마가 실시되기 때문에, 버프 연마시에 범프 (22) 의 위치가 어긋나는 것을 억제할 수 있다.
(7) 범프 형성 칩 (2a) 의 범프 형성면 (2A) 에, 범프 형성 칩 (2a) 과 기판 (4) 을 접착하기 위한 접착제층 (수지층 (13)) 을 형성할 수 있다.
(8) 범프 형성 웨이퍼 (2) 에 수지층 (13) 을 형성하고, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 을 제거한 후에, 범프 형성 칩 (2a) 으로 개편화하고 있기 때문에, 복수의 범프 형성 칩 (2a) 에 한번에 수지층 (13) 을 형성할 수 있다.
[제 2 실시형태]
다음으로, 본 발명의 제 2 실시형태를 도면에 기초하여 설명한다.
또한, 본 실시형태의 접착 시트 (1), 및 기판 (4) 은, 상기 제 1 실시형태에 있어서의 접착 시트 (1), 및 기판 (4) 과 각각 실질적으로 동일하기 때문에, 그 상세한 설명은 생략 또는 간략화한다.
도 7a, 도 7b, 도 7c, 및 도 7d 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 나타내는 설명도이다.
상기 제 1 실시형태에서는, 범프 형성 웨이퍼 (2) 에 수지층 (13) 을 형성한 후에, 버프 연마를 실시하여 수지층 (13) 을 제거하고, 그 후, 다이싱에 의해 범프 형성 칩 (2a) 으로 개편화하였다. 이에 반하여, 제 2 실시형태에서는, 미리 개편화된 범프 형성 칩 (2a) 에 수지층 (13) 을 형성한 후에, 버프 연마를 수지층 (13) 에 실시한다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 먼저, 복수의 범프 (22) 가 형성되어 있는 범프 형성 칩 (2a) 의 범프 형성면 (2A) 에 수지층 (13) 을 형성한다. 구체적으로는, 도 7a, 및 도 7b 에 나타내는 바와 같이, 접착 시트 (1) 의 수지층 (13) 을 범프 형성 칩 (2a) 의 범프 형성면 (2A) 에 첩합하는 공정 (접착 시트 첩착 공정) 과, 접착 시트 (1) 의 지지체층 (11), 및 점착제층 (12) 을, 수지층 (13) 으로부터 박리하는 공정 (지지체 박리 공정) 을 구비하는 방법에 의해, 복수의 범프 (22) 가 형성되어 있는 범프 형성 칩 (2a) 의 범프 형성면 (2A) 에 수지층 (13) 을 형성한다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 다음으로, 도 7c 에 나타내는 바와 같이, 수지층 (13) 에 버프 연마를 실시하여, 범프 (22) 의 표면을 덮고 있는 수지층 (13) 을 제거한다 (수지 제거 공정). 그리고, 도 7d 에 나타내는 바와 같이, 범프 형성 칩 (2a) 을 픽업하여, 피착체인 기판 (4) 에 접착 고정시킨다 (본딩 공정). 수지 제거 공정과 본딩 공정을 구비하는 방법에 의해, 수지층 (13) 이 제거되어, 표면이 노출된 범프 (22) 와, 기판 (4) 의 전극 (42) 을 전기적으로 접속한다.
본 실시형태에 있어서의 접착 시트 첩착 공정, 지지체 박리 공정, 수지 제거 공정, 및 본딩 공정에 대해서는, 상기 제 1 실시형태에 있어서의 접착 시트 첩착 공정, 지지체 박리 공정, 플라즈마 처리 공정, 및 본딩 공정과 동일한 방법을 채용할 수 있다.
본 실시형태에 의하면, 상기 제 1 실시형태에 있어서의 작용 효과 (1) ∼ (7) 과 동일한 작용 효과를 발휘할 수 있다.
[실시형태의 변형]
본 발명은 전술한 실시형태에 한정되지 않고, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함된다.
예를 들어, 전술한 실시형태에서는, 수지 제거 공정에 있어서, 수지층 (13) 과 함께 범프 (22) 의 일부를 버프 연마에 의해 제거하는 양태를 예로 들어 설명했지만, 본 발명은, 이와 같은 양태에 한정되지 않는다. 즉, 본 발명의 다른 양태에 있어서는, 수지 제거 공정에 있어서, 수지층 (13) 만을 버프 연마에 의해 제거해도 된다.
전술한 실시형태에서는, 수지층 (13) 은, 범프 형성 칩 (2a) 과 기판 (4) 을 접착하기 위한 접착제층으로서 형성되어 있지만, 이것에 한정되지 않는다. 즉, 본 발명에 있어서는, 수지층을, 여러 가지 목적에 따라, 형성할 수 있다. 예를 들어, 수지층 (13) 은, 범프 형성 칩 (2a) 과 기판 (4) 의 접속을 보강하기 위한 언더 필층으로서 형성되어도 된다. 또한, 수지층 (13) 은, 범프 형성 웨이퍼 (2) 또는 범프 형성 칩 (2a) 을 보호하기 위한 보호층으로서 형성되어도 된다. 또한, 이와 같은 경우, 수지층 (13) 의 재료로는, 언더 필 또는 보호층의 재료로서 공지된 재료를 사용할 수 있다.
전술한 실시형태에서는, 수지층 (13) 은, 범프 형성 칩 (2a), 및 기판 (4) 의 양방에 접하고 있지만, 이것에 한정되지 않는다. 예를 들어, 수지층 (13) 이 범프 형성 칩 (2a) 을 보호하기 위한 보호층으로서 형성되는 경우에는, 수지층 (13) 은 범프 형성 칩 (2a) 에 접하고 있으면 되고, 기판 (4) 에 접하고 있지 않아도 된다.
전술한 실시형태에서는, 범프 형성 부재로서, 범프 형성 웨이퍼 (2) 를 사용하고 있지만, 이것에 한정되지 않는다. 예를 들어, 범프 형성 부재는, 범프를 갖는 패키지 (예를 들어, BGA (Ball grid array), CSP (Chip size package) 등) 여도 된다.
전술한 실시형태에서는, 접착 시트 (1) 를 사용하여 수지층 (13) 을 범프 형성면 (2A) 에 형성하여, 범프 (22) 를 덮고 있지만, 이것에 한정되지 않는다. 예를 들어, 수지 조성물을 범프 형성면 (2A) 에 도포하여 경화시킴으로써 수지층 (13) 을 형성하여, 범프 (22) 를 덮어도 된다.
전술한 실시형태에서는, 지지체층 (11), 점착제층 (12), 및 수지층 (13) 을 구비하는 접착 시트 (1) 를 사용하고 있지만, 이것에 한정되지 않는다. 예를 들어, 접착 시트 (1) 는, 지지체층 (11), 및 수지층 (13) 을 구비하고, 점착제층 (12) 을 구비하지 않는 접착 시트여도 된다. 이 경우, 지지체 박리 공정에 있어서, 수지층 (13) 으로부터 지지체층 (11) 을 박리하면 된다.
전술한 제 2 실시형태의 수지 제거 공정에 있어서는, 범프 형성 칩 (2a) 을 고정시키기 위한 고정 부재 (예를 들어, 흡착 테이블, 점착 시트 등) 에 고정시킨 상태에서 버프 연마를 수지층 (13) 에 실시해도 된다. 수지층 (13) 을 제거한 후, 고정 부재로부터 범프 형성 칩 (2a) 을 픽업하여, 본딩 공정을 실시해도 된다.
실시예
이하에, 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 본 발명은 이들 실시예에 전혀 한정되지 않는다.
[보호막 형성용 시트]
수지층으로서의 보호막 형성용 시트를 이하와 같이 제작하였다.
먼저, 하기 (a), (b), (c), (d), 및 (e) 성분을, 하기 배합비 (고형분 환산) 로 혼합하여 혼합물을 얻었다. 이 혼합물을 메틸에틸케톤에 의해 희석하여, 고형분 농도가 55 질량％ 인 보호막 형성 필름용 도포제를 조제하였다. 이 보호막 형성 필름용 도포제를 도포하고, 건조시켜, 두께가 30 ㎛ 인 보호막 형성용 시트를 얻었다.
(a) 바인더 폴리머 (폴리비닐부티랄 수지) 배합비 : 9.9 질량％
(b) 에폭시 수지 배합비 : 62.8 질량％
(c) 페놀 수지 배합비 : 18.1 질량％
(d) 경화 촉진제 (이미다졸계 화합물) 배합비 : 0.2 질량％
(e) 실리카 필러 배합비 : 9 질량％
[보호막이 첩부된 범프 형성 칩의 제작]
점착제층을 구비한 지지체층으로서의 첩부 테이프와, 수지층으로서의 보호막 형성용 시트 (두께 : 30 ㎛) 를 적층시켜, 접착 시트를 제작하였다. 첩부 테이프로서, 린텍 주식회사 제조의 E-8510HR (제품명) 을 사용하였다.
이 접착 시트를 하기의 첩부 조건으로, 범프 형성 부재로서의 하기 범프 형성 칩에 첩부하였다.
· 첩부 조건
장치 : 롤러식 라미네이터
(린텍 주식회사 제조, 제품명 : RAD-3510F/12)
온도 : 90 ℃
압력 : 0.5 ㎫
속도 : 2 ㎜/sec
· 범프 형성 칩
범프의 종류 : 볼 범프
범프 높이 : 200 ㎛
범프 직경 : 250 ㎛
범프 피치 : 600 ㎛
범프 형성 칩에 접착 시트를 첩부한 후, 린텍 주식회사 제조의 RAD-2700 (제품명) 을 사용하여, 접착 시트측으로부터 UV 를 조사하고, 첩부 테이프만을 박리하여, 보호막 형성용 시트가 첩부된 범프 형성 칩을 얻었다. 그 후, 보호막 형성용 시트가 첩부된 범프 형성 칩을, 130 ℃, 0.5 ㎫, 2 시간의 조건으로 처리하여, 보호막이 첩부된 범프 형성 칩을 얻었다.
[실시예 1]
보호막이 첩부된 범프 형성 칩의 범프 두정부에, 하기의 장치를 사용하여 하기 조건으로 버프 연마를 실시하여, 범프의 보호막 (수지층에 상당) 을 제거하였다.
· 버프 연마의 조건
장치 : 버프 연마 장치
(리파인 테크사 제조, 제품명 : 리파인 폴리셔 HV)
버프 : 리파인 테크사 제조, 연마 버프, 스웨드 크로스
연마제 : 무사시 홀트사 제조, 알루미나 입자 분산액 MH159
버프 회전 수 : 200 rpm
버프에 대한 가중 : 1 N
버프 연마 후의 보호막이 첩부된 범프 형성 칩의 범프의 표면을, 주사형 전자 현미경 (SEM) 으로 관찰하고, 하기 기준에 따라, 보호막의 제거성을 평가하였다. 얻어진 결과를 표 1 에 나타낸다. 또한, SEM 사진의 일부를 확대한 사진을 도 8 에 나타낸다.
A : 범프 두정부를 덮는 보호막이 제거되어, 두정부의 노출을 확인할 수 있었다.
B : 범프 두정부를 덮는 보호막이 제거되지 않고 남아 있다.
C : 범프 두정부를 덮는 보호막뿐만 아니라, 본래 보호하고자 하는 부분의 보호막도 제거되었다.
D : 칩 상의 범프의 위치가 어긋나거나, 탈락하였다.
[실시예 2 및 3]
표 1 에 나타내는 조건에 따라, 버프 연마의 조건 (버프 회전 수 및 버프에 대한 가중) 을 변경한 것 이외에는 실시예 1 과 동일하게 하여, 범프 두정부의 보호막을 제거하였다.
버프 연마 후의 보호막이 첩부된 범프 형성 칩의 범프의 표면을, 주사형 전자 현미경 (SEM) 으로 관찰하고, 실시예 1 과 동일한 기준에 따라, 보호막의 제거성을 평가하였다. 얻어진 결과를 표 1 에 나타낸다.
[비교예 1]
버프 연마를 실시하지 않은 것 이외에는 실시예 1 과 동일하게 하여, 보호막이 첩부된 범프 형성 칩을 얻었다.
보호막이 첩부된 범프 형성 칩의 범프의 표면을, 주사형 전자 현미경 (SEM) 으로 관찰하고, 실시예 1 과 동일한 기준에 따라, 보호막의 제거성을 평가하였다. 얻어진 결과를 표 1 에 나타낸다. 또한, SEM 사진의 일부를 확대한 사진을 도 9 에 나타낸다.
[비교예 2]
버프 연마를 실시하지 않고, 하기 조건으로 플라즈마 조사한 것 이외에는 실시예 1 과 동일하게 하여, 보호막이 첩부된 범프 형성 칩을 얻었다.
플라즈마 조사 후의 보호막이 첩부된 범프 형성 칩의 범프의 표면을, 주사형 전자 현미경 (SEM) 으로 관찰하고, 실시예 1 과 동일한 기준에 따라, 보호막의 제거성을 평가하였다. 얻어진 결과를 표 1 에 나타낸다.
· 플라즈마 조사의 조건
처리 가스 : SF6
처리 가스의 유량 : 40 ㎤/min
처리 압력 : 100 Pa
출력 : 250 W
처리 시간 : 15 분간
퍼지 : 1 회
[비교예 3]
버프 연마를 실시하지 않고, 보호막이 첩부된 범프 형성 칩을 양면 테이프로 지그에 고정시켜 하기 조건으로 그라인더 연삭에 의해 범프를 덮는 보호막을 제거한 것 이외에는 실시예 1 과 동일하게 하여, 보호막이 첩부된 범프 형성 칩을 얻었다.
그라인더 연삭 후의 보호막이 첩부된 범프 형성 칩의 범프의 표면을, 주사형 전자 현미경 (SEM) 으로 관찰하고, 실시예 1 과 동일한 기준에 따라, 보호막의 제거성을 평가하였다. 얻어진 결과를 표 1 에 나타낸다.
· 그라인더 연삭의 조건
장치 : 리파인 테크 주식회사 제조 리파인 폴리셔 HV
연마지 : ＃120 (리파인 테크 주식회사 제조 내수 연마지)
회전 수 : 200 rpm
가중 : 2 N
Figure pct00001
실시예 1 ∼ 3 에 의하면, 범프 형성 부재로서의 범프 형성 칩의 본래 보호하고자 하는 부분의 열화, 및 손상을 방지하고, 범프 두정부의 보호막을 선택적으로 제거할 수 있었다. 또한, 실시예 1 ∼ 3 에 의하면, 칩 상의 범프의 위치 어긋남 및 탈락이 발생하지 않았다. 그 때문에, 실시예 1 ∼ 3 의 방법에 의해, 수지층이 제거되어, 표면이 노출된 범프와, 기판의 전극을 전기적으로 접속함으로써, 접속 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
비교예 1 에 관해서는, 보호막을 제거할 수 없었다.
비교예 2 에 관해서는, 범프 두정부를 덮는 보호막뿐만 아니라, 본래 보호하고자 하는 부분의 보호막도 제거되었다.
비교예 3 에 관해서는, 그라인더에 의한 기계적 부하가 범프에 가해졌기 때문에, 범프가 칩으로부터 탈락하였다.
산업상 이용가능성
본 발명은, 반도체 장치의 제조 방법에 이용할 수 있다.
13 ; 수지층
2 ; 범프 형성 웨이퍼 (범프 형성 부재)
22 ; 범프
2a ; 범프 형성 칩 (범프 형성 부재)
4 ; 기판
42 ; 전극
100 ; 반도체 장치

Claims (5)

  1. 복수의 범프가 형성되어 있는 범프 형성 부재의 범프 형성면에 수지층을 형성하는 공정과,
    상기 수지층에 버프 연마를 실시하여, 상기 범프의 표면을 덮고 있는 상기 수지층을 제거하는 공정을 구비하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 범프 형성면의 반대측의 면에 다이싱 테이프를 첩합하는 공정을, 추가로 구비하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수지층이 제거되어, 표면이 노출된 상기 범프와, 기판의 전극을 전기적으로 접속하는 공정을, 추가로 구비하는 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 범프의 평균 높이는, 500 ㎛ 이하인 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 범프의 재질은, 구리, 은, 금, 알루미늄 및 땜납 합금으로 이루어지는 군에서 선택되는 적어도 하나인 반도체 장치의 제조 방법.
KR1020217013296A 2018-11-27 2019-11-05 반도체 장치의 제조 방법 KR20210095863A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018221213 2018-11-27
JPJP-P-2018-221213 2018-11-27
PCT/JP2019/043200 WO2020110620A1 (ja) 2018-11-27 2019-11-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20210095863A true KR20210095863A (ko) 2021-08-03

Family

ID=70854304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217013296A KR20210095863A (ko) 2018-11-27 2019-11-05 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JP7438973B2 (ko)
KR (1) KR20210095863A (ko)
CN (1) CN113169064A (ko)
TW (1) TW202030806A (ko)
WO (1) WO2020110620A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7422410B2 (ja) * 2021-07-29 2024-01-26 日化精工株式会社 ウェーハ上のデバイスの保護処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194431A1 (ja) 2015-05-29 2016-12-08 リンテック株式会社 半導体装置の製造方法
JP2017084903A (ja) 2015-10-26 2017-05-18 リンテック株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133669A (ja) * 1998-10-26 2000-05-12 Sony Corp 半導体装置の製造方法
JP2001250902A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体パッケージ及びその製造方法
JP2004319656A (ja) * 2003-04-15 2004-11-11 Nec Toppan Circuit Solutions Inc ウエハーレベルｃｓｐの製造方法
JP4526983B2 (ja) 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP6139377B2 (ja) * 2013-10-28 2017-05-31 国立大学法人東北大学 センサ装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194431A1 (ja) 2015-05-29 2016-12-08 リンテック株式会社 半導体装置の製造方法
JP2017084903A (ja) 2015-10-26 2017-05-18 リンテック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2020110620A1 (ja) 2020-06-04
JP7438973B2 (ja) 2024-02-27
CN113169064A (zh) 2021-07-23
JPWO2020110620A1 (ja) 2021-10-14
TW202030806A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
US8003441B2 (en) Manufacturing method of semiconductor device
KR102326106B1 (ko) 반도체 장치의 제조 방법
KR20070033046A (ko) 반도체장치 제조방법 및 웨이퍼 가공용 테이프
KR20080003002A (ko) 시트상 언더필재 및 반도체장치의 제조방법
TW201540507A (zh) 保護帶、及使用其之半導體裝置之製造方法、以及半導體裝置
CN108140570B (zh) 保护带和半导体装置的制造方法
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
JP5710098B2 (ja) 半導体装置の製造方法
JP6698647B2 (ja) 半導体装置の製造方法
KR20170129250A (ko) 보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법
JP2008098427A (ja) 半導体装置の製造方法
KR20210095863A (ko) 반도체 장치의 제조 방법
JP2017084903A (ja) 半導体装置の製造方法
JP5272397B2 (ja) 接着フィルムの貼付装置及び接着フィルムの貼付方法
JP5728859B2 (ja) 半導体用フィルムおよび半導体装置の製造方法
JP7402176B2 (ja) 半導体装置の製造方法
JP4778667B2 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JP7065035B2 (ja) 半導体装置の製造方法
JP6058414B2 (ja) 半導体チップの製造方法
WO2022149581A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
JP2011035075A (ja) 半導体用フィルムの製造方法および半導体用フィルム

Legal Events

Date Code Title Description
WITB Written withdrawal of application