KR102326106B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102326106B1
KR102326106B1 KR1020167023474A KR20167023474A KR102326106B1 KR 102326106 B1 KR102326106 B1 KR 102326106B1 KR 1020167023474 A KR1020167023474 A KR 1020167023474A KR 20167023474 A KR20167023474 A KR 20167023474A KR 102326106 B1 KR102326106 B1 KR 102326106B1
Authority
KR
South Korea
Prior art keywords
adhesive
tape
layer
semiconductor device
wafer
Prior art date
Application number
KR1020167023474A
Other languages
English (en)
Other versions
KR20160141707A (ko
Inventor
히데카즈 야기
다카유키 사이토
히로노부 모리야마
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20160141707A publication Critical patent/KR20160141707A/ko
Application granted granted Critical
Publication of KR102326106B1 publication Critical patent/KR102326106B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

돌기 전극의 파손을 저감시킬 수 있는 반도체 장치의 제조 방법을 제공한다. 돌기 전극이 형성된 웨이퍼면에 접착제층을 갖는 보호 테이프를 첩부하는 보호 테이프 첩부 공정과, 보호 테이프 첩부면의 반대면을 그라인드 처리하는 그라인드 처리 공정과, 그라인드 처리면에 점착 테이프를 첩부하는 점착 테이프 첩부 공정과, 점착 테이프가 첩부된 웨이퍼를 다이싱 처리하여, 개편의 반도체 칩을 얻는 다이싱 처리 공정과, 접착제층을 경화시키는 경화 공정을 갖고, 경화 공정이 다이싱 처리 공정 전에 실시된다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은, 전(前)공정 후의 웨이퍼를 개개의 반도체 칩으로 절단하여 나누는 반도체 장치의 제조 방법에 관한 것이다. 본 출원은, 일본에 있어서 2014년 4월 22일에 출원된 일본 특허출원번호 특원2014-088626호를 기초로 하여 우선권을 주장하는 것으로, 이 출원은 참조에 의해 본 출원에 원용된다.
종래, 플립 칩 실장용의 반도체 제조 프로세스의 후공정은, 다음과 같이 실시되고 있다. 먼저, 복수의 돌기 전극이 형성된 웨이퍼의 돌기 전극 형성면에, 백그라인드 테이프라고 불리는 점착 시트 또는 테이프를 첩합(貼合)하고, 이 상태로 돌기 전극 형성면의 반대면을 소정의 두께까지 연삭한다. 연삭 종료 후, 백그라인드 테이프를 박리하고, 웨이퍼를 다이싱하여 개개의 반도체 칩으로 한다. 이어서, 반도체 칩을, 다른 반도체 칩 또는 기판 상에 플립 칩 실장한다. 또한, 선공급형 또는 후공급형의 언더필을 경화하여 반도체 칩을 보강한다.
그러나, 최근 반도체 칩의 두께가 50㎛t 이하로 얇게 되어 있기 때문에, 다이싱, 픽업, 실장 등의 후공정에 있어서, 외압에 의해 반도체 칩의 돌기 전극이 파손되는 경우가 있었다.
특허문헌 1 : 일본 공개특허공보 2005-28734호
본 발명은 이러한 종래 실정을 감안하여 제안된 것으로, 돌기 전극의 파손을 저감시킬 수 있는 반도체 장치의 제조 방법을 제공한다.
전술한 과제를 해결하기 위해서, 본 발명에 관련된 반도체 장치의 제조 방법은, 돌기 전극이 형성된 웨이퍼면에 접착제층을 갖는 보호 테이프를 첩부(貼付)하는 첩부 공정과, 상기 보호 테이프 첩부면의 반대면을 그라인드 처리하는 그라인드 처리 공정과, 상기 그라인드 처리면에 점착 테이프를 첩부하는 공정과, 상기 점착 테이프가 첩부된 웨이퍼를 다이싱 처리하여, 개편(個片)의 반도체 칩을 얻는 다이싱 처리 공정과, 상기 접착제층을 경화시키는 경화 공정을 갖고, 상기 경화 공정이, 상기 다이싱 처리 공정 전에 실시되는 것을 특징으로 한다.
또한 본 발명에 관련된 반도체 장치는, 돌기 전극과 돌기 전극 형성면에 형성된 접착제층을 갖는 반도체 칩과, 상기 돌기 전극에 대향하는 전극을 갖는 회로 기판을 구비하는 것을 특징으로 한다.
또 본 발명은, 전술한 반도체 장치의 제조 방법에 사용되는 보호 테이프로서, 접착제층과 열가소성 수지층과 기재 필름층이 이 순서대로 적층되어 이루어지는 것을 특징으로 한다.
본 발명에 의하면, 다이싱 처리 공정 전에 돌기 전극이 형성된 웨이퍼면의 접착제층이 경화되어 돌기 전극이 보강되기 때문에, 다이싱, 픽업, 실장 등의 후공정에 있어서, 돌기 전극의 파손을 저감시킬 수 있다.
[도 1] 도 1 은 보호 테이프의 개략을 나타내는 단면도이다.
[도 2] 도 2 는 보호 테이프 첩부 공정의 개략을 나타내는 단면도이다.
[도 3] 도 3 은 그라인드 공정의 개략을 나타내는 단면도이다.
[도 4] 도 4 는 점착 테이프 첩부 공정의 개략을 나타내는 단면도이다.
[도 5] 도 5 는 보호 테이프 박리 공정의 개략을 나타내는 단면도이다.
[도 6] 도 6 은 경화 공정의 개략을 나타내는 단면도이다.
[도 7] 도 7 은 다이싱 처리 공정의 개략을 나타내는 단면도이다.
[도 8] 도 8 은 익스팬드 공정의 개략을 나타내는 단면도이다.
[도 9] 도 9 는 픽업 공정의 개략을 나타내는 단면도이다.
[도 10] 도 10 은 실장 공정의 개략을 나타내는 단면도이다.
이하, 본 발명의 실시형태에 관해서 하기 순서로 상세히 설명한다.
1. 반도체 장치의 제조 방법
2. 실시예
<1. 반도체 장치의 제조 방법>
본 실시형태에 관한 반도체 장치의 제조 방법은, 돌기 전극이 형성된 웨이퍼면에 접착제층을 갖는 보호 테이프를 첩부하는 보호 테이프 첩부 공정과, 보호 테이프 첩부면의 반대면을 그라인드 처리하는 그라인드 처리 공정과, 그라인드 처리면에 점착 테이프를 첩부하는 점착 테이프 첩부 공정과, 점착 테이프가 첩부된 웨이퍼를 다이싱 처리하여, 개편의 반도체 칩을 얻는 다이싱 처리 공정과, 접착제층을 경화시키는 경화 공정을 갖고, 경화 공정이 다이싱 처리 공정 전에 실시되는 것이다. 즉, 경화 공정은, 그라인드 처리 공정, 점착 테이프 첩부 공정, 또는 다이싱 처리 공정 중의 어느 공정 전에 실시된다.
보호 테이프의 접착제층의 접착제는, 예를 들어, 열 아니온 경화형, 열 카티온 경화형, 열 라디칼 경화형 등의 열 경화형, 광 카티온 경화형, 광 라디칼 경화형 등의 광 경화형, 또는 이들을 병용하여 대략 동일하게 사용하는 열/광 경화형의 것을 사용할 수 있다.
또한, 보호 테이프는, 접착제층과 열가소성 수지층과 기재 필름층이 이 순서대로 적층되어 있고, 그라인드 처리 공정 후에, 열가소성 수지층과 기재 필름층을 박리하는 박리 공정을 추가로 갖는 것이 바람직하다. 즉, 박리 공정은, 그라인드 처리 공정, 점착 테이프 첩부 공정, 또는 다이싱 처리 공정 중 어느 공정 후에 실시된다. 이로써, 접착제층을 돌기 전극이 형성된 웨이퍼면에 전착시킬 수 있어, 돌기 전극 형성면을 보강할 수 있다.
또한, 박리 공정 후에, 돌기 전극 상의 접착제의 잔류물을 제거하는 제거 공정을 추가로 갖는 것이 바람직하다. 이로써, 실장시의 접속 불량을 방지할 수 있다. 또한, 제거 공정은, 경화 공정 후에 실시되는 것이 바람직하다. 이로써, 접착제의 잔류물을 간편하게 제거할 수 있다.
이러한 반도체 장치의 제조 방법에 의하면, 다이싱 처리 공정 전에 돌기 전극이 형성된 웨이퍼면의 접착제층이 경화되어 돌기 전극이 보강되기 때문에, 다이싱, 픽업, 실장 등의 후공정에 있어서, 돌기 전극의 파손을 저감시킬 수 있다.
이하, 구체적인 반도체 장치의 제조 방법에 대해서 설명한다. 구체예로서 나타내는 반도체 장치의 제조 방법은, 보호 테이프의 접착제층이 열 경화형이고, 경화 공정이 점착 테이프 첩부 공정과 다이싱 처리 공정 사이에 실시되는 것이다. 즉, 구체예로서 나타내는 반도체 장치의 제조 방법은, 접착제층을 갖는 보호 테이프를 첩부하는 보호 테이프 첩부 공정 (A) 과, 그라인드 공정 (B) 과, 점착 테이프 첩부 공정 (C) 과, 보호 테이프 박리 공정 (D) 과, 접착제층을 경화시키는 경화 공정 (E) 과, 다이싱 처리 공정 (F) 과, 익스팬드 공정 (G) 과, 픽업 공정 (H) 과, 실장 공정 (I) 을 갖는다.
[보호 테이프]
도 1 은, 보호 테이프의 개략을 나타내는 단면도이다. 보호 테이프 (10) 는 백그라인드 테이프 (Back Grind Tape) 라고 불리는 것으로, 그라인드 공정에 있어서, 흠집, 크랙, 오염 등으로부터 웨이퍼를 보호하는 것이다. 도 1 에 나타내는 바와 같이, 보호 테이프 (10) 는, 접착제층 (11) 과 열가소성 수지층 (12) 과 기재 필름층 (13) 이 이 순서대로 적층되어 있다.
접착제층 (11) 으로는 열 경화형의 것이면 특별히 한정되지 않고, 예를 들어, 카티온 경화형의 접착제, 라디칼 경화성 수지 등을 사용할 수 있다. 카티온 경화형의 접착제는, 열 카티온 중합 개시제와 카티온 중합 개시제를 함유하고, 또한, 라디칼 경화형의 접착제는, 라디칼 경화성 수지와 열 라디칼 중합 개시제를 함유한다.
카티온 경화성 수지로는, 예를 들어, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 노볼락형 에폭시 수지, 옥세탄 수지, 지환식 에폭시 수지 그들의 변성 에폭시 수지 등을 들 수 있고, 이들은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
열 카티온 중합 개시제로는, 예를 들어, 벤질술포늄염, 티오페늄염, 티오라늄염, 벤질암모늄염, 피리디늄염, 히드라지늄염, 카르복실산에스테르, 술폰산에스테르, 아민이미드 등을 들 수 있고, 이들은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
라디칼 경화성 수지로는, 예를 들어, 에폭시(메트)아크릴레이트류, 우레탄(메트)아크릴레이트류, (메트)아크릴레이트 올리고머 등을 들 수 있고, 이들은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
열 라디칼 중합 개시제로는, 과산화물, 아조 화합물 등을 들 수 있다. 과산화물로는, 디아실퍼옥사이드 화합물, 퍼옥시에스테르 화합물, 하이드로퍼옥사이드 화합물, 퍼옥시디카보네이트 화합물, 퍼옥시케탈 화합물, 디알킬퍼옥사이드 화합물, 및 케톤퍼옥사이드 화합물 등을 들 수 있고, 이들은, 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
또한, 접착제에는, 그 밖의 성분으로서 막형성 수지, 경화 촉진제, 실란 커플링제, 무기 필러, 아크릴 고무 등의 엘라스토머, 카본 블랙 등의 안료를 목적에 따라서 적절히 배합하도록 해도 된다. 막형성 수지로는, 예를 들어, 페녹시 수지, 우레탄 수지, 폴리에스테르 수지, 스티렌이소프렌 수지, 니트릴부타디엔 수지 등을 들 수 있다.
또한, 접착제층 (11) 의 최저 용융 점도는 500㎩ㆍs 이상 15000㎩ㆍs 이하인 것이 바람직하다. 최저 용융 점도가 지나치게 낮으면, 보호 테이프 첩부 공정 (A) 에 있어서 보이드가 발생하는 경우가 있고, 최저 용융 점도가 지나치게 높으면, 접착제층을 돌기 전극이 관통하지 않아, 접착제를 돌기 전극 사이에 충전하는 것이 곤란해진다.
또한, 접착제층 (11) 의 60 ℃ 에서의 탄성률은 1㎬ 이상 10㎬ 이하, 바람직하게는 1㎬ 이상 5㎬ 이하이다. 탄성률이 지나치게 작거나 지나치게 커도 돌기 전극에 대한 접착제층 (11) 의 매립성이 나빠진다.
또한, 접착제층 (11) 의 두께는, 웨이퍼에 형성된 돌기 전극의 높이의 10% 이상 80% 이하, 바람직하게는 30% 이상 60% 이하이다. 접착제층 (11) 의 두께가 지나치게 작으면 돌기 전극의 보강 효과가 얻어지지 않고, 두께가 지나치게 크면 돌기 전극이 관통하지 못하는 경우가 있다.
열가소성 수지층 (12) 으로는, 에틸렌아세트산비닐 공중합체 (EVA : Ethylene Vinyl Acetate), 폴리에틸렌, 폴리프로필렌, 폴리아미드, 폴리아세탈, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 불소 수지, 폴리페닐렌술파이드, 폴리스티렌, ABS 수지, 아크릴계 수지, 폴리카보네이트, 폴리우레탄, 폴리염화비닐, 폴리페닐렌옥사이드 등을 들 수 있고, 이들은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
기재 필름층 (13) 으로는, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등의 플라스틱 필름이나, 종이, 천, 부직포 등으로 이루어지는 다공질 기재를 사용할 수 있다.
또, 보호 테이프는 전술한 구성에 한정되지 않고, 각 층의 표면이나 인접하는 층 사이에 다른 층을 형성해도 된다.
[(A) 보호 테이프 첩부 공정]
도 2 는, 보호 테이프 첩부 공정의 개략을 나타내는 단면도이다. 보호 테이프 첩부 공정에서는, 돌기 전극 (22) 이 형성된 웨이퍼 (21) 면에 보호 테이프 (10) 를 첩부한다.
웨이퍼 (21) 는, 실리콘 등의 반도체 표면에 형성된 집적 회로와, 범프라고 불리는 접속용의 돌기 전극 (22) 을 갖는다. 웨이퍼 (21) 의 두께는 특별히 한정되지 않지만, 바람직하게는 200㎛ 이상 1000㎛ 이하이다.
돌기 전극 (22) 으로는 특별히 한정되지는 않지만, 예를 들어, 땜납에 의한 저융점 범프 또는 고융점 범프, 주석 범프, 은-주석 범프, 은-주석-구리 범프, 금 범프, 구리 범프 등을 들 수 있다. 또한, 돌기 전극 (22) 의 높이는 특별히 제한되지는 않지만, 바람직하게는 10㎛ 이상 200㎛ 이하이다.
보호 테이프 (10) 는, 돌기 전극 (22) 의 형성면과 접착제층 (11) 이 접하는 상태로 첩합된다. 보호 테이프 (10) 의 접착제층 (11) 의 두께는 돌기 전극 (22) 의 높이의 10% 이상 80% 이하이기 때문에, 돌기 전극 (22) 은 접착제층 (11) 을 뚫고 나가, 열가소성 수지층 (12) 에 매립된다.
보호 테이프 첩부 공정에서는, 진공 가압식 라미네이터를 사용하여 보호 테이프를 웨이퍼면에 라미네이트하는 것이 바람직하다. 이로써, 보이드의 발생을 억제하면서, 접착제를 돌기 전극 사이에 충전할 수 있다. 또한, 첩부 온도는, 보이드의 감소, 웨이퍼 밀착성의 향상 및 웨이퍼 연삭 후의 휨 방지의 관점에서 25℃ 이상 100℃ 이하, 바람직하게는 40℃ 이상 80℃ 이하이다.
[(B) 그라인드 공정]
도 3 은, 그라인드 공정의 개략을 나타내는 단면도이다. 그라인드 공정에서는, 보호 테이프 (10) 첩부면의 반대면을 그라인드 처리한다. 보호 테이프 (10) 를 첩부한 웨이퍼 (21) 의 반대면을 연삭 장치에 고정시켜 연마한다. 연마는 통상, 웨이퍼 (21) 의 두께가 50㎛ 이상 600㎛ 이하가 될 때까지 실시하지만, 본 실시형태에서는 접착제층 (11) 에 의해 돌기 전극 (22) 이 보강되기 때문에, 50㎛ 이하의 두께까지 연마해도 된다.
[(C) 점착 테이프 첩부 공정]
도 4 는, 점착 테이프 첩부 공정의 개략을 나타내는 단면도이다. 점착 테이프 첩부 공정에서는, 그라인드 처리면에 점착 테이프 (30) 를 첩부한다. 점착 테이프 (30) 는 다이싱 테이프 (Dicing Tape) 라고 불리는 것으로, 다이싱 공정 (F) 에 있어서 웨이퍼 (21) 를 보호, 고정시키고, 픽업 공정 (H) 까지 유지하기 위한 테이프이다.
점착 테이프 (30) 로는 특별히 한정되지 않고, 공지된 것을 사용할 수 있다. 일반적으로 점착 테이프 (30) 는, 점착제층 (31) 과 기재 필름층 (32) 을 갖는다. 점착제층 (31) 으로는, 예를 들어, 폴리에틸렌계, 아크릴계, 고무계, 우레탄계 등의 점착제를 들 수 있다. 또한, 기재 필름층 (32) 으로는, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등의 플라스틱 필름이나, 종이, 천, 부직포 등으로 이루어지는 다공질 기재를 사용할 수 있다. 또한, 점착 테이프의 첩부 장치 및 조건으로는 특별히 한정되지 않고, 공지된 장치 및 조건이 사용된다.
[(D) 보호 테이프 박리 공정]
도 5 는, 보호 테이프 박리 공정의 개략을 나타내는 단면도이다. 보호 테이프 박리 공정에서는, 보호 테이프 (10) 의 열가소성 수지층 (12) 및 기재 필름층 (13) 을 박리한다. 즉, 열가소성 수지층 (12) 및 기재 필름층 (13) 이 제거되고, 웨이퍼 (21) 상에는 접착제층 (11) 만이 남는다.
[(E) 경화 공정]
도 6 은, 경화 공정의 개략을 나타내는 단면도이다. 경화 공정에서는, 접착제층 (11) 을 경화시킨다. 경화 방법 및 경화 조건으로는, 열 경화형의 접착제를 경화시키는 공지된 방법을 사용할 수 있다.
또한, 경화 공정 후에 돌기 전극 (22) 상의 접착제의 잔류물을 제거하는 제거 공정을 추가로 갖는 것이 바람직하다. 이로써, 실장시의 접속 불량을 방지할 수 있다. 또한, 제거 공정에서는, 지립(砥粒)을 사용하여 연마하는 것이 바람직하다. 이로써, 접착제의 잔류물을 완전히 제거할 수 있다. 또한, 지립의 평균 입경은 3㎛ 이하인 것이 바람직하다. 이로써, 돌기 전극 (22) 의 깎임을 억제할 수 있다.
[(F) 다이싱 처리 공정]
도 7 은, 다이싱 처리 공정의 개략을 나타내는 단면도이다. 다이싱 처리 공정에서는, 점착 테이프 (30) 가 첩부된 웨이퍼 (21) 를 다이싱 처리하여, 개편의 반도체 칩을 얻는다. 다이싱 방법으로는 특별히 한정되지 않고, 예를 들어 다이싱 소로 웨이퍼 (21) 를 절삭하여 잘라내는 등의 공지된 방법을 사용할 수 있다.
[(G) 익스팬드 공정]
도 8 은, 익스팬드 공정의 개략을 나타내는 단면도이다. 익스팬드 공정에서는, 예를 들어 분할된 복수개의 반도체 칩이 첩착되어 있는 점착 테이프 (30) 를 방사 방향으로 신장시켜, 개개의 반도체 칩의 간격을 확대한다.
[(H) 픽업 공정]
도 9 는, 픽업 공정의 개략을 나타내는 단면도이다. 픽업 공정에서는, 점착 테이프 (30) 상에 첩착 고정된 반도체 칩을 점착 테이프 (30) 의 하면으로부터 들어 올려 박리시키고, 이 박리된 반도체 칩을 콜렛으로 흡착한다. 픽업된 반도체 칩은 칩 트레이에 수납되거나, 또는 플립 칩 본더의 칩 탑재 노즐로 반송된다.
[(I) 실장 공정]
도 10 은, 실장 공정의 개략을 나타내는 단면도이다. 실장 공정에서는, 예를 들어 반도체 칩과 회로 기판을 NCF (Non Conductive Film) 등의 회로 접속 재료를 사용하여 접속한다. 회로 기판으로는 특별히 한정되지 않지만, 폴리이미드 기판, 유리 에폭시 기판 등의 플라스틱 기판, 세라믹 기판 등을 사용할 수 있다. 또한, 접속 방법으로는, 가열 본더, 리플로우로(爐) 등을 사용하는 공지된 방법을 사용할 수 있다. 또한, 이 실장 공정에서는, 반도체 칩의 돌기 전극 형성면에 접착제층 (11) 이 형성되어 있기 때문에, 보이드를 억제할 수 있다.
이상의 방법에 의해, 우수한 접속 신뢰성을 갖는 반도체 장치를 수율이 양호하게 얻을 수 있다. 또한, 얻어지는 반도체 장치는, 돌기 전극과 돌기 전극 형성면에 형성된 접착제층을 갖는 반도체 칩과, 돌기 전극에 대향하는 전극을 갖는 회로 기판을 구비한다. 반도체 칩의 돌기 전극 형성면에 접착제층 (11) 이 형성되어 있기 때문에, 우수한 접속 신뢰성을 얻을 수 있다.
실시예
<2. 실시예>
이하, 본 발명의 실시예에 대해서 설명한다. 본 실시예에서는, 접착제층과 열가소성 수지층을 적층시킨 보호 테이프를 제작하였다. 그리고, 보호 테이프를 범프가 형성된 웨이퍼면에 첩부하는 첩부 방법에 관해서, 접착제가 범프 사이에 충전되는 상태를 관찰하여 평가하였다. 또한, 범프 상의 접착제의 잔류물 제거 방법에 관해서, 범프를 관찰하여 평가하였다. 또, 본 발명은 이들 실시예에 한정되는 것은 아니다.
<2.1 보호 테이프의 첩부 방법에 관해서>
범프가 형성된 웨이퍼면에 보호 테이프를 첩부할 때의 접착제층의 최저 용융 점도의 영향에 대해서 검토하였다.
[첩부 방법 1]
PET (Polyethylene Terephthalate) 로 이루어지는 커버 필름 상에, EVA (Ethylene Vinyl Acetate) 로 이루어지는 열가소성 수지층과, 탄성률이 2.5㎬ 및 최저 용융 점도가 50000㎩ㆍs 인 두께 30㎛ 의 접착제층이 이 순서대로 적층된 보호 테이프를 제작하였다.
보호 테이프의 접착제층면을, 땜납 범프 (φ=250㎛, H=150㎛, 피치=250㎛) 가 형성된 웨이퍼 (사이즈 : 5㎝×5㎝×50㎛t) 에 첩부하고, 진공 가압식 라미네이터로 라미네이트하였다. 그리고, 160℃ 의 오븐에서 1시간 큐어하였다. 접착제가 범프 사이에 충전된 상태를 관찰한 결과, 땜납 범프가 접착제층을 관통하고 있지 않았다.
[첩부 방법 2]
접착제층의 탄성률을 2.5㎬, 최저 용융 점도를 15000㎩ㆍs 로 한 것 이외에는, 첩부 방법 1 과 동일하게 보호 테이프를 제작하였다. 그리고, 첩부 방법 1 과 동일하게 웨이퍼에 라미네이트하여 큐어하였다. 접착제가 범프 사이에 충전된 상태를 관찰한 결과, 접착제가 양호한 상태로 범프 사이에 충전되어 있었다. 그러나, 범프 상에 접착제의 잔류물이 존재하고 있었다.
[첩부 방법 3]
접착제층의 탄성률을 2.5㎬, 최저 용융 점도를 2000㎩ㆍs 로 한 것 이외에는, 첩부 방법 1 과 동일하게 보호 테이프를 제작하였다. 그리고, 첩부 방법 1 과 동일하게 웨이퍼에 라미네이트하여 큐어하였다. 접착제가 범프 사이에 충전된 상태를 관찰한 결과, 접착제가 양호한 상태로 범프 사이에 충전되어 있었다. 그러나, 범프 상에 접착제의 잔류물이 존재하고 있었다.
[첩부 방법 4]
접착제층의 탄성률을 2.5㎬, 최저 용융 점도를 500㎩ㆍs 로 한 것 이외에는, 첩부 방법 1 과 동일하게 보호 테이프를 제작하였다. 그리고, 첩부 방법 1 과 동일하게 웨이퍼에 라미네이트하여 큐어하였다. 접착제가 범프 사이에 충전된 상태를 관찰한 결과, 접착제가 양호한 상태로 범프 사이에 충전되어 있었다. 그러나, 범프 상에 접착제의 잔류물이 존재하고 있었다.
[첩부 방법 5]
접착제층의 탄성률을 2.5㎬, 최저 용융 점도를 100㎩ㆍs 로 한 것 이외에는, 첩부 방법 1 과 동일하게 보호 테이프를 제작하였다. 그리고, 첩부 방법 1 과 동일하게 웨이퍼에 라미네이트하여 큐어하였다. 접착제가 범프 사이에 충전된 상태를 관찰한 결과, 범프 뿌리 부근의 접착제에 보이드가 발생되어 있었다.
[첩부 방법 6]
접착제층의 탄성률을 2.5㎬, 최저 용융 점도를 500㎩ㆍs 로 한 것 이외에는, 첩부 방법 1 과 동일하게 보호 테이프를 제작하였다. 또한, 가압식 라미네이터로 라미네이트한 것 이외에는, 첩부 방법 1 과 동일하게 큐어하였다. 접착제가 범프 사이에 충전된 상태를 관찰한 결과, 범프 뿌리 부근의 접착제에 보이드가 발생되어 있었다.
표 1 에 첩부 방법 1 ∼ 6 의 평가 결과를 일람하여 나타낸다.
Figure 112016083100924-pct00001
첩부 방법 1 과 같이 접착제층의 최저 용융 점도가 지나치게 높은 경우, 범프가 접착제층을 관통하지 못하고, 첩부 방법 5 와 같이 접착제층의 최저 용융 점도가 지나치게 낮은 경우, 범프 뿌리 부근에 보이드가 발생하였다. 또한, 첩부 방법 6 과 같이 가압식 라미네이터로 보호 테이프를 라미네이트한 경우에도, 범프 뿌리 부근에 보이드가 발생하였다.
한편, 첩부 방법 2 ∼ 4 와 같이 접착제층의 최저 용융 점도가 500㎩ㆍs 이상 50000㎩ㆍs 이하이고, 진공 가압식 라미네이터로 보호 테이프를 라미네이트한 경우, 접착제를 양호한 상태로 범프 사이에 충전시킬 수 있었다.
<2.1 잔류물의 제거 방법에 관해서>
첩부 방법 3 으로 보호 테이프를 첩부한 웨이퍼의 범프 상의 접착제 잔류물의 제거 방법에 대해서 검토하였다.
[제거 방법 1]
플라즈마 드라이 세정 장치 (samco 사제, 가스 : Ar/H) 를 사용하여, 다이렉트 플라즈마 모드로 15분간, 웨이퍼의 범프 형성면을 세정하였다. 범프를 관찰한 결과, 접착제의 잔류물이 제거되어 있지 않았다.
[제거 방법 2]
플라즈마 드라이 세정 장치 (samco 사제, 가스 : Ar/H) 를 사용하여, 다이렉트 플라즈마 모드로 30분간, 웨이퍼의 범프 형성면을 세정하였다. 범프를 관찰한 결과, 접착제의 잔류물이 제거되어 있지 않았다.
[제거 방법 3]
플라즈마 드라이 세정 장치 (samco 사제, 가스 : Ar/H) 를 사용하여, 반응성 이온 에칭 모드로 15분간, 웨이퍼의 범프 형성면을 세정하였다. 범프를 관찰한 결과, 접착제의 잔류물이 제거되어 있지 않았다.
[제거 방법 4]
플라즈마 드라이 세정 장치 (samco 사제, 가스 : Ar/H) 를 사용하여, 반응성 이온 에칭 모드로 30분간, 웨이퍼의 범프 형성면을 세정하였다. 범프를 관찰한 결과, 접착제의 잔류물이 제거되어 있지 않았다.
[제거 방법 5]
연마기 (스트루얼사 제조) 를 사용하여, 평균 입경 (D50) 이 9㎛ 인 지립으로 5분간, 웨이퍼의 범프 형성면을 연마하였다. 범프를 관찰한 결과, 접착제의 잔류물은 제거되어 있었지만, 범프 깎임이 보였다.
[제거 방법 6]
연마기 (스트루얼사 제조) 를 사용하여, 평균 입경 (D50) 이 3㎛ 인 지립으로 5분간, 웨이퍼의 범프 형성면을 연마하였다. 범프를 관찰한 결과, 접착제의 잔류물은 거의 제거되어 있지만, 일부가 제거되어 있지 않았다. 또한, 범프 깎임은 보이지 않았다.
[제거 방법 7]
연마기 (스트루얼사 제조) 를 사용하여, 평균 입경 (D50) 이 1㎛ 인 지립으로 5분간, 웨이퍼의 범프 형성면을 연마하였다. 범프를 관찰한 결과, 접착제의 잔류물은 제거되어 있고, 범프 깎임도 보이지 않았다.
[제거 방법 8]
보호 테이프를 첩부하지 않고서, 범프가 형성된 웨이퍼면을 연마지로 5분간연마하였다. 범프를 관찰한 결과, 접착제의 잔류물은 제거되어 있지만, 범프의 뿌리 부근에 크랙의 발생이 보였다.
표 2 에, 제거 방법 1 ∼ 8 의 평가 결과를 일람하여 나타낸다.
Figure 112016083100924-pct00002
제거 방법 1 ∼ 5 와 같이 플라즈마 드라이 세정 장치를 사용한 경우, 범프 상의 접착제 잔류물을 제거할 수 없었다. 또한, 제거 방법 8 과 같이 보호 테이프를 첩부하지 않고서 연마지로 연마한 경우, 범프의 뿌리 부근에 크랙이 발생하였다.
한편, 제거 방법 5 ∼ 7 과 같이 지립을 사용하여 연마한 경우, 범프 상의 접착제 잔류물을 제거할 수 있었다. 또한, 평균 입경이 3㎛ 이하인 지립을 사용함으로써, 범프 깎임을 억제할 수 있었다.
10 보호 테이프
11 접착제층
12 열가소성 수지층
13 기재 필름층
21 웨이퍼
22 돌기 전극
30 점착 테이프
31 점착제층
32 기재 필름층

Claims (14)

  1. 돌기 전극이 형성된 웨이퍼면에, 접착제층과 열가소성 수지층과 기재 필름층이 이 순서대로 적층되어 이루어지는 보호 테이프를 첩부하는 보호 테이프 첩부 공정과, 상기 보호 테이프가 첩부된 상기 웨이퍼면의 반대면을 그라인드 처리하는 그라인드 처리 공정과, 상기 그라인드 처리면에 점착 테이프를 첩부하는 점착 테이프 첩부 공정과, 상기 점착 테이프가 첩부된 웨이퍼로부터 상기 열가소성 수지층 및 상기 기재 필름층을 박리하는 박리 공정과, 상기 박리 공정 후에 상기 접착제층을 경화시키는 경화 공정과, 상기 경화 공정 후에 상기 돌기 전극 상의 접착제의 잔류물을 제거하는 제거 공정과, 상기 접착제의 잔류물이 제거된 웨이퍼를 다이싱 처리하여, 개편의 반도체 칩을 얻는 다이싱 처리 공정을 갖고, 상기 보호 테이프는, 상기 접착제층의 두께가 상기 돌기 전극의 높이의 10% 이상 80% 이하이고, 상기 접착제층의 최저 용융 점도가 500㎩ㆍs 이상 15000㎩ㆍs 이하이고, 상기 접착제층의 60 ℃ 에서의 탄성률이 1㎬ 이상 10㎬ 이하인 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 보호 테이프 첩부 공정에서는, 진공 가압식 라미네이터를 사용하여 보호 테이프를 웨이퍼면에 라미네이트하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 보호 테이프 첩부 공정에서는, 25℃ 이상 100℃ 이하의 첩부 온도에서 상기 보호 테이프를 첩부하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서, 상기 제거 공정에서는 지립을 사용하여 연마하여, 접착제의 잔류물을 제거하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서, 상기 지립의 평균 입경이 3㎛ 이하인 반도체 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 사용되는 보호 테이프.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020167023474A 2014-04-22 2014-08-18 반도체 장치의 제조 방법 KR102326106B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014088626A JP6328987B2 (ja) 2014-04-22 2014-04-22 半導体装置の製造方法
JPJP-P-2014-088626 2014-04-22
PCT/JP2014/071531 WO2015162807A1 (ja) 2014-04-22 2014-08-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160141707A KR20160141707A (ko) 2016-12-09
KR102326106B1 true KR102326106B1 (ko) 2021-11-15

Family

ID=54331993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167023474A KR102326106B1 (ko) 2014-04-22 2014-08-18 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6328987B2 (ko)
KR (1) KR102326106B1 (ko)
TW (1) TWI625776B (ko)
WO (1) WO2015162807A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6876614B2 (ja) * 2015-11-04 2021-05-26 リンテック株式会社 半導体装置の製造方法および保護膜形成用シート
JP6816918B2 (ja) * 2015-11-04 2021-01-20 リンテック株式会社 半導体装置の製造方法
JP6950907B2 (ja) * 2015-11-04 2021-10-13 リンテック株式会社 半導体装置の製造方法
JP6989269B2 (ja) * 2016-05-11 2022-01-05 積水化学工業株式会社 半導体パッケージの製造方法
JP6820724B2 (ja) * 2016-11-18 2021-01-27 積水化学工業株式会社 半導体デバイスの製造方法及び保護テープ
KR101877897B1 (ko) * 2017-03-06 2018-07-12 엘비세미콘 주식회사 범프 구조체의 제조방법
KR102030398B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102030409B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
JP7461298B2 (ja) * 2018-10-22 2024-04-03 リンテック株式会社 半導体装置の製造方法
JPWO2021132679A1 (ko) * 2019-12-27 2021-07-01
JP7222366B2 (ja) 2020-01-27 2023-02-15 トヨタ自動車株式会社 内燃機関の制御装置
CN115176333A (zh) * 2020-02-27 2022-10-11 琳得科株式会社 保护膜形成用片、带保护膜的芯片的制造方法及层叠物

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2010056531A (ja) 2008-07-28 2010-03-11 Sekisui Chem Co Ltd 半導体チップ積層体の製造方法
JP2011171712A (ja) 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
JP2012169484A (ja) 2011-02-15 2012-09-06 Nitto Denko Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002079460A (ja) * 2000-09-07 2002-03-19 Canon Inc 両面研磨方法および該両面研磨方法により研磨された薄板
JP2007188967A (ja) * 2006-01-11 2007-07-26 Sony Corp 基板支持体、基板処理方法及び半導体装置の製造方法
JP5385988B2 (ja) * 2010-08-23 2014-01-08 積水化学工業株式会社 接着シート及び半導体チップの実装方法
JP6136101B2 (ja) * 2012-04-10 2017-05-31 日立化成株式会社 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法
JP5573896B2 (ja) * 2012-08-01 2014-08-20 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
JP6437431B2 (ja) * 2013-03-27 2018-12-12 リンテック株式会社 半導体チップの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2010056531A (ja) 2008-07-28 2010-03-11 Sekisui Chem Co Ltd 半導体チップ積層体の製造方法
JP2011171712A (ja) 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
JP2012169484A (ja) 2011-02-15 2012-09-06 Nitto Denko Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI625776B (zh) 2018-06-01
TW201541507A (zh) 2015-11-01
JP6328987B2 (ja) 2018-05-23
JP2015207718A (ja) 2015-11-19
WO2015162807A1 (ja) 2015-10-29
KR20160141707A (ko) 2016-12-09

Similar Documents

Publication Publication Date Title
KR102326106B1 (ko) 반도체 장치의 제조 방법
KR102280578B1 (ko) 보호 테이프 및 이것을 사용한 반도체 장치의 제조 방법
CN108140570B (zh) 保护带和半导体装置的制造方法
TWI657510B (zh) 半導體裝置之製造方法及半導體裝置
CN107960096B (zh) 保护带及使用其的半导体装置的制造方法
TW201739861A (zh) 熱硬化性接著片、及半導體裝置之製造方法
CN108291115B (zh) 热固化性粘接片及半导体装置的制造方法
JP7438973B2 (ja) 半導体装置の製造方法
JP6821392B2 (ja) 保護テープ、及び半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant