WO2015162807A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2015162807A1
WO2015162807A1 PCT/JP2014/071531 JP2014071531W WO2015162807A1 WO 2015162807 A1 WO2015162807 A1 WO 2015162807A1 JP 2014071531 W JP2014071531 W JP 2014071531W WO 2015162807 A1 WO2015162807 A1 WO 2015162807A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
protective tape
adhesive
manufacturing
adhesive layer
Prior art date
Application number
PCT/JP2014/071531
Other languages
English (en)
French (fr)
Inventor
秀和 八木
崇之 齋藤
浩伸 森山
Original Assignee
デクセリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デクセリアルズ株式会社 filed Critical デクセリアルズ株式会社
Priority to KR1020167023474A priority Critical patent/KR102326106B1/ko
Publication of WO2015162807A1 publication Critical patent/WO2015162807A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device in which a wafer after a pre-process is cut into individual semiconductor chips.
  • the post-process of the semiconductor manufacturing process for flip chip mounting is performed as follows. First, an adhesive sheet or tape called back grind tape is bonded to the bump electrode forming surface of the wafer on which a plurality of bump electrodes are formed, and in this state, the opposite surface of the bump electrode forming surface is ground to a predetermined thickness. . After grinding, the back grind tape is peeled off, and the wafer is diced into individual semiconductor chips. Next, the semiconductor chip is flip-chip mounted on another semiconductor chip or a substrate. Further, the semiconductor chip is reinforced by curing the pre-feed type or post-feed type underfill.
  • the protruding electrode of the semiconductor chip may be damaged by the external pressure in subsequent processes such as dicing, pick-up, and mounting.
  • the present invention has been proposed in view of such a conventional situation, and provides a method for manufacturing a semiconductor device capable of reducing breakage of a protruding electrode.
  • a method of manufacturing a semiconductor device includes a pasting step of pasting a protective tape having an adhesive layer on a wafer surface on which protruding electrodes are formed, and an opposite of the protective tape pasting surface.
  • a grinding process for grinding a surface a process for affixing an adhesive tape to the grinded surface, a dicing process for dicing the wafer to which the adhesive tape is affixed to obtain individual semiconductor chips, and the bonding
  • a curing step for curing the agent layer wherein the curing step is performed before the dicing treatment step.
  • a semiconductor device including a semiconductor chip having a protruding electrode and an adhesive layer formed on the protruding electrode forming surface, and a circuit board having an electrode facing the protruding electrode.
  • the present invention is a protective tape used in the above-described method for manufacturing a semiconductor device, wherein an adhesive layer, a thermoplastic resin layer, and a base film layer are laminated in this order. .
  • the adhesive layer on the wafer surface on which the protruding electrode is formed is cured before the dicing process step and the protruding electrode is reinforced, the protruding electrode is damaged in the subsequent steps such as dicing, pick-up, and mounting. Can be reduced.
  • FIG. 1 is a cross-sectional view schematically showing a protective tape.
  • FIG. 2 is a cross-sectional view showing an outline of the protective tape attaching step.
  • FIG. 3 is a cross-sectional view showing an outline of a grinding process.
  • FIG. 4 is a cross-sectional view showing an outline of the adhesive tape attaching step.
  • FIG. 5 is a cross-sectional view schematically showing the protective tape peeling step.
  • FIG. 6 is a cross-sectional view schematically showing the curing process.
  • FIG. 7 is a cross-sectional view schematically showing the dicing process.
  • FIG. 8 is a cross-sectional view showing an outline of the expanding process.
  • FIG. 9 is a cross-sectional view schematically showing the pickup process.
  • FIG. 10 is a cross-sectional view schematically showing the mounting process.
  • a manufacturing method of a semiconductor device includes a protective tape applying step of applying a protective tape having an adhesive layer to a wafer surface on which a protruding electrode is formed, and a grinding process of grinding the opposite surface of the protective tape applying surface. Processing step, adhesive tape application step for applying an adhesive tape to the grinded surface, dicing treatment step for dicing the wafer with the adhesive tape attached to obtain individual semiconductor chips, and curing for curing the adhesive layer And the curing step is performed before the dicing treatment step. That is, the curing process is performed before any of the grinding process, the adhesive tape attaching process, or the dicing process.
  • the adhesive of the adhesive layer of the protective tape is, for example, a thermosetting type such as a thermal anion curable type, a thermal cation curable type, a thermal radical curable type, a photo curable type such as a photo cation curable type or a photo radical curable type, or these
  • a thermosetting type such as a thermal anion curable type, a thermal cation curable type, a thermal radical curable type, a photo curable type such as a photo cation curable type or a photo radical curable type, or these
  • a heat / photo-curing type that is used substantially in the same manner can be used.
  • the protective tape has an adhesive layer, a thermoplastic resin layer, and a base film layer laminated in this order. After the grinding process, the protective tape is peeled off from the thermoplastic resin layer and the base film layer. It is preferable to further include a step. That is, the peeling process is performed after any of the grinding process, the adhesive tape attaching process, or the dicing process. Accordingly, the adhesive layer can be transferred to the wafer surface on which the protruding electrodes are formed, and the protruding electrode forming surface can be reinforced.
  • a removing step of removing the adhesive residue on the protruding electrode after the peeling step is preferable to further include a removing step of removing the adhesive residue on the protruding electrode after the peeling step.
  • a removal process is performed after a hardening process. Thereby, the residue of an adhesive agent can be easily removed.
  • the adhesive layer on the wafer surface on which the protruding electrode is formed is cured before the dicing process step and the protruding electrode is reinforced, so that the post-process such as dicing, pick-up, and mounting is performed. In this case, breakage of the protruding electrode can be reduced.
  • a semiconductor device manufacturing method shown as a specific example includes a protective tape attaching step (A) for attaching a protective tape having an adhesive layer, a grinding step (B), an adhesive tape attaching step (C), and a protective tape. It has a peeling process (D), a curing process (E) for curing the adhesive layer, a dicing process (F), an expanding process (G), a pickup process (H), and a mounting process (I). .
  • FIG. 1 is a cross-sectional view schematically showing a protective tape.
  • the protective tape 10 is called a back grind tape, and protects the wafer from scratches, cracks, contamination and the like in the grinding process.
  • the protective tape 10 has an adhesive layer 11, a thermoplastic resin layer 12, and a base film layer 13 laminated in this order.
  • the adhesive layer 11 is not particularly limited as long as it is of a thermosetting type, and for example, a cationic curable adhesive, a radical curable resin, or the like can be used.
  • the cationic curable adhesive contains a thermal cationic polymerization initiator and a cationic polymerization initiator
  • the radical curable adhesive contains a radical curable resin and a thermal radical polymerization initiator.
  • cationic curable resins examples include bisphenol A type epoxy resins, bisphenol F type epoxy resins, novolac type epoxy resins, oxetane resins, alicyclic epoxy resins, and their modified epoxy resins. Or two or more of them may be used in combination.
  • thermal cationic polymerization initiator examples include benzylsulfonium salt, thiophenium salt, thioranium salt, benzylammonium salt, pyridinium salt, hydrazinium salt, carboxylic acid ester, sulfonic acid ester, and amine imide. Or two or more of them may be used in combination.
  • radical curable resin examples include epoxy (meth) acrylates, urethane (meth) acrylates, (meth) acrylate oligomers, and the like. These may be used alone or in combination of two or more. May be used in combination.
  • thermal radical polymerization initiators include peroxides and azo compounds.
  • peroxides include diacyl peroxide compounds, peroxy ester compounds, hydroperoxide compounds, peroxydicarbonate compounds, peroxyketal compounds, dialkyl peroxide compounds, and ketone peroxide compounds. You may use individually by 1 type and may use 2 or more types together.
  • a film-forming resin As other components, a film-forming resin, a curing accelerator, a silane coupling agent, an inorganic filler, an elastomer such as acrylic rubber, and a pigment such as carbon black are appropriately blended according to the purpose. May be.
  • the film forming resin include phenoxy resin, urethane resin, polyester resin, styrene isoprene resin, and nitrile butadiene resin.
  • the minimum melt viscosity of the adhesive layer 11 is preferably 500 Pa ⁇ s or more and 15000 Pa ⁇ s or less. If the minimum melt viscosity is too low, voids may occur in the protective tape application step (A). If the minimum melt viscosity is too high, the protruding electrode does not penetrate the adhesive layer, and the adhesive is not between the protruding electrodes. It becomes difficult to fill in.
  • the elastic modulus at 60 ° C. of the adhesive layer 11 is 1 GPa or more and 10 GPa or less, preferably 1 GPa or more and 5 GPa or less. If the elastic modulus is too small or too large, the embedding property of the adhesive layer 11 into the protruding electrode is deteriorated.
  • the thickness of the adhesive layer 11 is 10% or more and 80% or less, preferably 30% or more and 60% or less, of the height of the protruding electrode formed on the wafer. If the thickness of the adhesive layer 11 is too small, the effect of reinforcing the protruding electrode cannot be obtained, and if the thickness is too large, the protruding electrode may not penetrate.
  • thermoplastic resin layer 12 ethylene vinyl acetate copolymer (EVA), polyethylene, polypropylene, polyamide, polyacetal, polyethylene terephthalate, polybutylene terephthalate, fluororesin, polyphenylene sulfide, polystyrene, ABS resin, acrylic type Resins, polycarbonates, polyurethanes, polyvinyl chlorides, polyphenylene oxides and the like may be mentioned, and these may be used alone or in combination of two or more.
  • EVA ethylene vinyl acetate copolymer
  • polyethylene polypropylene
  • polyamide polyacetal
  • polyethylene terephthalate polybutylene terephthalate
  • fluororesin polyphenylene sulfide
  • polystyrene polystyrene
  • ABS resin acrylic type Resins
  • polycarbonates polyurethanes
  • polyvinyl chlorides polyvinyl chlorides
  • polyphenylene oxides and the like may be mentioned, and these may
  • a porous substrate made of a plastic film such as polyethylene terephthalate, polyethylene, polypropylene, or polyester, paper, cloth, nonwoven fabric, or the like can be used.
  • the protective tape is not limited to the above-described configuration, and other layers may be formed on the surface of each layer or between adjacent layers.
  • FIG. 2 is a cross-sectional view showing an outline of the protective tape attaching step.
  • the protective tape 10 is attached to the surface of the wafer 21 on which the protruding electrodes 22 are formed.
  • the wafer 21 has an integrated circuit formed on a semiconductor surface such as silicon, and a protruding electrode 22 for connection called a bump.
  • the thickness of the wafer 21 is not particularly limited, but is preferably 200 ⁇ m or more and 1000 ⁇ m or less.
  • the protruding electrode 22 is not particularly limited, and examples thereof include a low melting point bump or a high melting point bump made of solder, a tin bump, a silver-tin bump, a silver-tin-copper bump, a gold bump, and a copper bump.
  • the height of the protruding electrode 22 is not particularly limited, but is preferably 10 ⁇ m or more and 200 ⁇ m or less.
  • the protective tape 10 is bonded in a state where the formation surface of the protruding electrode 22 and the adhesive layer 11 are in contact with each other. Since the thickness of the adhesive layer 11 of the protective tape 10 is not less than 10% and not more than 80% of the height of the protruding electrode 22, the protruding electrode 22 penetrates the adhesive layer 11 and is embedded in the thermoplastic resin layer 12.
  • the protective tape affixing step it is preferable to laminate the protective tape on the wafer surface using a vacuum pressure laminator. Thereby, the adhesive can be filled between the protruding electrodes while suppressing the generation of voids.
  • the sticking temperature is 25 ° C. or higher and 100 ° C. or lower, preferably 40 ° C. or higher and 80 ° C. or lower, from the viewpoint of reducing voids, improving wafer adhesion and preventing warpage after wafer grinding.
  • FIG. 3 is a cross-sectional view showing an outline of a grinding process.
  • the surface opposite to the surface to which the protective tape 10 is applied is ground.
  • the opposite surface of the wafer 21 to which the protective tape 10 is attached is fixed to a grinding device for polishing. Polishing is usually performed until the thickness of the wafer 21 is 50 ⁇ m or more and 600 ⁇ m or less.
  • the protruding electrode 22 is reinforced by the adhesive layer 11, so that even if the wafer 21 is polished to a thickness of 50 ⁇ m or less. Good.
  • FIG. 4 is a cross-sectional view showing an outline of the adhesive tape attaching step.
  • the adhesive tape 30 is attached to the grinding surface.
  • the adhesive tape 30 is called a dicing tape, and is a tape for protecting and fixing the wafer 21 in the dicing step (F) and holding it until the pickup step (H).
  • the adhesive tape 30 is not particularly limited, and a known tape can be used.
  • the pressure-sensitive adhesive tape 30 includes a pressure-sensitive adhesive layer 31 and a base film layer 32.
  • the pressure-sensitive adhesive layer 31 include polyethylene-based, acrylic-based, rubber-based, and urethane-based pressure-sensitive adhesives.
  • the base film layer 32 a plastic base film made of polyethylene terephthalate, polyethylene, polypropylene, polyester, or a porous base material made of paper, cloth, nonwoven fabric, or the like can be used.
  • FIG. 5 is a cross-sectional view schematically showing the protective tape peeling step.
  • the protective tape peeling step the thermoplastic resin layer 12 and the base film layer 13 of the protective tape 10 are peeled off. That is, the thermoplastic resin layer 12 and the base film layer 13 are removed, and only the adhesive layer 11 remains on the wafer 21.
  • FIG. 6 is a cross-sectional view schematically showing the curing process.
  • the adhesive layer 11 is cured.
  • a known method for curing a thermosetting adhesive can be used.
  • a removing step of removing the adhesive residue on the bump electrode 22 after the curing step is preferable to further have a removing step of removing the adhesive residue on the bump electrode 22 after the curing step.
  • a removing step of removing the adhesive residue on the bump electrode 22 is preferable to grind
  • the residue of an adhesive agent can be removed completely.
  • the average particle diameter of an abrasive grain is 3 micrometers or less. Thereby, the shaving of the protruding electrode 22 can be suppressed.
  • FIG. 7 is a cross-sectional view schematically showing the dicing process.
  • the wafer 21 to which the adhesive tape 30 is attached is diced to obtain individual semiconductor chips.
  • the dicing method is not particularly limited, and a known method such as cutting the wafer 21 with a dicing saw can be used.
  • FIG. 8 is a cross-sectional view showing an outline of the expanding process.
  • the adhesive tape 30 to which a plurality of divided semiconductor chips are attached is elongated in the radial direction to widen the intervals between the individual semiconductor chips.
  • FIG. 9 is a cross-sectional view schematically showing the pickup process.
  • the semiconductor chip adhered and fixed on the adhesive tape 30 is pushed up from the lower surface of the adhesive tape 30 to be peeled off, and the peeled semiconductor chip is adsorbed by a collet.
  • the picked-up semiconductor chip is stored in a chip tray or conveyed to a chip mounting nozzle of a flip chip bonder.
  • FIG. 10 is a cross-sectional view schematically showing the mounting process.
  • the semiconductor chip and the circuit board are connected using a circuit connection material such as NCF (Non Conductive Film).
  • NCF Non Conductive Film
  • plastic substrates such as a polyimide substrate and a glass epoxy substrate, a ceramic substrate, etc.
  • connection method the well-known method using a heating bonder, a reflow furnace, etc. can be used.
  • the adhesive layer 11 is formed on the protruding electrode formation surface of the semiconductor chip, voids can be suppressed.
  • the obtained semiconductor device includes a semiconductor chip having a protruding electrode and an adhesive layer formed on the protruding electrode forming surface, and a circuit board having an electrode facing the protruding electrode. Since the adhesive layer 11 is formed on the protruding electrode formation surface of the semiconductor chip, excellent connection reliability can be obtained.
  • Example> Examples of the present invention will be described below.
  • a protective tape in which an adhesive layer and a thermoplastic resin layer were laminated was produced. And about the sticking method which sticks a protective tape on the wafer surface in which the bump was formed, the filling state between bumps of an adhesive agent was observed and evaluated. Moreover, the bump was observed and evaluated about the adhesive residue removal method on a bump.
  • the present invention is not limited to these examples.
  • a protective tape was prepared in the same manner as in the sticking method 1 except that the elastic modulus of the adhesive layer was 2.5 GPa and the minimum melt viscosity was 100 Pa ⁇ s. Then, it was laminated and cured on the wafer in the same manner as in the sticking method 1. When the filling state between the bumps of the adhesive was observed, a void was generated in the adhesive near the base of the bump.
  • a protective tape was produced in the same manner as in the sticking method 1 except that the elastic modulus of the adhesive layer was 2.5 GPa and the minimum melt viscosity was 500 Pa ⁇ s. Moreover, it cured similarly to the sticking method 1 except having laminated with the pressurization type laminator. When the filling state between the bumps of the adhesive was observed, a void was generated in the adhesive near the base of the bump.
  • Table 1 shows a list of evaluation results for the pasting methods 1 to 6.
  • the bump does not penetrate the adhesive layer, and when the minimum melt viscosity of the adhesive layer is too low as in the sticking method 5, the base of the bump A void occurred in the vicinity.
  • the protective tape was laminated with a pressure laminator as in the sticking method 6, a void was generated near the bump base.
  • the adhesive layer has a minimum melt viscosity of 500 Pa ⁇ s or more and 50000 Pa ⁇ s or less as in the pasting methods 2 to 4 and the protective tape is laminated with a vacuum pressure laminator, the adhesive is in good condition between the bumps.
  • the adhesive layer has a minimum melt viscosity of 500 Pa ⁇ s or more and 50000 Pa ⁇ s or less as in the pasting methods 2 to 4 and the protective tape is laminated with a vacuum pressure laminator
  • Table 2 lists the evaluation results of removal methods 1 to 8.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

　突起電極の破損を低減させることができる半導体装置の製造方法を提供する。突起電極が形成されたウエハ面に接着剤層を有する保護テープを貼付する保護テープ貼付工程と、保護テープ貼付面の反対面をグラインド処理するグラインド処理工程と、グラインド処理面に粘着テープを貼付する粘着テープ貼付工程と、粘着テープが貼付されたウエハをダイシング処理し、個片の半導体チップを得るダイシング処理工程と、接着剤層を硬化させる硬化工程とを有し、硬化工程が、ダイシング処理工程前に行われる。

Description

半導体装置の製造方法
　本発明は、前工程後のウエハを個々の半導体チップに切り分ける半導体装置の製造方法に関する。本出願は、日本国において２０１４年４月２２日に出願された日本特許出願番号特願２０１４－０８８６２６を基礎として優先権を主張するものであり、この出願は参照されることにより、本出願に援用される。
　従来、フリップチップ実装用の半導体製造プロセスの後工程は、次のように行われている。先ず、複数の突起電極が形成されたウエハの突起電極形成面に、バックグラインドテープと呼ばれる粘着シート又はテープを貼り合わせ、この状態で突起電極形成面の反対面を所定の厚さにまで研削する。研削終了後、バックグラインドテープを剥離し、ウエハをダイシングして個々の半導体チップとする。次いで、半導体チップを、他の半導体チップ又は基板上にフリップチップ実装する。また、先供給型又は後供給型のアンダーフィルを硬化して半導体チップを補強する。
　しかしながら、近年、半導体チップの厚みが５０μｍｔ以下と薄くなっているため、ダイシング、ピックアップ、実装などの後工程において、外圧により、半導体チップの突起電極が破損することがあった。
特開２００５－２８７３４号公報
　本発明は、このような従来の実情に鑑みて提案されたものであり、突起電極の破損を低減させることができる半導体装置の製造方法を提供する。
　前述した課題を解決するために、本発明に係る半導体装置の製造方法は、突起電極が形成されたウエハ面に接着剤層を有する保護テープを貼付する貼付工程と、前記保護テープ貼付面の反対面をグラインド処理するグラインド処理工程と、前記グラインド処理面に粘着テープを貼付する工程と、前記粘着テープが貼付されたウエハをダイシング処理し、個片の半導体チップを得るダイシング処理工程と、前記接着剤層を硬化させる硬化工程とを有し、前記硬化工程が、前記ダイシング処理工程前に行われることを特徴とする。
　また、本発明に係る半導体装置は、突起電極と突起電極形成面に形成された接着剤層とを有する半導体チップと、前記突起電極に対向する電極を有する回路基板とを備えることを特徴とする。
　また、本発明は、前述の半導体装置の製造方法に用いられる保護テープであって、接着剤層と、熱可塑性樹脂層と、基材フィルム層とがこの順に積層されてなることを特徴とする。
　本発明によれば、ダイシング処理工程前に突起電極が形成されたウエハ面の接着剤層が硬化して突起電極が補強されるため、ダイシング、ピックアップ、実装などの後工程において、突起電極の破損を低減させることができる。
図１は、保護テープの概略を示す断面図である。 図２は、保護テープ貼付工程の概略を示す断面図である。 図３は、グラインド工程の概略を示す断面図である。 図４は、粘着テープ貼付工程の概略を示す断面図である。 図５は、保護テープ剥離工程の概略を示す断面図である。 図６は、硬化工程の概略を示す断面図である。 図７は、ダイシング処理工程の概略を示す断面図である。 図８は、エキスパンド工程の概略を示す断面図である。 図９は、ピックアップ工程の概略を示す断面図である。 図１０は、実装工程の概略を示す断面図である。
　以下、本発明の実施の形態について、下記順序にて詳細に説明する。
１．半導体装置の製造方法
２．実施例
　＜１．半導体装置の製造方法＞
　本実施の形態に係る半導体装置の製造方法は、突起電極が形成されたウエハ面に接着剤層を有する保護テープを貼付する保護テープ貼付工程と、保護テープ貼付面の反対面をグラインド処理するグラインド処理工程と、グラインド処理面に粘着テープを貼付する粘着テープ貼付工程と、粘着テープが貼付されたウエハをダイシング処理し、個片の半導体チップを得るダイシング処理工程と、接着剤層を硬化させる硬化工程とを有し、硬化工程が、ダイシング処理工程前に行われるものである。すなわち、硬化工程は、グラインド処理工程、粘着テープ貼付工程、又はダイシング処理工程のいずれかの工程前に行われる。
　保護テープの接着剤層の接着剤は、例えば、熱アニオン硬化型、熱カチオン硬化型、熱ラジカル硬化型などの熱硬化型、光カチオン硬化型、光ラジカル硬化型などの光硬化型、又はこれらを併用して略同一に用いる熱／光硬化型のものを用いることができる。
　また、保護テープは、接着剤層と、熱可塑性樹脂層と、基材フィルム層とがこの順に積層されており、グラインド処理工程後に、熱可塑性樹脂層と、基材フィルム層をと剥離する剥離工程をさらに有することが好ましい。すなわち、剥離工程は、グラインド処理工程、粘着テープ貼付工程、又はダイシング処理工程のいずれかの工程後に行われる。これにより、接着剤層を突起電極が形成されたウエハ面に転着させることができ、突起電極形成面を補強することができる。
　また、剥離工程後に、突起電極上の接着剤の残渣を除去する除去工程をさらに有することが好ましい。これにより、実装時の接続不良を防止することができる。また、除去工程は、硬化工程後に行われることが好ましい。これにより、接着剤の残渣を簡便に取り除くことができる。
　このような半導体装置の製造方法によれば、ダイシング処理工程前に突起電極が形成されたウエハ面の接着剤層が硬化して突起電極が補強されるため、ダイシング、ピックアップ、実装などの後工程において、突起電極の破損を低減させることができる。
　以下、具体的な半導体装置の製造方法について説明する。具体例として示す半導体装置の製造方法は、保護テープの接着剤層が、熱硬化型であり、硬化工程が、粘着テープ貼付工程とダイシング処理工程との間に行われるものである。すなわち、具体例として示す半導体装置の製造方法は、接着剤層を有する保護テープを貼付する保護テープ貼付工程（Ａ）と、グラインド工程（Ｂ）と、粘着テープ貼付工程（Ｃ）と、保護テープ剥離工程（Ｄ）と、接着剤層を硬化させる硬化工程（Ｅ）と、ダイシング処理工程（Ｆ）と、エキスパンド工程（Ｇ）と、ピックアップ工程（Ｈ）と、実装工程（Ｉ）とを有する。
　［保護テープ］
　図１は、保護テープの概略を示す断面図である。保護テープ１０は、バックグラインドテープ（Back Grind Tape）と呼ばれるものであり、グラインド工程において、傷、割れ、汚染などからウエハを保護するものである。図１に示すように、保護テープ１０は、接着剤層１１と、熱可塑性樹脂層１２と、基材フィルム層１３とがこの順に積層されている。
　接着剤層１１としては、熱硬化型のものであれば特に限定されず、例えば、カチオン硬化型の接着剤、ラジカル硬化性樹脂などを用いることができる。カチオン硬化型の接着剤は、熱カチオン重合開始剤と、カチオン重合開始剤とを含有し、また、ラジカル硬化型の接着剤は、ラジカル硬化性樹脂と、熱ラジカル重合開始剤とを含有する。
　カチオン硬化性樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、オキセタン樹脂、脂環式エポキシ樹脂それらの変性エポキシ樹脂などが挙げられ、これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
　熱カチオン重合開始剤としては、例えば、ベンジルスルホニウム塩、チオフェニウム塩、チオラニウム塩、ベンジルアンモニウム塩、ピリジニウム塩、ヒドラジニウム塩、カルボン酸エステル、スルホン酸エステル、アミンイミドなどが挙げられ、これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
　ラジカル硬化性樹脂としては、例えば、エポキシ（メタ）アクリレート類、ウレタン（メタ）アクリレート類、（メタ）アクリレートオリゴマーなどが挙げられ、これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
　熱ラジカル重合開始剤としては、過酸化物、アゾ化合物などが挙げられる。過酸化物としては、ジアシルパーオキサイド化合物、パーオキシエステル化合物、ハイドロパーオキサイド化合物、パーオキシジカーボネート化合物、パーオキシケタール化合物、ジアルキルパーオキサイド化合物、及びケトンパーオキサイド化合物などが挙げられ、これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
　また、接着剤には、その他の成分として、膜形成樹脂、硬化促進剤、シランカップリング剤、無機フィラー、アクリルゴムなどのエラストマー、カーボンブラックなどの顔料を、目的に応じて適宜配合するようにしてもよい。膜形成樹脂としては、例えば、フェノキシ樹脂、ウレタン樹脂、ポリエステル樹脂、スチレンイソプレン樹脂、ニトリルブタジエン樹脂などが挙げられる。
　また、接着剤層１１の最低溶融粘度は、５００Ｐａ・ｓ以上１５０００Ｐａ・ｓ以下であることが好ましい。最低溶融粘度が低すぎると、保護テープ貼付工程（Ａ）において、ボイドが発生することがあり、最低溶融粘度が高すぎると、接着剤層を突起電極が貫通せず、接着剤を突起電極間に充填することが困難となる。
　また、接着剤層１１の６０℃での弾性率は、１ＧＰａ以上１０ＧＰａ以下、好ましくは１ＧＰａ以上５ＧＰａ以下である。弾性率が小さすぎても大きすぎても突起電極への接着剤層１１の埋め込み性が悪くなる。
　また、接着剤層１１の厚みは、ウエハに形成された突起電極の高さの１０％以上８０％以下、好ましくは、３０％以上６０％以下である。接着剤層１１の厚みが小さすぎると突起電極の補強の効果が得られず、厚みが大きすぎると突起電極が貫通しないことがある。
　熱可塑性樹脂層１２としては、エチレン酢酸ビニル共重合体（ＥＶＡ：Ethylene Vinyl Acetate）、ポリエチレン、ポリプロピレン、ポリアミド、ポリアセタール、ポリエチレンテレフタレート、ポリブチレンテレフタレート、フッ素樹脂、ポリフェニレンサルファイド、ポリスチレン、ＡＢＳ樹脂、アクリル系樹脂、ポリカーボネート、ポリウレタン、ポリ塩化ビニル、ポリフェニレンオキサイドなどを挙げられ、これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
　基材フィルム層１３としては、ポリエチレンテレフタレート、ポリエチレン、ポリプロピレン、ポリエステルなどのプラスチックフィルムや、紙、布、不織布等からなる多孔質基材を用いることができる。
　なお、保護テープは、前述の構成に限られることなく、各層の表面や隣接する層間に他の層を形成してもよい。
　［（Ａ）保護テープ貼付工程］
　図２は、保護テープ貼付工程の概略を示す断面図である。保護テープ貼付工程では、突起電極２２が形成されたウエハ２１面に保護テープ１０を貼り付ける。
　ウエハ２１は、シリコンなどの半導体表面に形成された集積回路と、バンプと呼ばれる接続用の突起電極２２とを有する。ウエハ２１の厚みは、特に限定されないが、好ましくは２００μｍ以上１０００μｍ以下である。
　突起電極２２としては、特に限定はされないが、例えば、はんだによる低融点バンプ又は高融点バンプ、錫バンプ、銀－錫バンプ、銀－錫－銅バンプ、金バンプ、銅バンプなどが挙げられる。また、突起電極２２の高さは、特に制限はされないが、好ましくは１０μｍ以上２００μｍ以下である。
　保護テープ１０は、突起電極２２の形成面と接着剤層１１とが接する状態で貼り合わされる。保護テープ１０の接着剤層１１の厚みは、突起電極２２の高さの１０％以上８０％以下であるため、突起電極２２は、接着剤層１１を突き抜け、熱可塑性樹脂層１２に埋め込まれる。
　保護テープ貼付工程では、真空加圧式ラミネータを用いて保護テープをウエハ面にラミネートすることが好ましい。これにより、ボイドの発生を抑制しながら、接着剤を突起電極間に充填することができる。また、貼付温度は、ボイドの減少、ウエハ密着性の向上およびウエハ研削後の反り防止の観点から、２５℃以上１００℃以下、好ましくは４０℃以上８０℃以下である。
　［（Ｂ）グラインド工程］
　図３は、グラインド工程の概略を示す断面図である。グラインド工程では、保護テープ１０貼付面の反対面をグラインド処理する。保護テープ１０を貼り付けたウエハ２１の反対面を研削装置に固定して研磨する。研磨は通常、ウエハ２１の厚みが５０μｍ以上６００μｍ以下になるまで行うが、本実施の形態では、接着剤層１１により突起電極２２が補強されるため、５０μｍ以下の厚さにまで研磨してもよい。
　［（Ｃ）粘着テープ貼付工程］
　図４は、粘着テープ貼付工程の概略を示す断面図である。粘着テープ貼付工程では、グラインド処理面に粘着テープ３０を貼付する。粘着テープ３０は、ダイシングテープ（Dicing Tape）と呼ばれるものであり、ダイシング工程（Ｆ）において、ウエハ２１を保護、固定し、ピックアップ工程（Ｈ）まで保持するためのテープである。
　粘着テープ３０としては、特に限定されず、公知のものを使用することができる。一般に、粘着テープ３０は、粘着剤層３１と、基材フィルム層３２とを有する。粘着剤層３１としては、例えば、ポリエチレン系、アクリル系、ゴム系、ウレタン系などの粘着剤が挙げられる。また、基材フィルム層３２としては、ポリエチレンテレフタレート、ポリエチレン、ポリプロピレン、ポリエステルなどのプラスチックフィルムや、紙、布、不織布等からなる多孔質基材を用いることができる。また、粘着テープの貼付装置及び条件としては、特に限定されず、公知の装置及び条件が用いられる。
　［（Ｄ）保護テープ剥離工程］
　図５は、保護テープ剥離工程の概略を示す断面図である。保護テープ剥離工程では、保護テープ１０の熱可塑性樹脂層１２及び基材フィルム層１３を剥離する。すなわち、熱可塑性樹脂層１２及び基材フィルム層１３が除去され、ウエハ２１上には接着剤層１１のみが残る。
　［（Ｅ）硬化工程］
　図６は、硬化工程の概略を示す断面図である。硬化工程では、接着剤層１１を硬化させる。硬化方法及び硬化条件としては、熱硬化型の接着剤を硬化させる公知の方法を用いることができる。
　また、硬化工程後に突起電極２２上の接着剤の残渣を除去する除去工程をさらに有することが好ましい。これにより、実装時の接続不良を防止することができる。また、除去工程では、砥粒を用いて研磨することが好ましい。これにより、接着剤の残渣を完全に除去することができる。また、砥粒の平均粒径は、３μｍ以下であることが好ましい。これにより、突起電極２２の削れを抑制することができる。
　［（Ｆ）ダイシング処理工程］
　図７は、ダイシング処理工程の概略を示す断面図である。ダイシング処理工程では、粘着テープ３０が貼付されたウエハ２１をダイシング処理し、個片の半導体チップを得る。ダイシング方法としては、特に限定されず、例えばダイシングソーでウエハ２１を切削して切り出すなどの公知の方法を用いることができる。
　［（Ｇ）エキスパンド工程］
　図８は、エキスパンド工程の概略を示す断面図である。エキスパンド工程では、例えば分割された複数個の半導体チップが貼着されている粘着テープ３０を放射方向に伸長させ、個々の半導体チップの間隔を広げる。
　［（Ｈ）ピックアップ工程］
　図９は、ピックアップ工程の概略を示す断面図である。ピックアップ工程では、粘着テープ３０上に貼着固定された半導体チップを、粘着テープ３０の下面より突き上げて剥離させ、この剥離された半導体チップをコレットで吸着する。ピックアップされた半導体チップは、チップトレイに収納されるか、またはフリップチップボンダーのチップ搭載ノズルへと搬送される。
　［（Ｉ）実装工程］
　図１０は、実装工程の概略を示す断面図である。実装工程では、例えば半導体チップと回路基板とをＮＣＦ（Non Conductive Film）などの回路接続材料を用いて接続する。回路基板としては、特に限定されないが、ポリイミド基板、ガラスエポキシ基板などのプラスチック基板、セラミック基板などを用いることができる。また、接続方法としては、加熱ボンダー、リフロー炉などを用いる公知の方法を用いることができる。また、この実装工程では、半導体チップの突起電極形成面に接着剤層１１が形成されているため、ボイドを抑制することができる。
　以上の方法により、優れた接続信頼性を有する半導体装置を歩留り良く得ることができる。また、得られる半導体装置は、突起電極と突起電極形成面に形成された接着剤層とを有する半導体チップと、突起電極に対向する電極を有する回路基板とを備える。半導体チップの突起電極形成面に接着剤層１１が形成されているため、優れた接続信頼性を得ることができる。
　＜２．実施例＞
　以下、本発明の実施例について説明する。本実施例では、接着剤層と、熱可塑性樹脂層とを積層させた保護テープを作製した。そして、保護テープをバンプが形成されたウエハ面に貼付する貼付方法について、接着剤のバンプ間への充填状態を観察して評価した。また、バンプ上の接着剤の残渣除去方法について、バンプを観察して評価した。なお、本発明はこれらの実施例に限定されるものではない。
　＜２．１　保護テープの貼付方法について＞
　バンプが形成されたウエハ面に保護テープを貼付する際の接着剤層の最低溶融粘度の影響について検討した。
　［貼付方法１］
　ＰＥＴ（Polyethylene Terephthalate）からなるカバーフィルム上に、ＥＶＡ（Ethylene Vinyl Acetate）からなる熱可塑性樹脂層と、弾性率が２．５ＧＰａ、及び最低溶融粘度が５００００Ｐａ・ｓである厚み３０μｍの接着剤層とがこの順番に積層された保護テープを作製した。
　保護テープの接着剤層面を、はんだバンプ（φ＝２５０μｍ、Ｈ＝１５０μｍ、ピッチ＝２５０μｍ）が形成されたウエハ（サイズ：５ｃｍ×５ｃｍ×５０μｍｔ）に貼り付け、真空加圧式ラミネータでラミネートした。そして、１６０℃のオーブンで１時間キュアした。接着剤のバンプ間への充填状態を観察したところ、はんだバンプが接着剤層を貫通していなかった。
　［貼付方法２］
　接着剤層の弾性率を２．５ＧＰａ、最低溶融粘度を１５０００Ｐａ・ｓとした以外は、貼付方法１と同様に保護テープを作製した。そして、貼付方法１と同様にウエハにラミネートしてキュアした。接着剤のバンプ間への充填状態を観察したところ、接着剤が良好な状態でバンプ間に充填されていた。しかし、バンプ上に接着剤の残渣が存在していた。
　［貼付方法３］
　接着剤層の弾性率を２．５ＧＰａ、最低溶融粘度を２０００Ｐａ・ｓとした以外は、貼付方法１と同様に保護テープを作製した。そして、貼付方法１と同様にウエハにラミネートしてキュアした。接着剤のバンプ間への充填状態を観察したところ、接着剤が良好な状態でバンプ間に充填されていた。しかし、バンプ上に接着剤の残渣が存在していた。
　［貼付方法４］
　接着剤層の弾性率を２．５ＧＰａ、最低溶融粘度を５００Ｐａ・ｓとした以外は、貼付方法１と同様に保護テープを作製した。そして、貼付方法１と同様にウエハにラミネートしてキュアした。接着剤のバンプ間への充填状態を観察したところ、接着剤が良好な状態でバンプ間に充填されていた。しかし、バンプ上に接着剤の残渣が存在していた。
　［貼付方法５］
　接着剤層の弾性率を２．５ＧＰａ、最低溶融粘度を１００Ｐａ・ｓとした以外は、貼付方法１と同様に保護テープを作製した。そして、貼付方法１と同様にウエハにラミネートしてキュアした。接着剤のバンプ間への充填状態を観察したところ、バンプ根元付近の接着剤にボイドが発生していた。
　［貼付方法６］
　接着剤層の弾性率を２．５ＧＰａ、最低溶融粘度を５００Ｐａ・ｓとした以外は、貼付方法１と同様に保護テープを作製した。また、加圧式ラミネータでラミネートした以外は、貼付方法１と同様にキュアした。接着剤のバンプ間への充填状態を観察したところ、バンプ根元付近の接着剤にボイドが発生していた。
　表１に、貼付方法１～６の評価結果を一覧にして示す。
Figure JPOXMLDOC01-appb-T000001
　貼付方法１のように接着剤層の最低溶融粘度が高すぎた場合、バンプが接着剤層を貫通せず、貼付方法５のように接着剤層の最低溶融粘度が低すぎた場合、バンプ根元付近にボイドが発生した。また、貼付方法６のように加圧式ラミネータで保護テープをラミネートした場合も、バンプ根元付近にボイドが発生した。
　一方、貼付方法２～４のように接着剤層の最低溶融粘度が５００Ｐａ・ｓ以上５００００Ｐａ・ｓ以下であり、真空加圧式ラミネータで保護テープをラミネートした場合、接着剤を良好な状態でバンプ間に充填させることができた。
　＜２．１　残渣の除去方法について＞
　貼付方法３で保護テープを貼り付けたウエハのバンプ上の接着剤の残渣の除去方法について検討した。
　［除去方法１］
　プラズマドライ洗浄装置（ｓａｍｃｏ社製、ガス：Ａｒ／Ｈ）を使用し、ダイレクトプラズマモードで、１５分間、ウエハのバンプ形成面を洗浄した。バンプを観察したところ、接着剤の残渣が除去されていなかった。
　［除去方法２］
　プラズマドライ洗浄装置（ｓａｍｃｏ社製、ガス：Ａｒ／Ｈ）を使用し、ダイレクトプラズマモードで、３０分間、ウエハのバンプ形成面を洗浄した。バンプを観察したところ、接着剤の残渣が除去されていなかった。
　［除去方法３］
　プラズマドライ洗浄装置（ｓａｍｃｏ社製、ガス：Ａｒ／Ｈ）を使用し、反応性イオンエッチングモードで、１５分間、ウエハのバンプ形成面を洗浄した。バンプを観察したところ、接着剤の残渣が除去されていなかった。
　［除去方法４］
　プラズマドライ洗浄装置（ｓａｍｃｏ社製、ガス：Ａｒ／Ｈ）を使用し、反応性イオンエッチングモードで、３０分間、ウエハのバンプ形成面を洗浄した。バンプを観察したところ、接着剤の残渣が除去されていなかった。
　［除去方法５］
　研磨機（ストルアル社製）を使用し、平均粒径（Ｄ５０）が９μｍの砥粒で５分間、ウエハのバンプ形成面を研磨した。バンプを観察したところ、接着剤の残渣は除去されていたが、バンプ削れが見られた。
　［除去方法６］
　研磨機（ストルアル社製）を使用し、平均粒径（Ｄ５０）が３μｍの砥粒で５分間、ウエハのバンプ形成面を研磨した。バンプを観察したところ、接着剤の残渣はほぼ除去されていたが、一部が除去されていなかった。また、バンプ削れは見られなかった。
　［除去方法７］
　研磨機（ストルアル社製）を使用し、平均粒径（Ｄ５０）が１μｍの砥粒で５分間、ウエハのバンプ形成面を研磨した。バンプを観察したところ、接着剤の残渣は除去されており、バンプ削れも見られなかった。
　［除去方法８］
　保護テープを貼付せずに、バンプが形成されたウエハ面を研磨紙で５分間研磨した。バンプを観察したところ、接着剤の残渣は除去されていたが、バンプの根元付近にクラックの発生が見られた。
　表２に、除去方法１～８の評価結果を一覧にして示す。
Figure JPOXMLDOC01-appb-T000002
　除去方法１～５のようにプラズマドライ洗浄装置を用いた場合、バンプ上の接着剤の残渣を除去することができなかった。また、除去方法８のように保護テープを貼り付けずに研磨紙で研磨した場合、バンプの根元付近にクラックが発生した。
　一方、除去方法５～７のように砥粒を用いて研磨した場合、バンプ上の接着剤の残渣を除去することができた。また、平均粒径が３μｍ以下である砥粒を用いることにより、バンプ削れを抑制することができた。
　１０　保護テープ、１１　接着剤層、１２　熱可塑性樹脂層、１３　基材フィルム層、２１　ウエハ、２２　突起電極、３０　粘着テープ、３１　粘着剤層、３２　基材フィルム層

Claims (14)

  1. 　突起電極が形成されたウエハ面に接着剤層を有する保護テープを貼付する保護テープ貼付工程と、
    　前記保護テープ貼付面の反対面をグラインド処理するグラインド処理工程と、
    　前記グラインド処理面に粘着テープを貼付する粘着テープ貼付工程と、
    　前記粘着テープが貼付されたウエハをダイシング処理し、個片の半導体チップを得るダイシング処理工程と、
    　前記接着剤層を硬化させる硬化工程とを有し、
    　前記硬化工程が、前記ダイシング処理工程前に行われる半導体装置の製造方法。
  2. 　前記保護テープは、前記接着剤層と、熱可塑性樹脂層と、基材フィルム層とがこの順に積層されており、
    　前記グラインド処理工程後に、前記熱可塑性樹脂層及び前記基材フィルム層を剥離する剥離工程をさらに有する請求項１記載の半導体装置の製造方法。
  3. 　前記接着剤層の最低溶融粘度が、５００Ｐａ・ｓ以上１５０００Ｐａ・ｓ以下である請求項１又は２記載の半導体装置の製造方法。
  4. 　前記接着剤層の厚みが、前記突起電極の高さの１０％以上８０％以下である請求項１又は２記載の半導体装置の製造方法。
  5. 　前記接着剤層の厚みが、前記突起電極の高さの１０％以上８０％以下である請求項３記載の半導体装置の製造方法。
  6. 　前記保護テープ貼付工程では、真空加圧式ラミネータを用いて保護テープをウエハ面にラミネートする請求項１又は２記載の半導体装置の製造方法。
  7. 　前記保護テープ貼付工程では、真空加圧式ラミネータを用いて保護テープをウエハ面にラミネートする請求項３記載の半導体装置の製造方法。
  8. 　前記保護テープ貼付工程では、真空加圧式ラミネータを用いて保護テープをウエハ面にラミネートする請求項４記載の半導体装置の製造方法。
  9. 　前記剥離工程後に、前記突起電極上の接着剤の残渣を除去する除去工程をさらに有する請求項２記載の半導体装置の製造方法。
  10. 　前記除去工程は、前記硬化工程後に行われる請求項９記載の半導体装置の製造方法。
  11. 　前記除去工程では、砥粒を用いて研磨し、接着剤の残渣を除去する請求項１０記載の半導体装置の製造方法。
  12. 　前記砥粒の平均粒径が、３μｍ以下である請求項１１記載の半導体装置の製造方法。
  13. 　突起電極と突起電極形成面に形成された接着剤層とを有する半導体チップと、
    　前記突起電極に対向する電極を有する回路基板と
    　を備える半導体装置。
  14. 　請求項１乃至１２の半導体装置の製造方法に用いられる保護テープであって、
    　接着剤層と、熱可塑性樹脂層と、基材フィルム層とがこの順に積層されてなる保護テープ。
PCT/JP2014/071531 2014-04-22 2014-08-18 半導体装置の製造方法 WO2015162807A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020167023474A KR102326106B1 (ko) 2014-04-22 2014-08-18 반도체 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014088626A JP6328987B2 (ja) 2014-04-22 2014-04-22 半導体装置の製造方法
JP2014-088626 2014-04-22

Publications (1)

Publication Number Publication Date
WO2015162807A1 true WO2015162807A1 (ja) 2015-10-29

Family

ID=54331993

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/071531 WO2015162807A1 (ja) 2014-04-22 2014-08-18 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6328987B2 (ja)
KR (1) KR102326106B1 (ja)
TW (1) TWI625776B (ja)
WO (1) WO2015162807A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077957A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
WO2017077958A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
WO2017077809A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6989269B2 (ja) * 2016-05-11 2022-01-05 積水化学工業株式会社 半導体パッケージの製造方法
JP6820724B2 (ja) * 2016-11-18 2021-01-27 積水化学工業株式会社 半導体デバイスの製造方法及び保護テープ
KR101877897B1 (ko) * 2017-03-06 2018-07-12 엘비세미콘 주식회사 범프 구조체의 제조방법
KR102030398B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102030409B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
WO2020085220A1 (ja) * 2018-10-22 2020-04-30 リンテック株式会社 半導体装置の製造方法
WO2021132680A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 キット及び半導体チップの製造方法
JP7222366B2 (ja) 2020-01-27 2023-02-15 トヨタ自動車株式会社 内燃機関の制御装置
WO2021171898A1 (ja) * 2020-02-27 2021-09-02 リンテック株式会社 保護膜形成用シート、保護膜付きチップの製造方法、及び積層物

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002079460A (ja) * 2000-09-07 2002-03-19 Canon Inc 両面研磨方法および該両面研磨方法により研磨された薄板
JP2005028734A (ja) * 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2007188967A (ja) * 2006-01-11 2007-07-26 Sony Corp 基板支持体、基板処理方法及び半導体装置の製造方法
JP2010056531A (ja) * 2008-07-28 2010-03-11 Sekisui Chem Co Ltd 半導体チップ積層体の製造方法
WO2012026431A1 (ja) * 2010-08-23 2012-03-01 積水化学工業株式会社 接着シート及び半導体チップの実装方法
JP2012253373A (ja) * 2012-08-01 2012-12-20 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2013216804A (ja) * 2012-04-10 2013-10-24 Hitachi Chemical Co Ltd 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法
WO2014157329A1 (ja) * 2013-03-27 2014-10-02 リンテック株式会社 半導体チップの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171712A (ja) * 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002079460A (ja) * 2000-09-07 2002-03-19 Canon Inc 両面研磨方法および該両面研磨方法により研磨された薄板
JP2005028734A (ja) * 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2007188967A (ja) * 2006-01-11 2007-07-26 Sony Corp 基板支持体、基板処理方法及び半導体装置の製造方法
JP2010056531A (ja) * 2008-07-28 2010-03-11 Sekisui Chem Co Ltd 半導体チップ積層体の製造方法
WO2012026431A1 (ja) * 2010-08-23 2012-03-01 積水化学工業株式会社 接着シート及び半導体チップの実装方法
JP2013216804A (ja) * 2012-04-10 2013-10-24 Hitachi Chemical Co Ltd 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法
JP2012253373A (ja) * 2012-08-01 2012-12-20 Sumitomo Bakelite Co Ltd 半導体用フィルム、半導体装置の製造方法および半導体装置
WO2014157329A1 (ja) * 2013-03-27 2014-10-02 リンテック株式会社 半導体チップの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077957A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
WO2017077958A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
WO2017077809A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
JPWO2017077958A1 (ja) * 2015-11-04 2018-08-23 リンテック株式会社 半導体装置の製造方法
JPWO2017077957A1 (ja) * 2015-11-04 2018-08-30 リンテック株式会社 半導体装置の製造方法
JPWO2017077809A1 (ja) * 2015-11-04 2018-09-13 リンテック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201541507A (zh) 2015-11-01
JP2015207718A (ja) 2015-11-19
KR102326106B1 (ko) 2021-11-15
KR20160141707A (ko) 2016-12-09
TWI625776B (zh) 2018-06-01
JP6328987B2 (ja) 2018-05-23

Similar Documents

Publication Publication Date Title
JP6328987B2 (ja) 半導体装置の製造方法
KR102280578B1 (ko) 보호 테이프 및 이것을 사용한 반도체 장치의 제조 방법
CN108140570B (zh) 保护带和半导体装置的制造方法
JP5597422B2 (ja) 接着フィルム付き電子部品の製造方法および実装体の製造方法
CN107960096B (zh) 保护带及使用其的半导体装置的制造方法
CN108291116B (zh) 热固化性粘接片和半导体装置的制造方法
TWI729796B (zh) 半導體裝置之製造方法
JP2009260226A (ja) 半導体装置の製造方法
JP5272397B2 (ja) 接着フィルムの貼付装置及び接着フィルムの貼付方法
CN108291115B (zh) 热固化性粘接片及半导体装置的制造方法
JP7438973B2 (ja) 半導体装置の製造方法
JP6821392B2 (ja) 保護テープ、及び半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14890448

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167023474

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14890448

Country of ref document: EP

Kind code of ref document: A1