TW201541507A - 半導體裝置之製造方法、半導體裝置、及保護帶 - Google Patents

半導體裝置之製造方法、半導體裝置、及保護帶 Download PDF

Info

Publication number
TW201541507A
TW201541507A TW103128013A TW103128013A TW201541507A TW 201541507 A TW201541507 A TW 201541507A TW 103128013 A TW103128013 A TW 103128013A TW 103128013 A TW103128013 A TW 103128013A TW 201541507 A TW201541507 A TW 201541507A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
adhesive
protective tape
manufacturing
adhesive layer
Prior art date
Application number
TW103128013A
Other languages
English (en)
Other versions
TWI625776B (zh
Inventor
Hidekazu Yagi
Takayuki Saito
Hironobu Moriyama
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Publication of TW201541507A publication Critical patent/TW201541507A/zh
Application granted granted Critical
Publication of TWI625776B publication Critical patent/TWI625776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

本發明提供一種可減少突起電極之破損之半導體裝置之製造方法。 本發明之半導體裝置之製造方法具有：保護帶貼附步驟，其係於形成有突起電極之晶圓面貼附具有接著劑層之保護帶；研磨處理步驟，其係對保護帶貼附面之相反面進行研磨處理；黏著帶貼附步驟，其係於研磨處理面貼附黏著帶；切晶處理步驟，其係對貼附有黏著帶之晶圓進行切晶處理而獲得單片半導體晶片；及硬化步驟，其係使接著劑層硬化；且硬化步驟係於切晶處理步驟前進行。

Description

半導體裝置之製造方法、半導體裝置、及保護帶
本發明係關於一種將前續步驟後之晶圓切分為單個半導體晶片之半導體裝置之製造方法。
先前，倒裝晶片構裝用之半導體製造程序之後續步驟係以如下方式進行。首先，於形成有複數個突起電極之晶圓之突起電極形成面貼合被稱為背面研磨帶之黏著片或黏著帶，並於該狀態下將突起電極形成面之相反面研削至特定厚度。研削結束後，將背面研磨帶剝離，將晶圓切晶(dicing)而製成單個半導體晶片。繼而，將半導體晶片倒裝晶片構裝於另一半導體晶片或基板上。又，使先供給型或後供給型之底膠硬化而對半導體晶片進行補強。
然而，近年來，半導體晶片之厚度變薄為50μmt以下，故而於切晶、拾取、構裝等後續步驟中，有因外部壓力而導致半導體晶片之突起電極破損之情況。
[專利文獻1]日本特開2005-28734號公報
本發明係鑒於上述先前之實際情況而提出者，提供一種可減少突起電極之破損之半導體裝置之製造方法。
為了解決上述課題，本發明之半導體裝置之製造方法之特徵在於具有：貼附步驟，其係於形成有突起電極之晶圓面貼附具有接著劑層之保護帶；研磨處理步驟，其係對上述保護帶貼附面之相反面進行研磨處理；黏著帶貼附步驟，其係於上述研磨處理面貼附黏著帶；切晶處理步驟，其係對貼附有上述黏著帶之晶圓進行切晶處理而獲得單片半導體晶片；及硬化步驟，其係使上述接著劑層硬化；且上述硬化步驟係於上述切晶處理步驟前進行。
又，本發明之半導體裝置之特徵在於具備：半導體晶片，其具有突起電極與形成於突起電極形成面之接著劑層；及電路基板，其具有與上述突起電極對向之電極。
又，本發明係一種上述半導體裝置之製造方法中所使用之保護帶，其特徵在於：將接著劑層、熱塑性樹脂層、及基材膜層依序積層而成。
根據本發明，於切晶處理步驟前使形成有突起電極之晶圓面之接著劑層硬化而對突起電極進行補強，故而於切晶、拾取、構裝等後續步驟中，可減少突起電極之破損。
10‧‧‧保護帶
11‧‧‧接著劑層
12‧‧‧熱塑性樹脂層
13‧‧‧基材膜層
21‧‧‧晶圓
22‧‧‧突起電極
30‧‧‧黏著帶
31‧‧‧黏著劑層
32‧‧‧基材膜層
圖1係表示保護帶之概略之剖面圖。
圖2係表示保護帶貼附步驟之概略之剖面圖。
圖3係表示研磨步驟之概略之剖面圖。
圖4係表示黏著帶貼附步驟之概略之剖面圖。
圖5係表示保護帶剝離步驟之概略之剖面圖。
圖6係表示硬化步驟之概略之剖面圖。
圖7係表示切晶處理步驟之概略之剖面圖。
圖8係表示延伸步驟之概略之剖面圖。
圖9係表示拾取步驟之概略之剖面圖。
圖10係表示構裝步驟之概略之剖面圖。
以下，按照下述順序對於本發明之實施形態詳細地進行說明。
1.半導體裝置之製造方法
2.實施例
<1.半導體裝置之製造方法>
本實施形態之半導體裝置之製造方法具有：保護帶貼附步驟，其係於形成有突起電極之晶圓面貼附具有接著劑層之保護帶；研磨處理步驟，其係對保護帶貼附面之相反面進行研磨處理；黏著帶貼附步驟，其係於研磨處理面貼附黏著帶；切晶處理步驟，其係對貼附有黏著帶之晶圓進行切晶處理而獲得單片半導體晶片；及硬化步驟，其係使接著劑層硬化；且硬化步驟係於切晶處理步驟前進行。即，硬化步驟係於研磨處理步驟、黏著帶貼附步驟、或切晶處理步驟中之任一步驟前進行。
保護帶之接著劑層之接著劑例如可使用熱陰離子硬化型、熱陽離子硬化型、熱自由基硬化型等熱硬化型，光陽離子硬化型、光自由基硬化型等光硬化型，或將該等併用而大致同樣地使用之熱/光硬化型者。
又，保護帶較佳為依序積層有接著劑層、熱塑性樹脂層、及基材膜層，且於研磨處理步驟後，進而具有將熱塑性樹脂層及基材膜層剝離之剝離步驟。即，剝離步驟係於研磨處理步驟、黏著帶貼附步驟、或切晶處理步驟中之任一步驟後進行。藉此，可將接著劑層轉黏於形成有突起電極之晶圓面，可對突起電極形成面進行補強。
又，較佳為於剝離步驟後，進而具有將突起電極上之接著劑之殘渣去除之去除步驟。藉此，可防止構裝時之連接不良。又，去除步驟較佳為於硬化步驟後進行。藉此，可簡便地去除接著劑之殘渣。
根據此種半導體裝置之製造方法，於切晶處理步驟前使形成有突起電極之晶圓面之接著劑層硬化而對突起電極進行補強，故而於切晶、拾取、構裝等後續步驟中，可減少突起電極之破損。
以下，對具體之半導體裝置之製造方法進行說明。作為具體例所示之半導體裝置之製造方法如下，即保護帶之接著劑層為熱硬化型，且於黏著帶貼附步驟與切晶處理步驟之間進行硬化步驟。即，作為具體例所示之半導體裝置之製造方法具有：保護帶貼附步驟(A)，其係貼附具有接著劑層之保護帶；研磨步驟(B)；黏著帶貼附步驟(C)；保護帶剝離步驟(D)；硬化步驟(E)，其係使接著劑層硬化；切晶處理步驟(F)；延伸(expanded)步驟(G)；拾取步驟(H)；及構裝步驟(I)。
[保護帶]
圖1係表示保護帶之概略之剖面圖。保護帶10係被稱為背面研磨帶(Back Grind Tape)者，且於研磨步驟中，保護晶圓免受刮傷、破裂、污染等。如圖1所示，保護帶10依序積層有接著劑層11、熱塑性樹脂層12、及基材膜層13。
作為接著劑層11，只要為熱硬化型者，則並無特別限定，例如可使用陽離子硬化型接著劑、自由基硬化性樹脂等。陽離子硬化型接著劑含有熱陽離子聚合起始劑、及陽離子聚合起始劑，又，自由基硬化型接著劑含有自由基硬化性樹脂、及熱自由基聚合起始劑。
作為陽離子硬化性樹脂，例如可列舉：雙酚A型環氧樹脂、雙酚F型環氧樹脂、酚醛清漆型環氧樹脂、氧環丁烷樹脂(oxetane resin)、脂環式環氧樹脂、及其等之改質環氧樹脂等，該等可單獨使用1種，亦可併用2種以上。
作為熱陽離子聚合起始劑，例如可列舉：苄基鋶鹽、噻吩鎓鹽、四氫噻吩鎓鹽、苄基銨鹽、吡啶鎓鹽、肼鎓鹽、羧酸酯、磺酸酯、胺醯亞胺等，該等可單獨使用1種，亦可併用2種以上。
作為自由基硬化性樹脂，例如可列舉：環氧(甲基)丙烯酸酯類、(甲基)丙烯酸胺酯類、(甲基)丙烯酸酯低聚物等，該等可單獨使用1種，亦可併用2種以上。
作為熱自由基聚合起始劑，可列舉：過氧化物、偶氮化合物等。作為過氧化物，可列舉：過氧化雙乙醯基化合物、過氧酯化合物、過氧化氫化合物、過氧化二碳酸酯化合物、過氧縮酮化合物、過氧化二烷基化合物、及過氧化酮化合物等，該等可單獨使用1種，亦可併用2種以上。
又，於接著劑中，作為其他成分，亦可根據目的適當調配膜形成樹脂、硬化促進劑、矽烷偶合劑、無機填料、丙烯酸橡膠等彈性體、碳黑等顏料。作為膜形成樹脂，例如可列舉：苯氧基樹脂、胺酯樹脂(urethane resin)、聚酯樹脂、苯乙烯-異戊二烯樹脂、丁腈樹脂(nitrile butadiene resin)等。
又，接著劑層11之最低熔融黏度較佳為500Pa．s以上且15000Pa．s以下。若最低熔融黏度過低，則於保護帶貼附步驟(A)中，有產生空隙之情況，若最低熔融黏度過高，則無法使突起電極貫通接著劑層，而難以將接著劑填充於突起電極間。
又，接著劑層11於60℃之彈性模數為1GPa以上且10GPa以下，較佳為1GPa以上且5GPa以下。無論彈性模數過大或過小，接著劑層11對突起電極之埋入性均變差。
又，接著劑層11之厚度為形成於晶圓之突起電極之高度之10%以上且80%以下，較佳為30%以上且60%以下。若接著劑層11之厚度過小，則無法獲得補強突起電極之效果，若厚度過大，則有突起電極未貫通之情況。
作為熱塑性樹脂層12，可列舉：乙烯-乙酸乙烯酯共聚物(EVA：Ethylene Vinyl Acetate)、聚乙烯、聚丙烯、聚醯胺、聚縮醛、聚對苯二甲酸乙二酯、聚對苯二甲酸丁二酯、氟樹脂、聚苯硫醚、聚苯乙烯、ABS樹脂、丙烯酸系樹脂、聚碳酸酯、聚胺酯、聚氯乙烯、聚苯醚等，該等可單獨使用1種，亦可併用2種以上。
作為基材膜層13，可使用聚對苯二甲酸乙二酯、聚乙烯、 聚丙烯、聚酯等塑膠膜、或由紙、布、不織布等構成之多孔質基材。
再者，保護帶並不限於上述構成，亦可於各層之表面或鄰接之層間形成其他層。
[(A)保護帶貼附步驟]
圖2係表示保護帶貼附步驟之概略之剖面圖。於保護帶貼附步驟中，於形成有突起電極22之晶圓21面貼附保護帶10。
晶圓21具有形成於矽等之半導體表面之積體電路、及被稱為凸塊之連接用之突起電極22。晶圓21之厚度並無特別限定，較佳為200μm以上且1000μm以下。
作為突起電極22，並無特別限定，例如可列舉：藉由焊料獲得之低熔點凸塊或高熔點凸塊、錫凸塊、銀-錫凸塊、銀-錫-銅凸塊、金凸塊、銅凸塊等。又，突起電極22之高度並無特別限制，較佳為10μm以上且200μm以下。
保護帶10係於使突起電極22之形成面與接著劑層11接觸之狀態下進行貼合。保護帶10之接著劑層11之厚度為突起電極22之高度之10%以上且80%以下，故而突起電極22穿透接著劑層11而埋入至熱塑性樹脂層12。
於保護帶貼附步驟中，較佳為使用真空加壓式貼合機將保護帶層疊於晶圓面。藉此，可一面抑制空隙之產生，一面將接著劑填充至突起電極間。又，就減少空隙、提高晶圓密接性及防止晶圓研削後之翹曲之觀點而言，貼附溫度為25℃以上且100℃以下，較佳為40℃以上且80℃以下。
[(B)研磨步驟]
圖3係表示研磨步驟之概略之剖面圖。於研磨步驟中，對保護帶10貼附面之相反面進行研磨處理。將貼附有保護帶10之晶圓21之相反面固定於研削裝置而進行研磨。研磨通常係進行至晶圓21之厚度成為50μm以上且600μm以下，但於本實施形態中，由於藉由接著劑層11而補強突起電極22，故而亦可研磨至50μm以下之厚度。
[(C)黏著帶貼附步驟]
圖4係表示黏著帶貼附步驟之概略之剖面圖。於黏著帶貼附步驟中，於研磨處理面貼附黏著帶30。黏著帶30係被稱為切晶帶(Dicing Tape)者，係於切晶步驟(F)中，用以保護、固定晶圓21，並保持至拾取步驟(H)之帶。
作為黏著帶30，並無特別限定，可使用公知者。通常，黏著帶30具有黏著劑層31、及基材膜層32。作為黏著劑層31，例如可列舉：聚乙烯系、丙烯酸系、橡膠系、胺酯系等之黏著劑。又，作為基材膜層32，可使用聚對苯二甲酸乙二酯、聚乙烯、聚丙烯、聚酯等塑膠膜、或由紙、布、不織布等構成之多孔質基材。又，作為黏著帶之貼附裝置及條件，並無特別限定，可使用公知之裝置及條件。
[(D)保護帶剝離步驟]
圖5係表示保護帶剝離步驟之概略之剖面圖。於保護帶剝離步驟中，將保護帶10之熱塑性樹脂層12及基材膜層13剝離。即，將熱塑性樹脂層12及基材膜層13去除，於晶圓21上僅殘留接著劑層11。
[(E)硬化步驟]
圖6係表示硬化步驟之概略之剖面圖。於硬化步驟中，使接著劑層11硬化。作為硬化方法及硬化條件，可使用使熱硬化型接著劑硬化之公知之方法。
又，較佳為於硬化步驟後進而具有將突起電極22上之接著劑之殘渣去除之去除步驟。藉此，可防止構裝時之連接不良。又，於去除步驟中，較佳為使用研磨粒進行研磨。藉此，可將接著劑之殘渣完全去除。又，研磨粒之平均粒徑較佳為3μm以下。藉此，可抑制突起電極22之削磨。
[(F)切晶處理步驟]
圖7係表示切晶處理步驟之概略之剖面圖。於切晶處理步驟中，對貼附有黏著帶30之晶圓21進行切晶處理而獲得單片半導體晶片。作為切晶方法，並無特別限定，例如可使用利用晶圓切割機對晶圓21進行切削而將其切出等公知之方法。
[(G)延伸步驟]
圖8係表示延伸步驟之概略之剖面圖。於延伸步驟中，例如將貼合有經分割之複數個半導體晶片之黏著帶30於放射方向上延伸，而擴大每個半導體晶片之間隔。
[(H)拾取步驟]
圖9係表示拾取步驟之概略之剖面圖。於拾取步驟中，自黏著帶30之下表面將貼合固定於黏著帶30上之半導體晶片頂出並剝離，利用筒夾(collet)吸附該經剝離之半導體晶片。所拾取之半導體晶片被收納於晶片托盤，或搬送至倒裝晶片接合機之晶片搭載噴嘴。
[(I)構裝步驟]
圖10係表示構裝步驟之概略之剖面圖。於構裝步驟中，例如使用NCF(Non Conductive Film，非導電性膜)等電路連接材料將半導體晶片與電路基板進行連接。作為電路基板，並無特別限定，可使用聚醯亞胺基板、玻璃環氧基板等塑膠基板、陶瓷基板等。又，作為連接方法，可利用使用加熱接合機、回焊爐等之公知之方法。又，於該構裝步驟中，於半導體晶片之突起電極形成面形成有接著劑層11，故而可抑制空隙。
藉由以上之方法，可良率良好地獲得具有優異之連接可靠性之半導體裝置。又，所獲得之半導體裝置具備：半導體晶片，其具有突起電極與形成於突起電極形成面之接著劑層；及電路基板，其具有與突起電極對向之電極。於半導體晶片之突起電極形成面形成有接著劑層11，故而可獲得優異之連接可靠性。
[實施例]
<2.實施例>
以下，對本發明之實施例進行說明。於本實施例中，製作積層有接著劑層、及熱塑性樹脂層之保護帶。然後，將保護帶貼附於形成有凸塊之晶圓面，觀察接著劑於凸塊間之填充狀態而對上述貼附方法進行評價。又，觀察凸塊而對凸塊上之接著劑之殘渣去除方法進行評價。再者，本發明並不限定於該等實施例。
<2.1關於保護帶之貼附方法>
對在形成有凸塊之晶圓面貼附保護帶時之接著劑層之最低熔融黏度之影響進行研究。
[貼附方法1]
製作於由PET(Polyethylene Terephthalate)構成之覆蓋膜上依序積層有由EVA(Ethylene Vinyl Acetate)構成之熱塑性樹脂層與彈性模數為2.5GPa及最低熔融黏度為50000Pa．s之厚度30μm之接著劑層的保護帶。
將保護帶之接著劑層面貼附於形成有焊料凸塊(=250μm，H=150μm，間距=250μm)之晶圓(尺寸：5cm×5cm×50μmt)，利用真空加壓式貼合機進行層疊。然後，於160℃之烘箱內固化1小時。觀察接著劑於凸塊間之填充狀態，結果焊料凸塊未貫通接著劑層。
[貼附方法2]
將接著劑層之彈性模數設為2.5GPa，將最低熔融黏度設為15000Pa．s，除此以外，以與貼附方法1相同之方式製作保護帶。然後，以與貼附方法1相同之方式層疊於晶圓並使其固化。觀察接著劑於凸塊間之填充狀態，結果接著劑以良好之狀態填充於凸塊間。然而，於凸塊上存在接著劑之殘渣。
[貼附方法3]
將接著劑層之彈性模數設為2.5GPa，將最低熔融黏度設為2000Pa．s，除此以外，以與貼附方法1相同之方式製作保護帶。然後，以與貼附方法1相同之方式層疊於晶圓並使其固化。觀察接著劑於凸塊間之填充狀態，結果接著劑以良好之狀態填充於凸塊間。然而，於凸塊上存在接著劑之殘渣。
[貼附方法4]
將接著劑層之彈性模數設為2.5GPa，將最低熔融黏度設為500Pa．s，除此以外，以與貼附方法1相同之方式製作保護帶。然後，以與貼附方法1 相同之方式層疊於晶圓並使其固化。觀察接著劑於凸塊間之填充狀態，結果接著劑以良好之狀態填充於凸塊間。然而，於凸塊上存在接著劑之殘渣。
[貼附方法5]
將接著劑層之彈性模數設為2.5GPa，將最低熔融黏度設為100Pa．s，除此以外，以與貼附方法1相同之方式製作保護帶。然後，以與貼附方法1相同之方式層疊於晶圓並使其固化。觀察接著劑於凸塊間之填充狀態，結果於凸塊根部附近之接著劑產生空隙。
[貼附方法6]
將接著劑層之彈性模數設為2.5GPa，將最低熔融黏度設為500Pa．s，除此以外，以與貼附方法1相同之方式製作保護帶。又，利用加壓式貼合機進行層疊，除此以外，以與貼附方法1相同之方式使其固化。觀察接著劑於凸塊間之填充狀態，結果於凸塊根部附近之接著劑產生空隙。
將貼附方法1~6之評價結果一覽地示於表1中。
於如貼附方法1般接著劑層之最低熔融黏度過高之情形時，凸塊未貫通接著劑層，於如貼附方法5般接著劑層之最低熔融黏度過低之情形時，於凸塊根部附近產生空隙。又，於如貼附方法6般利用加壓 式貼合機層疊保護帶之情形時，亦於凸塊根部附近產生空隙。
另一方面，於如貼附方法2~4般接著劑層之最低熔融黏度為500Pa．s以上且50000Pa．s以下，並利用真空加壓式貼合機層疊保護帶之情形時，可使接著劑以良好之狀態填充於凸塊間。
<2.1關於殘渣之去除方法>
對利用貼附方法3貼附有保護帶的晶圓之凸塊上之接著劑之殘渣之去除方法進行研究。
[去除方法1]
使用電漿乾式洗淨裝置(samco公司製造，氣體：Ar/H)，於直接電漿模式下歷時15分鐘將晶圓之凸塊形成面洗淨。觀察凸塊，結果接著劑之殘渣未被去除。
[去除方法2]
使用電漿乾式洗淨裝置(samco公司製造，氣體：Ar/H)，於直接電漿模式下歷時30分鐘將晶圓之凸塊形成面洗淨。觀察凸塊，結果接著劑之殘渣未被去除。
[去除方法3]
使用電漿乾式洗淨裝置(samco公司製造，氣體：Ar/H)，於反應性離子蝕刻模式下歷時15分鐘將晶圓之凸塊形成面洗淨。觀察凸塊，結果接著劑之殘渣未被去除。
[去除方法4]
使用電漿乾式洗淨裝置(samco公司製造，氣體：Ar/H)，於反應性離子蝕刻模式下歷時30分鐘將晶圓之凸塊形成面洗淨。觀察凸塊，結果接著 劑之殘渣未被去除。
[去除方法5]
使用研磨機(Struers公司製造)，利用平均粒徑(D50)為9μm之研磨粒歷時5分鐘對晶圓之凸塊形成面進行研磨。觀察凸塊，結果雖然接著劑之殘渣被去除，但可看到凸塊削磨。
[去除方法6]
使用研磨機(Struers公司製造)，利用平均粒徑(D50)為3μm之研磨粒歷時5分鐘對晶圓之凸塊形成面進行研磨。觀察凸塊，結果雖然接著劑之殘渣幾乎被去除，但一部分未被去除。又，未看到凸塊削磨。
[去除方法7]
使用研磨機(Struers公司製造)，利用平均粒徑(D50)為1μm之研磨粒歷時5分鐘對晶圓之凸塊形成面進行研磨。觀察凸塊，結果接著劑之殘渣被去除，亦未看到凸塊削磨。
[去除方法8]
不貼附保護帶，利用研磨紙對形成有凸塊之晶圓面研磨5分鐘。觀察凸塊，結果雖然接著劑之殘渣被去除，但於凸塊之根部附近可看到裂痕之產生。
將去除方法1~8之評價結果一覽地示於表2中。
於如去除方法1~4般使用電漿乾式洗淨裝置之情形時，未能去除凸塊上之接著劑之殘渣。又，於如去除方法8般不貼附保護帶而利用研磨紙進行研磨之情形時，於凸塊之根部附近產生裂痕。
另一方面，於如去除方法5~7般使用研磨粒進行研磨之情形時，可去除凸塊上之接著劑之殘渣。又，藉由使用平均粒徑為3μm以下之研磨粒，可抑制凸塊削磨。
10‧‧‧保護帶
11‧‧‧接著劑層
12‧‧‧熱塑性樹脂層
13‧‧‧基材膜層

Claims (14)

  1. 一種半導體裝置之製造方法，其具有：保護帶貼附步驟，其係於形成有突起電極之晶圓面貼附具有接著劑層之保護帶；研磨處理步驟，其係對該保護帶貼附面之相反面進行研磨處理；黏著帶貼附步驟，其係於該研磨處理面貼附黏著帶；切晶處理步驟，其係對貼附有該黏著帶之晶圓進行切晶處理而獲得單片半導體晶片；及硬化步驟，其係使該接著劑層硬化；且該硬化步驟係於該切晶處理步驟前進行。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該保護帶依序積層有該接著劑層、熱塑性樹脂層、及基材膜層，且於該研磨處理步驟後，進而具有將該熱塑性樹脂層及該基材膜層剝離之剝離步驟。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，該接著劑層之最低熔融黏度為500Pa．s以上且15000Pa．s以下。
  4. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，該接著劑層之厚度為該突起電極之高度之10%以上且80%以下。
  5. 如申請專利範圍第3項之半導體裝置之製造方法，其中，該接著劑層之厚度為該突起電極之高度之10%以上且80%以下。
  6. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，於該保護帶貼附步驟中，使用真空加壓式貼合機將保護帶層疊於晶圓面。
  7. 如申請專利範圍第3項之半導體裝置之製造方法，其中，於該保護帶貼附步驟中，使用真空加壓式貼合機將保護帶層疊於晶圓面。
  8. 如申請專利範圍第4項之半導體裝置之製造方法，其中，於該保護帶貼附步驟中，使用真空加壓式貼合機將保護帶層疊於晶圓面。
  9. 如申請專利範圍第2項之半導體裝置之製造方法，其中，於該剝離步驟後，進而具有將該突起電極上之接著劑之殘渣去除之去除步驟。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中，該去除步驟係於該硬化步驟後進行。
  11. 如申請專利範圍第10項之半導體裝置之製造方法，其中，於該去除步驟中，使用研磨粒進行研磨而將接著劑之殘渣去除。
  12. 如申請專利範圍第11項之半導體裝置之製造方法，其中，該研磨粒之平均粒徑為3μm以下。
  13. 一種半導體裝置，其具備：半導體晶片，其具有突起電極與形成於突起電極形成面之接著劑層；及電路基板，其具有與該突起電極對向之電極。
  14. 一種保護帶，其係於申請專利範圍第1至12項中任一項之半導體裝置之製造方法中所使用者，且將接著劑層、熱塑性樹脂層、及基材膜層依序積層而成。
TW103128013A 2014-04-22 2014-08-15 Semiconductor device manufacturing method, semiconductor device, and protective tape TWI625776B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014088626A JP6328987B2 (ja) 2014-04-22 2014-04-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201541507A true TW201541507A (zh) 2015-11-01
TWI625776B TWI625776B (zh) 2018-06-01

Family

ID=54331993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128013A TWI625776B (zh) 2014-04-22 2014-08-15 Semiconductor device manufacturing method, semiconductor device, and protective tape

Country Status (4)

Country Link
JP (1) JP6328987B2 (zh)
KR (1) KR102326106B1 (zh)
TW (1) TWI625776B (zh)
WO (1) WO2015162807A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585723A (zh) * 2018-10-22 2021-03-30 琳得科株式会社 半导体装置的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077809A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
WO2017077957A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
WO2017077958A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法
JP6989269B2 (ja) * 2016-05-11 2022-01-05 積水化学工業株式会社 半導体パッケージの製造方法
JP6820724B2 (ja) * 2016-11-18 2021-01-27 積水化学工業株式会社 半導体デバイスの製造方法及び保護テープ
KR101877897B1 (ko) * 2017-03-06 2018-07-12 엘비세미콘 주식회사 범프 구조체의 제조방법
KR102030409B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102030398B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
CN114930503A (zh) * 2019-12-27 2022-08-19 琳得科株式会社 套件及半导体芯片的制造方法
JP7222366B2 (ja) 2020-01-27 2023-02-15 トヨタ自動車株式会社 内燃機関の制御装置
KR20220147084A (ko) * 2020-02-27 2022-11-02 린텍 가부시키가이샤 보호막 형성용 시트, 보호막이 형성된 칩의 제조 방법, 및 적층물

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002079460A (ja) * 2000-09-07 2002-03-19 Canon Inc 両面研磨方法および該両面研磨方法により研磨された薄板
JP4170839B2 (ja) * 2003-07-11 2008-10-22 日東電工株式会社 積層シート
JP2007188967A (ja) * 2006-01-11 2007-07-26 Sony Corp 基板支持体、基板処理方法及び半導体装置の製造方法
JP5525200B2 (ja) * 2008-07-28 2014-06-18 積水化学工業株式会社 半導体チップ積層体の製造方法
JP2011171712A (ja) * 2010-01-21 2011-09-01 Hitachi Chem Co Ltd 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
KR101920091B1 (ko) * 2010-08-23 2018-11-19 세키스이가가쿠 고교가부시키가이샤 접착 시트 및 반도체 칩의 실장 방법
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
JP6136101B2 (ja) * 2012-04-10 2017-05-31 日立化成株式会社 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法
JP5573896B2 (ja) * 2012-08-01 2014-08-20 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
WO2014157329A1 (ja) * 2013-03-27 2014-10-02 リンテック株式会社 半導体チップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112585723A (zh) * 2018-10-22 2021-03-30 琳得科株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
KR20160141707A (ko) 2016-12-09
TWI625776B (zh) 2018-06-01
JP6328987B2 (ja) 2018-05-23
JP2015207718A (ja) 2015-11-19
KR102326106B1 (ko) 2021-11-15
WO2015162807A1 (ja) 2015-10-29

Similar Documents

Publication Publication Date Title
TWI625776B (zh) Semiconductor device manufacturing method, semiconductor device, and protective tape
TW201540507A (zh) 保護帶、及使用其之半導體裝置之製造方法、以及半導體裝置
CN108140570B (zh) 保护带和半导体装置的制造方法
JP6958791B2 (ja) 半導体装置の製造方法
TWI702143B (zh) 保護帶、及使用有其之半導體裝置之製造方法
JP2007227810A (ja) 表面保護シートおよび表面保護シートを用いた半導体装置の製造方法
CN108291115B (zh) 热固化性粘接片及半导体装置的制造方法
JP7438973B2 (ja) 半導体装置の製造方法
JP6058414B2 (ja) 半導体チップの製造方法
JP6821392B2 (ja) 保護テープ、及び半導体装置の製造方法
TWI739944B (zh) 半導體裝置之製造方法
JP2013110219A (ja) サファイア基板の製造方法およびサファイア基板