JPWO2017077809A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2017077809A1
JPWO2017077809A1 JP2017548681A JP2017548681A JPWO2017077809A1 JP WO2017077809 A1 JPWO2017077809 A1 JP WO2017077809A1 JP 2017548681 A JP2017548681 A JP 2017548681A JP 2017548681 A JP2017548681 A JP 2017548681A JP WO2017077809 A1 JPWO2017077809 A1 JP WO2017077809A1
Authority
JP
Japan
Prior art keywords
protective film
layer
semiconductor device
support sheet
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017548681A
Other languages
English (en)
Other versions
JP6876614B2 (ja
Inventor
正憲 山岸
正憲 山岸
明徳 佐藤
明徳 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of JPWO2017077809A1 publication Critical patent/JPWO2017077809A1/ja
Application granted granted Critical
Publication of JP6876614B2 publication Critical patent/JP6876614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

第１支持シート（１１）およびエネルギー線硬化性樹脂層（１２）を備える第１保護膜形成用シート（１）のエネルギー線硬化性樹脂層（１２）を、複数のバンプ（２２）が形成されているバンプ付ウエハ（２）のバンプ形成面（２Ａ）に、貼り合わせる工程と、エネルギー線硬化性樹脂層（１２）にエネルギー線を照射して硬化させて、第１保護膜（１２ａ）を形成する工程と、第１支持シート（１１）を剥離する工程と、第１保護膜（１２ａ）を有するバンプ付ウエハ（２）をダイシングする工程と、を備えることを特徴とする。

Description

本発明は、半導体装置の製造方法に関する。
近年、いわゆるフェースダウン（ｆａｃｅ ｄｏｗｎ）方式と呼ばれる実装法を用いた半導体装置の製造が行われている。フェースダウン方式においては、チップの回路面の上にバンプなどの電極を有するバンプ付チップが用いられる。フェースダウン方式で実装する場合には、バンプ付チップのバンプが基板の電極と接合される。接合後には、バンプ付チップのバンプ形成面とは反対側の面（チップ裏面）は剥き出しの状態となることがある。
例えば、特許文献１には、ウエハの回路形成面の裏面に貼り付けられるエネルギー線硬化型チップ保護用フィルムが記載されている。特許文献１に記載のチップ保護用フィルムは、剥離フィルムと、該剥離フィルム上に形成されたエネルギー線硬化型保護膜形成層とを有する。また、エネルギー線硬化型保護膜形成層をウエハに貼合した際のウエハからの剥離力をＡ、エネルギー線硬化型保護膜形成層の離型フィルムからの剥離力をＢとしたときに、エネルギー線による硬化前はＡ＜Ｂ、硬化後はＡ＞Ｂの関係を満たすように構成されている。
特開２０１０−５６３２８号公報
特許文献１に記載のような保護膜形成層付ダイシングシートを用いれば、チップ裏面に保護膜を形成できる。一方で、バンプ付チップのバンプ形成面は、外部に露出した状態とならないので、保護膜などは設けられていない。しかしながら、バンプ付チップを基板に接合した実装基板は、線膨張係数の異なる様々な材料からなる。そのため、この実装基板が加熱され、または冷却された際に、バンプ付チップのバンプに応力がかかり、バンプにクラックが生ずる場合がある。このように、バンプ付チップのバンプ形成面を保護することが求められる場合がある。
そこで、本発明の目的は、バンプ付チップのバンプ形成面が保護された半導体装置の製造方法を提供することである。
本発明の一態様に係る半導体装置の製造方法は、第１支持シートおよびエネルギー線硬化性樹脂層を備える第１保護膜形成用シートの前記エネルギー線硬化性樹脂層を、複数のバンプが形成されているバンプ付ウエハのバンプ形成面に、貼り合わせる工程と、前記エネルギー線硬化性樹脂層にエネルギー線を照射して硬化させて、第１保護膜を形成する工程と、前記第１支持シートを剥離する工程と、前記第１保護膜を有する前記バンプ付ウエハをダイシングする工程と、を備えることを特徴とする方法である。
この構成によれば、バンプ付ウエハのバンプ形成面に、エネルギー線硬化性樹脂層を形成できる。また、このエネルギー線硬化性樹脂層を硬化させることで、バンプ付ウエハのバンプ形成面に第１保護膜を形成できる。このエネルギー線硬化性樹脂層は、エネルギー線により短時間で硬化させることができるので、効率よく第１保護膜を形成できる。そして、第１保護膜を有するバンプ付ウエハをダイシングすることで、第１保護膜を有するバンプ付チップが得られる。このようにして、バンプ付チップのバンプ形成面が保護された半導体装置を製造できる。
本発明の一態様に係る半導体装置の製造方法においては、第２保護膜形成層を、前記バンプ付ウエハのバンプ形成面とは反対側の面に、形成する工程と、第２支持シートを、前記第２保護膜形成層に、貼り合わせる工程と、をさらに備えることが好ましい。
この構成によれば、バンプ付ウエハのバンプ形成面とは反対側の面に、第２保護膜形成層を形成できる。また、貼り合わせた第２支持シートによりバンプ付ウエハを支持しながら、バンプ付ウエハをダイシングできる。
本発明の一態様に係る半導体装置の製造方法においては、第２支持シートおよび第２保護膜形成層を備える第２保護膜形成用シートの前記第２保護膜形成層を、前記バンプ付ウエハのバンプ形成面とは反対側の面に、貼り合わせる工程を、さらに備えることが好ましい。
この構成によれば、バンプ付ウエハのバンプ形成面とは反対側の面（裏面）に、第２保護膜形成層を形成すると共に、第２支持シートも形成できる。このように、第２保護膜形成層と第２支持シートとを一つの工程で形成できるので、製造効率を向上できる。また、この第２支持シートによりバンプ付ウエハを支持しながら、バンプ付ウエハをダイシングできる。
本発明の一態様に係る半導体装置の製造方法においては、前記第２保護膜形成層を硬化させて第２保護膜を形成する工程を、さらに備えることが好ましい。
この構成によれば、第２保護膜形成層を硬化させて、第２保護膜を形成することで、バンプ付チップの裏面が保護された半導体装置を製造できる。
本発明の一態様に係る半導体装置の製造方法においては、ダイシングして個片化された、前記第１保護膜を有するバンプ付チップを、ボンディングする工程を、さらに備えることが好ましい。
この構成によれば、第１保護膜を有するバンプ付チップをボンディングすることで、バンプ付チップのバンプ形成面が保護された半導体装置を製造できる。
本発明の一態様に係る半導体装置の製造方法においては、前記第１支持シートが、第１基材および第１粘着剤層を備え、前記第１粘着剤層が、前記エネルギー線硬化性樹脂層と接していることが好ましい。
この構成によれば、バンプ付ウエハを加工している間は、第１支持シートとエネルギー線硬化性樹脂層との間を強固に固定できる。一方で、バンプ付ウエハの加工後には、第１支持シートを、エネルギー線硬化性樹脂層または第１保護膜から容易に剥離できる。
本発明の一態様に係る半導体装置の製造方法においては、前記第１保護膜は、前記バンプの一部分を少なくとも覆うバンプ保護膜であることが好ましい。
このように、第１保護膜はバンプの一部分を少なくとも覆うので、実装後のバンプ付チップに発生するバンプの付根部のクラックの発生を防止できる。
本発明の第１実施形態に係る第１保護膜を形成するための第１保護膜形成用シートを示す概略断面図である。 本発明の第１実施形態に係るバンプ付ウエハを示す概略断面図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第３実施形態に係る第２保護膜を形成するための第２保護膜形成用シートを示す概略断面図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための説明図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明するための説明図である。
［第１実施形態］
以下、本発明について実施形態を例に挙げて、図面に基づいて説明する。本発明は実施形態の内容に限定されない。なお、図面においては、説明を容易にするために拡大または縮小をして図示した部分がある。
まず、本実施形態に用いる第１保護膜形成用シートおよびバンプ付ウエハについて説明する。この第１保護膜形成用シートは、バンプ付ウエハのバンプ形成面に、第１保護膜を形成するためのシートである。
（第１保護膜形成用シート）
本実施形態に用いる第１保護膜形成用シート１は、図１に示すように、第１基材１１１および第１粘着剤層１１２を備える第１支持シート１１と、エネルギー線硬化性樹脂層１２と、を備えている。なお、エネルギー線硬化性樹脂層１２の表面は、ウエハに貼着されるまでの間、剥離フィルムなどにより保護されていてもよい。
第１支持シートは、第１基材と、第１粘着剤層とを備えているが、第１粘着剤層がなくてもよい。このような第１支持シート１１は、被着体を加工している間に、被着体を支持する。
また、第１支持シート１１は、その使用目的に応じて適宜選択できる。例えば、第１支持シート１１がバックグラインドの際の支持を目的とする場合には、公知のバックグラインドテープを用いることができる。
第１基材１１１としては、公知の支持体を用いることができ、例えば、プラスチックフィルムなどを用いることができる。
プラスチックフィルムとしては、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢酸ビニル共重合体フィルム、アイオノマー樹脂フィルム、エチレン・（メタ）アクリル酸共重合体フィルム、エチレン・（メタ）アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、およびフッ素樹脂フィルムなどが挙げられる。これらのフィルムは、単層フィルムであってもよく、積層フィルムであってもよい。また、積層フィルムの場合には、１種のフィルムを積層してもよく、２種以上のフィルムを積層してもよい。
第１基材１１１の厚みは、通常、５μｍ以上１０００μｍ以下であり、好ましくは、１０μｍ以上５００μｍ以下である。
第１粘着剤層１１２は、公知の粘着剤を用いて形成することができる。粘着剤としては、アクリル系粘着剤、ゴム系粘着剤、シリコーン系粘着剤およびウレタン系粘着剤などが挙げられる。また、粘着剤は、エネルギー線硬化型であってもよく、非エネルギー線硬化型でもあってもよい。
このような第１粘着剤層１１２により、被着体を加工している間は第１支持シート１１とエネルギー線硬化性樹脂層１２の間を強固に固定し、その後、エネルギー線硬化性樹脂層１２を被着体に固着残存させて第１支持シート１１から剥離することが容易となる。なお、第１粘着剤層１１２がエネルギー線硬化型の場合、第１粘着剤層１１２に、紫外線などのエネルギー線を照射することで硬化させると、第１粘着剤層１１２の凝集力が高まり、第１粘着剤層１１２とエネルギー線硬化性樹脂層１２との間の粘着力を低下または消失させることができる。
第１粘着剤層１１２の厚みは、通常、１μｍ以上５００μｍ以下であり、好ましくは、３μｍ以上１００μｍ以下である。
エネルギー線硬化性樹脂層１２は、公知のエネルギー線硬化性化合物を含有するエネルギー線硬化性樹脂組成物を用いて形成することができる。このようなエネルギー線硬化性樹脂層１２は、エネルギー線硬化性化合物を含有するために、エネルギー線が照射されると、硬化して第１保護膜１２ａとなる（図３参照）。そして、この第１保護膜１２ａにより、後述するバンプ付チップ２ａのバンプ形成面を保護できる。
エネルギー線硬化性化合物は、エネルギー線重合性基を含み、エネルギー線の照射を受けると重合硬化する。このようなエネルギー線硬化性化合物としては、エネルギー線重合性低分子化合物およびエネルギー線硬化型重合体が挙げられる。なお、エネルギー線としては、紫外線（ＵＶ）および電子線（ＥＢ）などが挙げられる。これらの中でも、紫外線が好ましい。
エネルギー線重合性低分子化合物としては、トリメチロールプロパントリアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジぺンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、１，４−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、オリゴエステルアクリレート、ウレタンアクリレート系オリゴマー、エポキシ変性アクリレート、ポリエーテルアクリレートおよびイタコン酸オリゴマーなどのアクリレート系化合物が挙げられる。これらは、１種を単独で用いてもよく、２種以上を併用してもよい。
エネルギー線硬化型重合体としては、公知のエネルギー線硬化型重合体を用いることができる。例えば、バインダーポリマーの主鎖または側鎖に、エネルギー線重合性基が結合されてなるエネルギー線硬化型重合体が挙げられる。
また、エネルギー線硬化性樹脂組成物は、連鎖移動剤、着色剤、フィラー、バインダーポリマー成分、および熱硬化性成分などの各種添加成分を含有していてもよい。
エネルギー線硬化性樹脂層１２の厚みは、通常、１μｍ以上５００μｍ以下であり、好ましくは、３μｍ以上１００μｍ以下である。
（バンプ付ウエハ）
本実施形態に用いるバンプ付ウエハ２は、図２に示すように、半導体ウエハ２１と、バンプ２２と、を備えている。なお、バンプ２２は、半導体ウエハ２１の回路のある側に形成される。また、以下場合により、バンプ付ウエハ２のバンプ２２の形成されている面を、バンプ形成面２Ａをいい、バンプ付ウエハ２のバンプ２２の形成されていない面を、裏面２Ｂという。
半導体ウエハ２１としては、公知の半導体ウエハを用いることができ、例えば、シリコンウエハなどを用いることができる。
半導体ウエハ２１の厚みは、通常、１０μｍ以上１０００μｍ以下であり、好ましくは、５０μｍ以上７５０μｍ以下である。
バンプ２２の材料としては、公知の導電性材料を用いることができ、例えば、ハンダなどを用いることができる。ハンダとしては、公知のハンダ材料を用いることができ、例えば、スズ、銀および銅を含有する鉛フリーハンダを用いることができる。
バンプ２２の高さは、通常、５μｍ以上１０００μｍ以下であり、好ましくは、５０μｍ以上５００μｍ以下である。
バンプ２２の側方から見た断面形状は、特に限定されないが、半円形、半楕円形、円形、三角形、長方形または台形などであってもよい。
バンプ２２の種類としては、特に限定されないが、ボールバンプ、マッシュルームバンプ、スタッドバンプ、コーンバンプ、シリンダーバンプ、ドットバンプ、およびキューブバンプなどが挙げられる。
（半導体装置の製造方法）
次に、本実施形態に係る半導体装置の製造方法について説明する。
図３Ａ〜図３Ｅは、第１実施形態に係る半導体装置の製造方法を示す説明図である。
本実施形態に係る半導体装置の製造方法においては、先ず、図３Ａに示すように、第１支持シート１１およびエネルギー線硬化性樹脂層１２を備える第１保護膜形成用シート１のエネルギー線硬化性樹脂層１２を、バンプ付ウエハ２のバンプ形成面２Ａに、貼り合わせる工程（第１保護膜形成用シート貼着工程）を備える方法により、バンプ付ウエハ２のバンプ形成面２Ａにエネルギー線硬化性樹脂層１２を形成する。
次に、図３Ｂに示すように、バンプ付ウエハ２の裏面２Ｂに第２支持シート３の第２粘着剤層３２を貼り合わせる工程（第２支持シート貼着工程）を行う。その後、図３Ｃに示すように、エネルギー線硬化性樹脂層１２にエネルギー線を照射して硬化させて、第１保護膜１２ａを形成する工程（第１保護膜形成工程）と、第１支持シート１１を剥離する工程（第１支持シート剥離工程）とを行う。これらの工程を備える方法により、第１支持シート１１を、硬化後の第１保護膜１２ａから剥離する。
次いで、図３Ｄおよび図３Ｅに示すように、第１保護膜１２ａを有するバンプ付ウエハ２をダイシングする工程（ダイシング工程）と、ダイシングして個片化された、第１保護膜１２ａを有するバンプ付チップ２ａをピックアップし、被着体である基板４にボンディングする工程（ボンディング工程）とを行う。これらの工程を備える方法により、バンプ付チップ２ａのバンプ形成面２Ａが保護された半導体装置１００を製造する。
以下、第１保護膜形成用シート貼着工程、第２支持シート貼着工程、第１保護膜形成工程、第１支持シート剥離工程、ダイシング工程およびボンディング工程について、より詳細に説明する。
第１保護膜形成用シート貼着工程においては、図３Ａに示すように、第１保護膜形成用シート１のエネルギー線硬化性樹脂層１２をバンプ付ウエハ２のバンプ２２の形成されている面（バンプ形成面２Ａ）に貼り合わせる。ここで、バンプ付ウエハ２のバンプ２２は、図３Ａに示すように、エネルギー線硬化性樹脂層１２から突出していることが好ましい。
ここで、貼着方法としては公知の方法を採用でき、特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロールなどにより押圧しながら行われる。圧着の条件は特に限定されないが、圧着温度は、４０℃以上１２０℃以下が好ましい。ロール圧力は、０．１ＭＰａ以上２０ＭＰａ以下が好ましい。圧着速度は、１ｍｍ／ｓｅｃ以上２０ｍｍ／ｓｅｃ以下が好ましい。
第２支持シート貼着工程においては、図３Ａに示すように、バンプ付ウエハのバンプ形成面とは反対側の面（裏面２Ｂ）に、第２支持シート３の第２粘着剤層３２を貼り合わせる。
ここで、貼着方法としては公知の方法を採用でき、特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロールなどにより押圧しながら行われる。圧着の条件は、特に限定されず、適宜設定できる。
第２支持シート３は、公知の支持シートを用いることができ、第１支持シート１１と同様の支持シートを用いることができる。また、第２支持シート３は、その使用目的に応じて適宜選択できる。例えば、第２支持シート３がダイシングの際の支持を目的とする場合には、公知のダイシングテープを用いることができる。
ここでは、第２支持シート３は、第２基材３１と、第２粘着剤層３２とを備えているが、第２粘着剤層３２がなくてもよい。第２基材３１および第２粘着剤層３２は、第１保護膜形成用シート１における第１基材１１１および第１粘着剤層１１２と同様である。
第１保護膜形成工程においては、図３Ｃに示すように、エネルギー線硬化性樹脂層１２にエネルギー線を照射して硬化させて、第１保護膜１２ａを形成する。
照射するエネルギー線は、エネルギー線硬化性樹脂層１２の種類に応じて異なり、特に限定されない。例えば、エネルギー線硬化性樹脂層１２が紫外線で硬化する場合には、エネルギー線として、紫外線を照射すればよい。
このような場合、紫外線照射装置は、特に限定されず、公知の紫外線照射装置を用いることができる。
第１保護膜形成用シート１に対する紫外線の照射条件については、光量が、５０ｍＪ／ｃｍ２以上２０００ｍＪ／ｃｍ２以下であることが好ましく、１００ｍＪ／ｃｍ２以上１０００ｍＪ／ｃｍ２以下であることがより好ましい。また、照度は、５０ｍＷ／ｃｍ２以上５００ｍＪ／ｃｍ２以下であることが好ましい。光源としては、高圧水銀ランプ、メタルハライドランプ、キセノンランプ、ＤｅｅｐＵＶランプ、および紫外線ＬＥＤなどが挙げられる。ピーク波長は、１８０ｎｍ以上４２０ｎｍ以下であることが好ましい。
第１保護膜１２ａの厚みは、バンプ２２の高さ寸法より小さくすることが好ましく、バンプ２２の高さ寸法の０．００１倍以上０．９９倍以下であることがより好ましく、バンプ２２の高さ寸法の０．０１倍以上０．９倍以下であることが特に好ましい。第１保護膜１２ａの厚みが前記範囲内であれば、バンプ付チップ２ａのバンプ形成面を保護することができ、特に、実装後のバンプ付チップ２ａに発生するバンプ２２のクラックの発生を防止できる。
第１支持シート剥離工程においては、図３Ｃに示すように、第１支持シート１１を、第１保護膜１２ａから剥離する。
なお、この第１支持シート剥離工程は、前記第１保護膜形成工程の前に行ってもよいが、前記第１保護膜形成工程の前に行うことがより好ましい。第１粘着剤層１１２が紫外線硬化性を有する場合には、前記第１保護膜形成工程で、第１支持シート１１側から紫外線を照射することで、第１粘着剤層１１２が硬化する。これにより、第１粘着剤層１１２と第１保護膜１２ａとの界面の接着力が低下して、第１粘着剤層１１２を第１保護膜１２ａから剥離しやすくなる。
ダイシング工程においては、図３Ｄに示すように、ダイシングブレードにより第１保護膜１２ａを有するバンプ付ウエハ２をダイシングする。このようにして、第１保護膜１２ａを有するバンプ付ウエハ２を、第１保護膜１２ａを有するバンプ付チップ２ａに個片化できる。
ダイシング装置は、特に限定されず、公知のダイシング装置を用いることができる。また、ダイシングの条件についても、特に限定されない。なお、ダイシングブレードの代わりに、レーザーダイシング法およびステルスダイシング法などを用いてもよい。
第２粘着剤層３２が紫外線硬化型の場合、ダイシング工程の後には、第２支持シート３の第２粘着剤層３２に、第２支持シート３側から紫外線を照射してもよい。これにより、第２粘着剤層３２が硬化し、第２粘着剤層３２とバンプ付チップ２ａとの界面の接着力が低下して、バンプ付チップ２ａをピックアップしやすくなる。
ボンディング工程においては、図３Ｅに示すように、ダイシングして個片化された、第１保護膜１２ａを有するバンプ付チップ２ａをピックアップし、チップ搭載用基板４１と電極４２とを備える基板４に接着固定する。このとき、バンプ付チップ２ａのバンプ２２は、基板４の電極４２と電気的に接続する。なお、第１保護膜１２ａは、バンプ付チップ２ａのバンプ形成面２Ａには接しているが、基板４のチップ搭載用基板４１には接していない。また、図３Ｅでは、説明の便宜上、バンプ２２と電極４２との接合面を明確に示しているが、これに限定されない。実際のバンプ２２と電極４２とのはんだ接合部では、バンプ２２のはんだと電極４２の金属とが溶け合っているので、明確な接合面はない。
基板４としては、特に限定されないが、リードフレーム、配線基板、並びに、表面に回路が形成されたシリコンウエハおよびシリコンチップなどを用いることができる。チップ搭載用基板４１の材質としては、特に限定されないが、セラミックおよびプラスチックなどが挙げられる。また、プラスチックとしては、エポキシ、ビスマレイミドトリアジン、およびポリイミドなどが挙げられる。
以上のようにして、バンプ付チップ２ａのバンプ形成面２Ａが第１保護膜１２ａにより保護された半導体装置１００を製造することができる。
（第１実施形態の作用効果）
本実施形態によれば、次のような作用効果を奏することができる。
（１）第１保護膜１２ａを有するバンプ付ウエハ２をダイシングすることで、第１保護膜１２ａを有するバンプ付チップ２ａが得られる。第１保護膜１２ａを有するバンプ付チップ２ａをボンディングすることで、バンプ付チップ２ａのバンプ形成面２Ａが第１保護膜１２ａ（バンプ形成面保護膜）により保護された半導体装置１００を製造できる。
（２）エネルギー線硬化性樹脂層１２は、エネルギー線により短時間で硬化させることができるので、効率よく第１保護膜１２ａを形成できる。
（３）第１基材１１１とエネルギー線硬化性樹脂層１２との間に第１粘着剤層１１２を備えるので、第２支持シート貼着工程および第１保護膜形成工程では、第１支持シート１１とエネルギー線硬化性樹脂層１２との間を強固に固定できる。一方で、第１支持シート剥離工程では、第１支持シート１１を、第１保護膜１２ａから容易に剥離できる。
（４）第１保護膜１２ａはバンプ２２の一部分を少なくとも覆うので、実装後のバンプ付チップ２ａに発生するバンプ２２のクラックの発生を防止できる。
（５）第２支持シート３によりバンプ付ウエハ２を支持しながら、バンプ付ウエハ２をダイシングできる。
［第２実施形態］
次に、本発明の第２実施形態を図面に基づいて説明する。
なお、本実施形態の第１保護膜形成用シート１および基板４は、前記第１実施形態における第１保護膜形成用シート１および基板４とそれぞれ実質的に同様であるから、その詳細な説明は省略または簡略化する。
第２実施形態に係る半導体装置の製造方法では、前記第１実施形態と比較して、第２保護膜形成層を、前記バンプ付ウエハのバンプ形成面とは反対側の面に、形成する工程と、第２支持シートを、前記第２保護膜形成層に、貼り合わせる工程と、をさらに備えている。この第２保護膜形成層を硬化させて、第２保護膜を形成することで、バンプ付チップのバンプ形成面とは反対側の面（裏面２Ｂ）を保護できる。
図４Ａ〜図４Ｇは、第２実施形態に係る半導体装置の製造方法を示す説明図である。
本実施形態に係る半導体装置の製造方法においては、先ず、図４Ａに示すように、第１支持シート１１およびエネルギー線硬化性樹脂層１２を備える第１保護膜形成用シート１のエネルギー線硬化性樹脂層１２を、バンプ付ウエハ２のバンプ形成面２Ａに、貼り合わせる工程（第１保護膜形成用シート貼着工程）を備える方法により、バンプ付ウエハ２のバンプ形成面２Ａにエネルギー線硬化性樹脂層１２を形成する。
次に、図４Ｂに示すように、バンプ付ウエハ２の裏面２Ｂを研削する工程（バックグラインド工程）を行う。そして、図４Ｃに示すように、研削後のバンプ付ウエハ２の裏面２Ｂに第２保護膜形成層５を形成する工程（第２保護膜形成工程）を行う。
次に、図４Ｄに示すように、バンプ付ウエハ２の裏面２Ｂ側にある第２保護膜形成層５に第２支持シート３の第２粘着剤層３２を貼り合わせる工程（第２支持シート貼着工程）を行う。その後、図４Ｅに示すように、エネルギー線硬化性樹脂層１２にエネルギー線を照射して硬化させて、第１保護膜１２ａを形成する工程（第１保護膜形成工程）と、第１支持シート１１を剥離する工程（第１支持シート剥離工程）とを行う、これら工程を備える方法により、第１支持シート１１を、硬化後の第１保護膜１２ａから剥離する。
次いで、図４Ｆおよび図４Ｇに示すように、第１保護膜１２ａを有するバンプ付ウエハ２をダイシングする工程（ダイシング工程）と、ダイシングして個片化された、第１保護膜１２ａを有するバンプ付チップ２ａをピックアップし、被着体である基板４にボンディングする工程（ボンディング工程）とを行う。これらの工程を備える方法により、バンプ付チップ２ａのバンプ形成面２Ａおよび裏面２Ｂが保護された半導体装置１００を製造する。
本実施形態における第１保護膜形成用シート貼着工程、第１保護膜形成工程、第１支持シート剥離工程、ダイシング工程およびボンディング工程については、前記第１実施形態における第１保護膜形成用シート貼着工程、第１保護膜形成工程、第１支持シート剥離工程、ダイシング工程およびボンディング工程と同様の方法を採用できる。
バックグラインド工程においては、図４Ｂに示すように、バンプ付ウエハ２の裏面２Ｂを研削する。このようにして、バンプ付ウエハ２の厚みを薄くすることができる。このバックグラインド工程においては、第１保護膜形成用シート１の第１支持シート１１が、バンプ付ウエハ２のバンプ形成面２Ａを保護すると共に、バンプ付ウエハ２を支持している。
バックグラインドに用いる研削装置は、特に限定されず、公知の研削装置を用いることができる。また、バックグラインドの条件についても、特に限定されない。
第２保護膜形成工程においては、図４Ｃに示すように、研削後のバンプ付ウエハ２の裏面２Ｂに第２保護膜形成層５を形成する。具体的には、第２保護膜形成層５を備えるシートを研削後のバンプ付ウエハ２の裏面２Ｂに貼り合わせる。そして、この第２保護膜形成層５を硬化させて、第２保護膜５ａを形成できる。この第２保護膜５ａにより、バンプ付チップ２ａの裏面２Ｂを保護できる。
第２保護膜形成層５は、公知の熱硬化性樹脂を含有する熱硬化性樹脂組成物、または、公知のエネルギー線硬化性化合物を含有するエネルギー線硬化性樹脂組成物を用いて形成することができる。
第２保護膜形成層５の形成方法は、特に限定されず、例えば、公知の裏面保護フィルムを用いて形成してもよい。
第２保護膜形成層５を硬化させる条件は、第２保護膜形成層５の種類に応じて異なり、特に限定されない。例えば、第２保護膜形成層５が紫外線で硬化する場合には、紫外線を照射すればよい。また、第２保護膜形成層５が加熱により硬化する場合には、加熱処理を施せばよい。
また、第２保護膜形成層５を硬化させて、第２保護膜５ａを形成する工程は、第２保護膜形成層５の形成後であれば、いつでもよい。第２保護膜５ａを形成する工程は、例えば、第１支持シート剥離工程の前に行えばよい。第１保護膜形成工程で第１支持シート１１側から紫外線を照射する場合には、第２支持シート３側からも同時に紫外線を照射すれば、一つの工程とすることができ、製造効率の点で好ましい。なお、第２保護膜５ａを形成する工程は、第２支持シート貼着工程の前でもよいし、ダイシング工程の前でもよいし、或いは、ボンディング工程の前でもよい。
第２支持シート貼着工程においては、バンプ付ウエハ２の裏面２Ｂ側にある第２保護膜形成層５に、第２支持シート３の第２粘着剤層３２を貼り合わせる。
貼着方法としては、前記第１実施形態における第２支持シート貼着工程での貼着方法と同様の方法を採用できる。
（第２実施形態の作用効果）
本実施形態によれば、前記第１実施形態の作用効果（１）〜（５）の他に、次のような作用効果を奏することができる。
（６）バンプ付ウエハ２のバンプ形成面２Ａとは反対側の面（裏面２Ｂ）に、第２保護膜形成層５を形成できる。そして、第２保護膜形成層５を硬化させて、第２保護膜５ａとすることで、バンプ付チップ２ａの裏面２Ｂを第２保護膜５ａ（裏面保護膜）により保護できる。
（７）第１支持シート１１によりバンプ付ウエハ２を支持しながら、バンプ付ウエハ２の裏面２Ｂを研削できる。そして、バンプ付ウエハ２の厚みを薄くすることができる。
［第３実施形態］
次に、本発明の第３実施形態を図面に基づいて説明する。
なお、本実施形態の第１保護膜形成用シート１および基板４は、前記第１実施形態における第１保護膜形成用シート１および基板４とそれぞれ実質的に同様であるから、その詳細な説明は省略または簡略化する。
第３実施形態に係る半導体装置の製造方法では、前記第２実施形態と比較して、第２支持シートおよび第２保護膜形成層を備える第２保護膜形成用シートを用いて、第２支持シートおよび第２保護膜形成層を一つの工程で形成する点で相違する。
まず、本実施形態に用いる第２保護膜形成用シートについて説明する。
（第２保護膜形成用シート）
本実施形態に用いる第２保護膜形成用シート６は、図５に示すように、第２基材３１および第２粘着剤層３２を備える第２支持シート３と、第２保護膜形成層５と、を備えている。なお、第２保護膜形成層５の表面は、ウエハに貼着されるまでの間、剥離フィルムなどにより保護されていてもよい。
なお、第２支持シート３と、第２保護膜形成層５とは、図５に示すように、同じサイズであってもよいが、これに限定されない。例えば、第２保護膜形成層５のサイズは、バンプ付ウエハ２と同じサイズか、或いは、バンプ付ウエハ２より大きいサイズであってもよい。この場合、第２支持シート３のサイズは、第２保護膜形成層５より大きいサイズであればよい。
第２支持シート３における第２基材３１および第２粘着剤層３２は、前記第１実施形態における第２基材３１および第２粘着剤層３２と同様である。
第２保護膜形成層５は、前記第２実施形態における第２保護膜形成層５と同様である。
（半導体装置の製造方法）
次に、本実施形態に係る半導体装置の製造方法について説明する。
図６Ａ〜図６Ｆは、第３実施形態に係る半導体装置の製造方法を示す説明図である。
本実施形態に係る半導体装置の製造方法においては、先ず、図６Ａに示すように、第１支持シート１１およびエネルギー線硬化性樹脂層１２を備える第１保護膜形成用シート１のエネルギー線硬化性樹脂層１２を、バンプ付ウエハ２のバンプ形成面２Ａに、貼り合わせる工程（第１保護膜形成用シート貼着工程）を備える方法により、バンプ付ウエハ２のバンプ形成面２Ａにエネルギー線硬化性樹脂層１２を形成する。
次に、図６Ｂに示すように、バンプ付ウエハ２の裏面２Ｂを研削する工程（バックグラインド工程）を行う。そして、図６Ｃに示すように、第２支持シート３および第２保護膜形成層５を備える第２保護膜形成用シート６の第２保護膜形成層５を、研削後のバンプ付ウエハ２の裏面２Ｂに、貼り合わせる工程（第２保護膜形成用シート貼着工程）を備える方法により、バンプ付ウエハ２の裏面２Ｂに第２保護膜形成層５を形成する。
次に、図６Ｄに示すように、エネルギー線硬化性樹脂層１２にエネルギー線を照射して硬化させて、第１保護膜１２ａを形成する工程（第１保護膜形成工程）と、第１支持シート１１を剥離する工程（第１支持シート剥離工程）とを行う。これらの工程を備える方法により、第１支持シート１１を、硬化後の第１保護膜１２ａから剥離する。
次いで、図６Ｅおよび図６Ｆに示すように、第１保護膜１２ａを有するバンプ付ウエハ２をダイシングする工程（ダイシング工程）と、ダイシングして個片化された、第１保護膜１２ａを有するバンプ付チップ２ａをピックアップし、被着体である基板４にボンディングする工程（ボンディング工程）とを行う。これらの工程を備える方法により、バンプ付チップ２ａのバンプ形成面２Ａおよび裏面２Ｂが保護された半導体装置１００を製造する。
本実施形態における第１保護膜形成用シート貼着工程、第１保護膜形成工程、第１支持シート剥離工程、ダイシング工程およびボンディング工程については、前記第１実施形態における第１保護膜形成用シート貼着工程、第１保護膜形成工程、第１支持シート剥離工程、ダイシング工程およびボンディング工程と同様の方法を採用できる。
本実施形態におけるバックグラインド工程については、前記第２実施形態におけるバックグラインド工程と同様の方法を採用できる。
第２保護膜形成用シート貼着工程においては、図６Ｃに示すように、第２保護膜形成用シート６の第２保護膜形成層５を、研削後のバンプ付ウエハ２の裏面２Ｂに貼り合わせる。このようにして、研削後のバンプ付ウエハ２の裏面２Ｂに、第２保護膜形成層５を形成すると共に、第２支持シート３も形成できる。
ここで、貼着方法としては公知の方法を採用でき、特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロールなどにより押圧しながら行われる。圧着の条件は特に限定されないが、圧着温度は、４０℃以上１２０℃以下が好ましい。ロール圧力は、０．１ＭＰａ以上２０ＭＰａ以下が好ましい。圧着速度は、１ｍｍ／ｓｅｃ以上２０ｍｍ／ｓｅｃ以下が好ましい。
（第３実施形態の作用効果）
本実施形態によれば、前記第１実施形態の作用効果（１）〜（５）、並びに、前記第２実施形態の作用効果（６）および（７）の他に、次のような作用効果を奏することができる。
（８）第２保護膜形成層５と第２支持シート３とを一つの工程で形成できるので、製造効率を向上できる。
［実施形態の変形］
本発明は前述の実施形態に限定されず、本発明の目的を達成できる範囲での変形、改良などは本発明に含まれる。
例えば、前述の実施形態では、第１支持シート１１（第１基材１１１および第１粘着剤層１１２）と、エネルギー線硬化性樹脂層１２とを備える第１保護膜形成用シート１を用いているが、これに限定されない。例えば、第１保護膜形成用シート１としては、下記（i）〜（viii）に示すような積層シートが挙げられる。なお、スラッシュは層の区切りを示している。
（i） 第１基材／エネルギー線硬化性樹脂層
（ii） 第１基材／第１粘着剤層／エネルギー線硬化性樹脂層
（iii） 第１基材／中間層／エネルギー線硬化性樹脂層
（iv） 第１基材／中間層／第１粘着剤層／エネルギー線硬化性樹脂層
（v） 最外層／第１基材／エネルギー線硬化性樹脂層
（vi） 最外層／第１基材／第１粘着剤層／エネルギー線硬化性樹脂層
（vii） 最外層／第１基材／中間層／エネルギー線硬化性樹脂層
（viii） 最外層／第１基材／中間層／第１粘着剤層／エネルギー線硬化性樹脂層
ここで、中間層としては、緩衝層、易接着コート層および帯電防止層などが挙げられる。中間層の材質としては、特に限定はされず、たとえばアクリル系、ゴム系、シリコーン系などの各種の粘着剤組成物、および紫外線硬化型樹脂、並びに、熱可塑性エラストマーなどが用いられる。最外層としては、易滑性コート層、緩衝層および帯電防止層などが挙げられる。また、第１基材の積層面（エネルギー線硬化性樹脂層、第１粘着剤層または中間層が積層される面）には、表面処理が施されていてもよい。
前述の実施形態では、第２基材３１と、第２粘着剤層３２とを備える第２支持シート３を用いているが、これに限定されない。例えば、第２支持シート３としては、下記（i）〜（viii）に示すような単層シートまたは積層シートが挙げられる。なお、説明の便宜上、被着物（第２保護膜形成層５または半導体ウエハ２１）を示している。
（i） 第２基材／被着物
（ii） 第２基材／第２粘着剤層／被着物
（iii） 第２基材／中間層／被着物
（iv） 第２基材／中間層／第２粘着剤層／被着物
（v） 最外層／第２基材／被着物
（vi） 最外層／第２基材／第２粘着剤層／被着物
（vii） 最外層／第２基材／中間層／被着物
（viii） 最外層／第２基材／中間層／第２粘着剤層／被着物
ここで、中間層としては、易接着コート層、緩衝層および帯電防止層などが挙げられる。また、中間層の材質としては、第１支持シート１１での中間層と同様である。最外層としては、易滑性コート層、緩衝層および帯電防止層などが挙げられる。また、第２基材の積層面（被着物、第２粘着剤層または中間層が積層される面）には、表面処理が施されていてもよい。
前述の実施形態では、第１支持シート１１および第２支持シート３には、特に耐熱性は求められないが、これに限定されない。例えば、第１支持シート１１および第２支持シート３として、耐熱性を有するシートを用いてもよい。このような耐熱性を有するシートを用いれば、加熱工程が含まれる半導体装置の製造方法にも適用できる。
前述の第１実施形態では、バックグラインド工程を行っていないが、これに限定されない。例えば、第１保護膜形成用シート貼着工程の後に、バックグラインド工程を行ってもよい。この場合、第１支持シート１１によりバンプ付ウエハ２を支持しながら、バンプ付ウエハ２の裏面２Ｂを研削できる。そして、バンプ付ウエハ２の厚みを薄くすることができる。
前述の第２実施形態では、第２保護膜形成層５からなるシートを研削後のバンプ付ウエハ２の裏面２Ｂに貼り合わせているが、これに限定されない。例えば、樹脂組成物を研削後のバンプ付ウエハ２の裏面２Ｂに塗布し、硬化させることにより、第２保護膜形成層５を形成してもよい。
本発明は、半導体装置の製造方法に利用できる。
１…第１保護膜形成用シート、１１…第１支持シート、１２…エネルギー線硬化性樹脂層、１２ａ…第１保護膜、２…バンプ付ウエハ、２２…バンプ、２Ａ…バンプ形成面、２ａ…バンプ付チップ、３…第２支持シート、５…第２保護膜形成層、５ａ…第２保護膜、６…第２保護膜形成用シート、１００…半導体装置。

Claims (6)

  1. 第１支持シートおよびエネルギー線硬化性樹脂層を備える第１保護膜形成用シートの前記エネルギー線硬化性樹脂層を、複数のバンプが形成されているバンプ付ウエハのバンプ形成面に、貼り合わせる工程と、
    前記エネルギー線硬化性樹脂層にエネルギー線を照射して硬化させて、第１保護膜を形成する工程と、
    前記第１支持シートを剥離する工程と、
    前記第１保護膜を有する前記バンプ付ウエハをダイシングする工程と、を備える
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    第２保護膜形成層を、前記バンプ付ウエハのバンプ形成面とは反対側の面に、形成する工程と、
    第２支持シートを、前記第２保護膜形成層に、貼り合わせる工程と、をさらに備える
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    第２支持シートおよび第２保護膜形成層を備える第２保護膜形成用シートの前記第２保護膜形成層を、前記バンプ付ウエハのバンプ形成面とは反対側の面に、貼り合わせる工程を、さらに備える
    ことを特徴とする半導体装置の製造方法。
  4. 請求項２または請求項３に記載の半導体装置の製造方法において、
    前記第２保護膜形成層を硬化させて第２保護膜を形成する工程を、さらに備える
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法において、
    ダイシングして個片化された、前記第１保護膜を有するバンプ付チップを、ボンディングする工程を、さらに備える
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法において、
    前記第１支持シートが、第１基材および第１粘着剤層を備え、
    前記第１粘着剤層が、前記エネルギー線硬化性樹脂層と接している
    ことを特徴とする半導体装置の製造方法。
JP2017548681A 2015-11-04 2016-10-06 半導体装置の製造方法および保護膜形成用シート Active JP6876614B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015216903 2015-11-04
JP2015216903 2015-11-04
PCT/JP2016/079729 WO2017077809A1 (ja) 2015-11-04 2016-10-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017077809A1 true JPWO2017077809A1 (ja) 2018-09-13
JP6876614B2 JP6876614B2 (ja) 2021-05-26

Family

ID=58661854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017548681A Active JP6876614B2 (ja) 2015-11-04 2016-10-06 半導体装置の製造方法および保護膜形成用シート

Country Status (3)

Country Link
JP (1) JP6876614B2 (ja)
TW (1) TWI744253B (ja)
WO (1) WO2017077809A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018200656A1 (de) * 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
WO2020085220A1 (ja) * 2018-10-22 2020-04-30 リンテック株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056328A (ja) * 2008-08-28 2010-03-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP2012028404A (ja) * 2010-07-20 2012-02-09 Nitto Denko Corp フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP2012169482A (ja) * 2011-02-15 2012-09-06 Nitto Denko Corp 保護層形成用フィルム
JP2012244115A (ja) * 2011-05-24 2012-12-10 Sekisui Chem Co Ltd バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
WO2014142154A1 (ja) * 2013-03-13 2014-09-18 日東電工株式会社 補強シート及び二次実装半導体装置の製造方法
WO2015162808A1 (ja) * 2014-04-22 2015-10-29 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
WO2015162807A1 (ja) * 2014-04-22 2015-10-29 デクセリアルズ株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI280618B (en) * 2005-06-08 2007-05-01 Advanced Semiconductor Eng Method for machining a wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056328A (ja) * 2008-08-28 2010-03-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP2012028404A (ja) * 2010-07-20 2012-02-09 Nitto Denko Corp フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP2012169482A (ja) * 2011-02-15 2012-09-06 Nitto Denko Corp 保護層形成用フィルム
JP2012244115A (ja) * 2011-05-24 2012-12-10 Sekisui Chem Co Ltd バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
WO2014142154A1 (ja) * 2013-03-13 2014-09-18 日東電工株式会社 補強シート及び二次実装半導体装置の製造方法
WO2015162808A1 (ja) * 2014-04-22 2015-10-29 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
WO2015162807A1 (ja) * 2014-04-22 2015-10-29 デクセリアルズ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI744253B (zh) 2021-11-01
TW201729322A (zh) 2017-08-16
JP6876614B2 (ja) 2021-05-26
WO2017077809A1 (ja) 2017-05-11

Similar Documents

Publication Publication Date Title
JP5032231B2 (ja) 半導体装置の製造方法
KR101140512B1 (ko) 열경화형 다이본드 필름
KR101010418B1 (ko) 다이싱ㆍ다이본드 필름
JP5117629B1 (ja) ウェハ加工用粘着テープ
JP6958791B2 (ja) 半導体装置の製造方法
JP7319134B2 (ja) 半導体素子の製造方法
JP6698647B2 (ja) 半導体装置の製造方法
JP2017224782A (ja) 樹脂膜形成用フィルムの切断方法、半導体装置の製造方法及び積層構造体
JP2014165462A (ja) 半導体チップの製造方法
WO2017077809A1 (ja) 半導体装置の製造方法
JP2017103362A (ja) 半導体装置の製造方法
JP2011165716A (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP6438791B2 (ja) 半導体装置の製造方法
JP2017084903A (ja) 半導体装置の製造方法
JP6440657B2 (ja) 電子デバイス用テープ
JP6013709B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2015122431A (ja) 半導体装置用フィルムロール、半導体装置の製造方法、及び、半導体装置
JP5270191B2 (ja) 半導体装置の製造方法
KR20070095636A (ko) 반도체 칩 접착 및 스택 방법
JP6058414B2 (ja) 半導体チップの製造方法
JP2015122432A (ja) 半導体装置用フィルムロール、半導体装置の製造方法、及び、半導体装置
JP7065035B2 (ja) 半導体装置の製造方法
WO2022210705A1 (ja) 樹脂膜付き個片化ワーク加工物の製造方法、及び、樹脂膜付き個片化ワーク加工物の製造装置
JP7402176B2 (ja) 半導体装置の製造方法
JP2023005208A (ja) 保護膜付きチップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6876614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE

Ref document number: 6876614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250