KR101140512B1 - 열경화형 다이본드 필름 - Google Patents

열경화형 다이본드 필름 Download PDF

Info

Publication number
KR101140512B1
KR101140512B1 KR1020097017946A KR20097017946A KR101140512B1 KR 101140512 B1 KR101140512 B1 KR 101140512B1 KR 1020097017946 A KR1020097017946 A KR 1020097017946A KR 20097017946 A KR20097017946 A KR 20097017946A KR 101140512 B1 KR101140512 B1 KR 101140512B1
Authority
KR
South Korea
Prior art keywords
die
bonding film
thermosetting
film
bonding
Prior art date
Application number
KR1020097017946A
Other languages
English (en)
Other versions
KR20090107557A (ko
Inventor
나오히데 다까모또
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20090107557A publication Critical patent/KR20090107557A/ko
Application granted granted Critical
Publication of KR101140512B1 publication Critical patent/KR101140512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

피착체와의 밀착성이 우수하고, 픽업성이 양호한 열경화형 다이본드 필름 및 그것을 구비한 다이싱ㆍ다이본드 필름을 제공한다. 본 발명의 열경화형 다이본드 필름은, 반도체 장치의 제조시에 이용하는 열경화형 다이본드 필름이며, 열가소성 수지 성분 15 내지 30중량％ 및 열경화성 수지 성분 60 내지 70중량％를 주성분으로서 함유하고, 열경화 전의 표면 자유 에너지가 37mJ/m2 이상 40mJ/m2 미만인 것을 특징으로 한다.
반도체 장치, 열경화형 다이본드 필름, 표면 자유 에너지, 다이싱ㆍ다이본드 필름

Description

열경화형 다이본드 필름 {THERMOSETTING DIE BONDING FILM}
본 발명은 열경화형 다이본드 필름 및 그것을 구비한 다이싱ㆍ다이본드 필름에 관한 것이며, 보다 상세하게는, 반도체 칩 등을 기판이나 리드 프레임 등의 피착체 상에 다이본드할 때에 이용되는 열경화형 다이본드 필름 및 그것을 구비한 다이싱ㆍ다이본드 필름에 관한 것이다.
종래, 반도체 장치의 제조 과정에 있어서 리드 프레임이나 전극 부재에의 반도체 칩의 고착에는, 은 페이스트가 이용되고 있다. 이러한 고착 처리는, 리드 프레임의 다이패드 등의 위에 페이스트상 접착제를 도공하고, 그것에 반도체 칩을 탑재하여 페이스트상 접착제층을 경화시켜 행하고 있다.
그러나, 페이스트상 접착제는 그 점도 거동이나 열화 등에 의해 도공량이나 도공 형상 등에 큰 변동을 일으킨다. 그 결과, 형성되는 페이스트상 접착제 두께는 불균일하게 되므로, 반도체 칩에 관련된 고착 강도의 신뢰성이 부족하다. 즉, 페이스트상 접착제의 도공량이 부족하면, 반도체 칩과 전극 부재 사이의 고착 강도가 낮아져, 후속의 와이어 본딩 공정에서 반도체 칩이 박리된다. 한편, 페이스트상 접착제의 도공량이 지나치게 많으면 반도체 칩의 위까지 페이스트상 접착제가 유연하여 특성 불량을 일으켜, 수율이나 신뢰성이 저하된다. 이와 같은 고착 처리 에 있어서의 문제는, 반도체 칩의 대형화에 수반하여 특히 현저한 것으로 되어 있다. 그 때문에, 페이스트상 접착제의 도공량의 제어를 빈번하게 행할 필요가 있어, 작업성이나 생산성에 지장을 초래하고 있다.
이 페이스트상 접착제의 도공 공정에 있어서, 페이스트상 접착제를 리드 프레임이나 형성 칩에 별도로 도포하는 방법이 있다. 그러나, 이 방법에서는, 페이스트상 접착제층의 균일화가 곤란하고, 또한 페이스트상 접착제의 도포에 특수 장치나 장시간을 필요로 한다. 이 때문에, 다이싱 공정에서 반도체 웨이퍼를 접착 유지함과 함께, 마운트 공정에 필요한 칩 고착용의 접착제층도 부여하는 다이싱ㆍ다이본드 필름이 개시되어 있다(예를 들면, 하기 특허 문헌 1 참조).
이 다이싱ㆍ다이본드 필름은, 지지 기재 상에 점착제층 및 접착제층이 순차적으로 적층되어 구성된 것이다. 즉, 접착제층에 의한 유지하에 반도체 웨이퍼를 다이싱한 후, 지지 기재를 연신하여 칩 형상 작업물을 접착제층과 함께 박리하고 이것을 개개로 회수한다. 또한, 칩 형상 작업물을, 접착제층을 개재하여, 리드 프레임 등의 피착체에 고착시키도록 한 것이다.
한편, 반도체 칩의 고착에 이용하는 다이본드용 접착 필름(다이본드 필름)으로서는, 예를 들면 열경화형의 것을 들 수 있다. 이 열경화형 다이본드 필름으로서는, 기판의 배선이나 반도체 칩 상의 와이어 등으로 대표되는, 표면의 요철에 의한 고저차가 큰 피착체에 대하여, 그 밀착성을 향상시킨다고 하는 관점에서, 용융 점도가 작은 접착 필름이 사용되고 있다.
그러나, 용융 점도가 지나치게 작으면 다이본드 필름으로부터 접착제가 삼출 되어, 기판, 반도체 칩 등을 오염시킨다고 하는 문제가 있다. 한편, 용융 점도가 지나치게 크면 피착체에 대한 밀착성이 열화하여, 보이드가 발생한다고 하는 문제가 있다.
이 종류의 다이싱ㆍ다이본드 필름의 다이본드 필름은, 그 제조 공정의 제약으로부터, 접착제층(접착 필름)의 전체면에 형성되는 경우가 많다. 그러나, 이와 같은 경우에는, 다이본드 필름에 다이싱 링을 접착시키기 때문에, 다이싱 링을 오염시키는 경우가 있었다. 한편, 다이본드 필름을, 작업물의 형상에 맞추어 작업물과 동일 형상을 점착제층 상에 형성하는 방법도 알려져 있다. 그러나, 이와 같은 경우에는, 다이본드시에 다이본드 필름과 칩 사이, 다이본드 필름과 피착체 사이에 있어서 기포(보이드)를 발생시키는 경우가 있다. 그 결과, 제작된 반도체 장치에 문제점을 생기게 하는 원인으로 되고 있다.
이 때문에, 다이본드시의 피착체에의 밀착성(매입성)을 높이기 위하여, 표면 자유 에너지가 큰 다이본드 필름을 구비한 다이싱ㆍ다이본드 필름이 이용되고 있다. 그러나, 표면 자유 에너지가 크기 때문에, 다이싱 필름과의 밀착성도 향상되고, 이에 의해, 픽업 공정에 있어서 다이본드 필름과 다이싱 필름을 박리할 수 없어, 픽업할 수 없다고 하는 문제가 있다.
[특허 문헌 1] 일본 특허 공개 (소)60-57342호 공보
<발명이 해결하고자 하는 과제>
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 그 목적은, 피착체와의 밀착성이 우수하고, 픽업성이 양호한 열경화형 다이본드 필름 및 그것을 구비한 다이싱ㆍ다이본드 필름을 제공하는 데에 있다.
<과제를 해결하기 위한 수단>
본원 발명자는, 상기 종래의 과제를 해결하기 위해, 열경화형 다이본드 필름 및 그것을 구비한 다이싱ㆍ다이본드 필름에 대하여 검토하였다. 그 결과, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 관한 열경화형 다이본드 필름은, 반도체 장치의 제조시에 이용하는 열경화형 다이본드 필름이며, 열가소성 수지 성분 15 내지 30중량％ 및 열경화성 수지 성분 60 내지 70중량％를 주성분으로서 함유하고, 열경화 전의 표면 자유 에너지가 37mJ/m2 이상 40mJ/m2 미만인 것을 특징으로 한다.
상기 구성에 의하면, 열가소성 수지 성분의 하한을 15중량％, 열경화성 수지 성분의 상한을 70중량％로 하여, 상기 다이본드 필름의 열경화 전에 있어서의 표면 자유 에너지를 37mJ/m2 이상으로 하기 때문에, 기판 등의 피착체에 대한 밀착성을 양호한 것으로 한다. 그 결과, 기판이나 리드 프레임 등의 접착체와의 접착면에 있어서, 보이드의 발생을 저감할 수 있다. 한편, 열가소성 수지 성분의 상한을 30중량％, 열경화성 수지 성분의 하한을 60중량％로 하여, 상기 표면 자유 에너지를 40mJ/m2 미만으로 하기 때문에, 예를 들면 본 발명의 다이본드 필름을 다이싱 필름과 적층시킨 다이싱ㆍ다이본드 필름으로 한 경우, 다이본드 필름에 대한 다이본드 필름의 박리성을 양호한 것으로 한다. 그 결과, 픽업 공정시의 픽업성을 향상시켜, 반도체 장치 제조의 수율을 향상시킬 수 있다.
상기 다이본드 필름의 열경화 후의 250℃에서의 인장 저장 탄성률이 10MPa 이상인 것이 바람직하다. 이에 의해, 예를 들면 열경화형 다이본드 필름 상에 고착된 반도체 칩에 대하여 와이어 본딩을 행할 때에도, 초음파 진동이나 가열에 의해 다이본드 필름과 피착체와의 접착면에서 전단 변형이 생기는 것을 방지할 수 있다. 그 결과, 와이어 본딩의 성공률을 높이고, 수율을 한층 향상시켜 반도체 장치를 제조하는 것이 가능하게 된다.
상기 다이본드 필름의 열경화 후의 유리 전이점이 175℃ 이상인 것이 바람직하다. 이에 의해, 예를 들면 밀봉 공정에서 반도체 소자가 경사지는 것을 방지하고, 또한 땜납 리플로우 공정시에 다이본드 필름과 피착체 사이에 박리가 생기는 것을 방지할 수 있다.
상기 다이본드 필름의 열경화 후의, 85℃, 85％RH의 분위기하에서 168시간 방치하였을 때의 흡수율이 1중량％ 이하인 것이 바람직하다. 흡수율을 1중량％ 이하로 함으로써, 예를 들면 리플로우 공정에 있어서 보이드가 발생하는 것을 방지할 수 있다.
상기 다이본드 필름의 열경화 후의, 250℃, 1시간 가열 후의 중량 감소량이 1중량％ 이하인 것이 바람직하다. 중량 감소량을 1중량％ 이하로 함으로써, 예를 들면 리플로우 공정에 있어서 패키지에 균열이 발생하는 것을 방지할 수 있다.
또한, 본 발명에 관한 다이싱ㆍ다이본드 필름은, 상기 과제를 해결하기 위하여, 상기에 기재된 열경화형 다이본드 필름이, 점착 필름 상에 적층되어 있는 것을 특징으로 한다.
<발명의 효과>
본 발명은, 상기에 설명한 수단에 의해, 이하에 설명하는 바와 같은 효과를 발휘한다.
즉, 본 발명에 의하면, 열가소성 수지 성분 15 내지 30중량％ 및 열경화성 수지 성분 60 내지 70중량％를 주성분으로서 함유하고, 열경화 전의 표면 자유 에너지를 37mJ/m2 이상 40mJ/m2 미만으로 함으로써, 접착체에 대한 밀착성을 향상시켜 보이드의 발생을 방지함과 함께, 픽업 공정시의 픽업성을 양호한 것으로 한다. 그 결과, 신뢰성이 높은 반도체 장치를 수율좋게 제조하는 것이 가능하게 된다.
도 1은 본 발명의 실시의 일 형태에 관한 다이싱ㆍ다이본드 필름을 도시하는 단면 모식도이다.
도 2는 본 발명의 다른 실시 형태에 관한 다이싱ㆍ다이본드 필름을 도시하는 단면 모식도이다.
도 3은 본 발명의 실시의 일 형태에 관한 다이본드 필름을 개재시켜 반도체 칩을 실장한 예를 도시하는 단면 모식도이다.
도 4는 상기 다이본드 필름을 개재시켜 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도이다.
도 5는 상기 다이본드 필름을 이용하여, 2개의 반도체 칩을 스페이서를 개재시켜 3차원 실장한 예를 도시하는 단면 모식도이다.
<도면의 주요 부분에 대한 부호의 설명>
3a: 다이본드 필름(열경화형 다이본드 필름)
5: 반도체 칩(반도체 소자)
6: 기판 등(피착체)
7: 본딩 와이어
8: 밀봉 수지
9: 스페이서
10, 11: 다이싱ㆍ다이본드 필름
13: 다이본드 필름(열경화형 다이본드 필름)
15: 반도체 칩(반도체 소자)
21: 다이본드 필름(열경화형 다이본드 필름)
<발명을 실시하기 위한 최선의 형태>
(다이싱ㆍ다이본드 필름)
본 발명의 열경화형 다이본드 필름(이하, 「다이본드 필름」이라고 함)에 대하여, 다이싱 필름(점착 필름)과 일체적으로 적층된 다이싱ㆍ다이본드 필름을 예로서 이하에 설명한다. 도 1은, 본 실시 형태에 관한 다이싱ㆍ다이본드 필름을 도시하는 단면 모식도이다. 도 2는, 본 실시 형태에 관한 다른 다이싱ㆍ다이본드 필름을 도시하는 단면 모식도이다.
도 1에 도시한 바와 같이, 다이싱ㆍ다이본드 필름(10)은, 다이싱 필름(11) 상에 다이본드 필름(3)이 적층된 구성을 갖는다. 다이싱 필름(11)은 지지 기재(1) 상에 점착제층(2)을 적층하여 구성되어 있고, 다이본드 필름(3)은 그 점착제층(2) 상에 설치된다. 또한 본 발명은, 도 2에 도시한 바와 같이, 작업물 접착 부분에만 다이본드 필름(3')을 형성한 구성이어도 된다.
상기 기재(1)는 자외선 투과성을 갖고, 또한 다이싱ㆍ다이본드 필름(10, 12)의 강도 모체로 되는 것이다. 예를 들면, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술파이드, 아라미드(종이), 유리, 유리 섬유 직물, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또한 기재(1)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 되며, 필요에 따라서 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(1)를 열수축시키지 않고 점착제층(2)과 다이본드 필름(3, 3')의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위하여, 관용의 표면 처리, 예를 들면 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들면, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1)는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있으며, 필요에 따라서 여러 종류를 블렌드한 것을 사용할 수 있다. 또한, 기재(1)에는, 대전 방지능을 부여하기 위하여, 상기 기재(1) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(1)는 단층 또는 2종 이상의 복층이어도 된다.
기재(1)의 두께는, 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
상기 점착제층(2)은, 자외선 경화형 점착제를 포함하여 구성되어 있다. 자외선 경화형 점착제는, 자외선 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시하는 점착제층(2)의 반도체 웨이퍼 접착 부분에 대응하는 부분(2a)만을 자외선 조사함으로써 다른 부분(2b)과의 점착력의 차를 설정할 수 있다.
또한, 도 2에 도시하는 다이본드 필름(3')에 맞추어 자외선 경화형의 점착제 층(2)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하여, 점착력이 저하된 상기 부분(2a)에 다이본드 필름(3')이 접착되기 때문에, 점착제층(2)의 상기 부분(2a)과 다이본드 필름(3')의 계면은, 픽업시에 용이하게 박리되는 성질을 갖는다. 한편, 자외선을 조사하지 않는 부분은 충분한 점착력을 갖고 있고, 상기 부분(2b)을 형성한다.
전술한 바와 같이, 도 1에 도시하는 다이싱ㆍ다이본드 필름(10)의 점착제층(2)에 있어서, 미경화의 자외선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 다이본드 필름(3)과 점착하여, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 자외선 경화형 점착제는, 반도체 칩을 기판 등의 피착체에 고착하기 위한 다이본드 필름(3)을, 접착ㆍ박리의 균형좋게 지지할 수 있다. 도 2에 도시하는 다이싱ㆍ다이본드 필름(11)의 점착제층(2)에 있어서는, 상기 부분(2b)이 웨이퍼 링을 고정할 수 있다.
상기 자외선 경화형 점착제는, 탄소-탄소 이중 결합 등의 자외선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 자외선 경화형 점착제로서는, 예를 들면 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 자외선 경화형 점착제를 예시할 수 있다.
상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 피해야 하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 예를 들면 (메트)아크릴산 알킬에스테르(예를 들면, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산 시클로알킬에스테르(예를 들면, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산 에스테르란 아크릴산 에스테르 및/또는 메타크릴산 에스테르를 말하며, 본 발명의 (메트)란 모두 동일한 의미이다.
상기 아크릴계 중합체는, 응집력, 내열성 등의 개질을 목적으로서, 필요에 따라, 상기 (메트)아크릴산 알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하여도 된다. 이와 같은 단량체 성분으로서, 예를 들면 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메 트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은, 1종 또는 2종 이상을 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은, 전체 단량체 성분의 40중량％ 이하가 바람직하다.
또한, 상기 아크릴계 중합체는, 가교시키기 위하여, 다관능성 단량체 등도, 필요에 따라서 공중합용 단량체 성분으로서 포함할 수 있다. 이와 같은 다관능성 단량체로서, 예를 들면 헥산디올 디(메트)아크릴레이트, (폴리)에틸렌글리콜 디(메트)아크릴레이트, (폴리)프로필렌글리콜 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 펜타에리트리톨 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 (메트)아크릴레이트, 폴리에스테르 (메트)아크릴레이트, 우레탄 (메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상을 사용할 수 있다. 다관능성 단량체의 사용량은, 점착 특성 등의 점에서, 전체 단량체 성분의 30중량％ 이하가 바람직하다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 사용함으로써 얻어진다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중 합 등의 어떠한 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는, 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위하여, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 이른바 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교하여야 할 베이스 중합체와의 밸런스에 따라, 나아가 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 중합체 100중량부에 대하여, 5중량부 정도 이하, 나아가 0.1 내지 5중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 이외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 이용하여도 된다.
배합하는 상기 자외선 경화성의 단량체 성분으로서는, 예를 들면 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리트리톨 모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한 자외선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등의 여러가지 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 자외선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라서, 점착제층의 점착력을 저하할 수 있는 양을, 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들면 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 자외선 경화형 점착제로서는, 상기 설명한 첨가형의 자외선 경화형 점착제 이외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 또는 주쇄 말단에 갖는 것을 이용한 내재형의 자외선 경화형 점착제를 들 수 있다. 내재형의 자외선 경화형 점착제는, 저분자량 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 많이는 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 가지며, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이와 같은 베이스 중합체로서는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않으며, 여러가지의 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄 에 도입하는 것이 분자 설계상 용이하다. 예를 들면, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 자외선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이성으로부터, 히드록실기와 이소시아네이트기의 조합이 바람직하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하도록 하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 상관없지만, 상기의 바람직한 조합에서는, 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 바람직하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들면 메타크릴로일 이소시아네이트, 2-메타크릴로일옥시에틸 이소시아네이트, m-이소프로페닐-α,α-디메틸벤질 이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시된 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 자외선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합 할 수도 있다. 자외선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이고, 바람직하게는 0 내지 10중량부의 범위이다.
상기 자외선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광 중합 개시제를 함유시킨다. 광 중합 개시제로서는, 예를 들면 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 클로라이드 등의 방향족 술포닐 클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광 중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들면 0.05 내지 20중량부 정도이다.
또한 자외선 경화형 점착제로서는, 예를 들면 일본 특허 공개(소)60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭 시기를 갖는 알콕시실란 등의 광 중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광 중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 점착제층(2)의 자외선 경화 후의 점착력은, 다이본드 필름(3, 3')에 대하여 0.001 내지 1N/10mm 폭, 바람직하게는 0.005 내지 0.5N/10mm 폭, 보다 바람직하게는 0.01 내지 0.1N/10㎜ 폭(180도 필 박리력, 박리 속도 300mm/mm)이다. 상기 수치 범위 내이면, 다이본드 필름의 접착제를 갖는 반도체 칩을 픽업할 때에, 상기 반도체 칩을 필요 이상으로 고정하지 않고, 보다 양호한 픽업성을 도모할 수 있다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로서는, 기재(1)에 자외선 경화형의 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 자외선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 자외선 조사는, 반도체 웨이퍼 접착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 통하여 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 자외선 경화형의 점착제층(2)의 형성은, 세퍼레이터 상에 형성한 것을 기재(1) 상에 전사함으로써 행할 수 있다. 부분적인 자외선 경화는 세퍼레이터 상에 형성한 자외선 경화형의 점착제층(2)에 행할 수도 있다.
다이싱ㆍ다이본드 필름(10)의 점착제층(2)에 있어서는, 상기 부분(2a)의 점착력 < 그 밖의 부분(2b)의 점착력으로 되도록 점착제층(2)의 일부를 자외선 조사하여도 된다. 즉, 기재(1)의 적어도 한쪽면의, 반도체 웨이퍼 접착 부분(3a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 이용하여, 여기에 자외 선 경화형의 점착제층(2)을 형성한 후에 자외선 조사하여, 반도체 웨이퍼 접착 부분(3a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 상에서 포토마스크로 될 수 있는 것을 인쇄나 증착 등으로 제작할 수 있다. 이에 의해, 효율적으로 본 발명의 다이싱ㆍ다이본드 필름(10)을 제조 가능하다.
점착제층(2)의 두께는, 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 접착층의 고정 유지의 양립성 등의 점으로부터는, 1 내지 50㎛ 정도인 것이 바람직하다. 바람직하게는 2 내지 30㎛, 나아가 5 내지 25㎛가 바람직하다.
다이본드 필름(3, 3')은, 열가소성 수지 성분 15 내지 30중량％와, 열경화성 수지 성분 60 내지 70중량％를 주성분으로서 함유한다. 또한, 그 표면 자유 에너지는, 열경화 전에 있어서 37mJ/m2 이상 40mJ/m2 미만이다.
상기 열가소성 수지 성분의 하한을 15중량％, 열경화성 수지 성분의 상한을 70중량％로 함으로써, 상기 접착 필름의 열경화 전에 있어서의 표면 자유 에너지를 37mJ/m2 이상으로 한다. 그 결과, 다이본드 필름의 피착체에 대한 밀착성을 양호한 것으로 할 수 있다. 한편, 열가소성 수지 성분의 상한을 30중량％, 열경화성 수지 성분의 하한을 60중량％로 함으로써, 상기 표면 자유 에너지를 40mJ/m2 미만으로 한다. 그 결과, 점착제층(2)과의 박리성을 양호하게 하여, 후술하는 픽업 공정시의 픽업성을 향상시킬 수 있다.
또한, 상기 다이본드 필름의 열경화 후의 250℃에서의 인장 저장 탄성률이 10MPa 이상인 것이 바람직하고, 15 내지 100MPa인 것이 보다 바람직하다. 인장 저장 탄성률의 조정은, 예를 들면 무기 충전재의 첨가량을 조정함으로써 가능하다. 또한, 열경화란, 예를 들면 80 내지 240℃, 바람직하게는 80 내지 175℃, 보다 바람직하게는 100 내지 175℃에서, 0.1 내지 24시간, 바람직하게는 0.1 내지 4시간, 보다 바람직하게는 0.1 내지 1시간의 열 처리를 행하는 경우를 의미한다.
또한, 상기 다이본드 필름의 열경화 후의 유리 전이점은 175℃ 이상인 것이 바람직하고, 185 내지 210℃인 것이 보다 바람직하다. 유리 전이점을 175℃ 이상으로 함으로써, 후술하는 밀봉 공정에 있어서 반도체 소자가 경사지는 것을 방지하고, 또한 땜납 리플로우 공정시에 다이본드 필름과 피착체 사이에 박리가 생기는 것을 방지할 수 있다. 다이본드 필름의 열경화 후의 유리 전이점의 조정은, 예를 들면 열경화성 수지의 첨가량에 의해 가능하다. 이 경우, 유리 전이점을 175℃ 이상으로 하기 위해서는, 열경화성 수지의 첨가량은 열가소성 수지 성분 100중량％에 대하여, 400 내지 1000중량％인 것이 바람직하다.
상기 다이본드 필름의 열경화 후의, 85℃, 85％RH의 분위기하에서 168시간 방치하였을 때의 흡수율이 1중량％ 이하인 것이 바람직하다. 흡수율을 1중량％ 이하로 함으로써, 예를 들면 리플로우 공정에 있어서 보이드가 발생하는 것을 방지할 수 있다. 흡수율의 조정은, 예를 들면 무기 충전재의 첨가량을 조정함으로써 가능하다.
상기 다이본드 필름의 열경화 후의, 250℃, 1시간 가열 후의 중량 감소량이 1중량％ 이하인 것이 바람직하다. 중량 감소량을 1중량％ 이하로 함으로써, 예를 들면 리플로우 공정에 있어서 패키지에 균열이 발생하는 것을 방지할 수 있다. 중량 감소량의 조정은, 예를 들면 무기 충전재의 첨가량을 조정함으로써 가능하다.
다이본드 필름(3, 3')의 적층 구조는 특별히 한정되지 않으며, 예를 들면 접착제층의 단층만으로 이루어지는 것이나, 코어 재료의 한쪽면 또는 양면에 접착제층을 형성한 다층 구조의 것 등을 들 수 있다. 상기 코어 재료로서는, 필름(예를 들면 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 또는 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것이 아니며, 예를 들면 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 또는 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 또는 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 이용되는 것이면 특별히 한정되지 않으며, 예를 들면 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀 노볼락형, 오르토 크레졸 노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 이용된다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들면 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-부틸 페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들면 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량으로 되도록 배합하는 것이 바람직하다. 보다 바람직한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 발명에 있어서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 이용한 다이본드 필름이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10 내지 1000중량부이다.
본 발명의 다이본드 필름(3, 3')을 미리 어느 정도 가교시켜 두는 경우에는, 제조시, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 종래 공지된 것을 채용할 수 있다. 특히, 톨릴렌 디이소시아네이트, 디페닐메탄 디이소시아네이트, p-페닐렌 디이소시아네이트, 1,5-나프탈렌 디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기 중합체 100중량부에 대하여, 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 않다. 한편, 0.05중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라서, 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 하여도 된다.
또한, 다이본드 필름(3, 3')에는, 그 용도에 따라서 무기 충전재를 적절하게 배합할 수 있다. 무기 충전재의 배합은, 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 무기 충전재로서는, 예를 들면 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 탄소 등을 포함하는 여러가지의 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 바람직하게 이용된다. 또한, 무기 충전재의 평균 입경은, 0.1 내지 80㎛의 범위 내인 것이 바람직하다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100중량부에 대하여 0 내지 200중량부, 바람직하게는 0 내지 150중량부, 보다 바람직하게는 0 내지 80중량부, 특히 바람직하게는 0 내지 70중량부이다. 또한, 다이본드 필름의 열경화 후의 250℃에 있어서의 인장 저장 탄성률을 10MPa 이상으로 조정하는 경우, 무기 충전제의 배합량은 유기 수지 성분 100중량부에 대하여 또한 50 내지 150중량부인 것이 바람직하고, 0 내지 15중량부인 것이 보다 바람직하다. 또한, 다이본드 필름의 열경화 후의 85℃, 85％RH의 분위기하에서 168시간 방치하였을 때의 흡수율을 1중량％ 이하로 조정하는 경우, 무기 충전제의 배합량은 유기 수지 성분 100중량부에 대하여 50 내지 150중량부인 것이 더욱 바람직하다.
또한, 다이본드 필름(3, 3')에는, 상기 무기 충전제 이외에, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들면 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다.
상기 난연제로서는, 예를 들면 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 실란 커플링제로서는, 예를 들면 β-(3,4-에폭시시클로헥실)에틸 트리메톡시실란, γ-글리시독시프로필 트리메톡시실란, γ-글리시독시프로필메틸 디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이온 트랩제로서는, 예를 들면 하이드로탈사이트류, 수산화비스무스 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
다이본드 필름(3, 3')의 두께(적층체의 경우는, 총 두께)는 특별히 한정되지 않지만, 예를 들면 5 내지 100㎛ 정도, 바람직하게는 5 내지 50㎛ 정도이다.
상기 다이싱ㆍ다이본드 필름(10, 12)의 다이본드 필름(3, 3')은, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용적으로 이용될 때까지 다이본드 필름(3, 3')을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 점착제층(2)에 다이본드 필름(3, 3')을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는 다이싱ㆍ다이본드 필름의 다이본드 필름(3, 3') 상에 작업물을 점착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌테 레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
(반도체 장치의 제조 방법)
본 발명의 다이싱ㆍ다이본드 필름(10, 12)은, 다이본드 필름(3, 3') 상에 임의로 설치된 세퍼레이터를 적절하게 박리하여, 다음과 같이 사용된다. 이하에서는, 도면을 참조하면서 다이싱ㆍ다이본드 필름(10)을 이용한 경우를 예로서 설명한다.
우선, 도 1에 도시한 바와 같이, 다이싱ㆍ다이본드 필름(10)에 있어서의 다이본드 필름(3)의 반도체 웨이퍼 접착 부분(3a) 상에 반도체 웨이퍼(4)를 압착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 본 공정은, 압착 롤 등의 압박 수단에 의해 압박하면서 행한다.
다음에, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화하여, 반도체 칩(5)을 제조한다. 다이싱은, 예를 들면 반도체 웨이퍼(4)의 회로면측으로부터 통상법에 따라서 행해진다. 또한, 본 공정에서는, 예를 들면 다이싱ㆍ다이본드 필름(10)까지 절입을 행하는 풀 커트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않으며, 종래 공지된 것을 사용할 수 있다. 또한, 반도체 웨이퍼는, 다이싱ㆍ다이본드 필름(10)에 의해 접착 고정되어 있기 때문에, 칩 이지러짐이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼(4)의 파손도 억제 할 수 있다.
다이싱ㆍ다이본드 필름(10)에 접착 고정된 반도체 칩을 박리하기 위하여, 반도체 칩(5)의 픽업을 행한다. 픽업 방법으로서는 특별히 한정되지 않으며, 종래 공지된 여러가지의 방법을 채용할 수 있다. 예를 들면, 개개의 반도체 칩(5)을 다이싱ㆍ다이본드 필름(10)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
여기서 픽업은, 점착제층(2)은 자외선 경화형이기 때문에, 상기 점착제층(2)에 자외선을 조사한 후에 행한다. 이에 의해, 점착제층(2)의 다이본드 필름(3a)에 대한 점착력이 저하되어, 반도체 칩(5)의 박리가 용이하게 된다. 그 결과, 반도체 칩을 손상시키지 않고 픽업이 가능해진다. 자외선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않으며, 적절하게 필요에 따라서 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 전술한 것을 사용할 수 있다.
픽업한 반도체 칩(5)은, 다이본드 필름(3a)을 통하여 피착체(6)에 접착 고정한다(다이본드). 피착체(6)로서는, 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 피착체(6)는, 예를 들면 용이하게 변형되도록 하는 변형형 피착체이어도 되고, 변형되는 것이 곤란한 비변형형 피착체(반도체 웨이퍼 등)이어도 된다.
상기 기판으로서는, 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42 알로이(Alloy) 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어지 는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것에 한정되는 것이 아니며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
다이본드 필름(3)이 열경화형인 경우에는, 가열 경화에 의해, 반도체 칩(5)을 피착체(6)에 접착 고정하여, 내열 강도를 향상시킨다. 또한, 반도체 웨이퍼 접착 부분(3a)을 개재시켜 반도체 칩(5)이 기판 등에 접착 고정된 것은, 리플로우 공정에 이용할 수 있다.
또한 상기 다이본드는, 다이본드 필름(3)을 경화시키지 않고, 단순히 피착체(6)에 가고착시켜도 된다. 그 후, 가열 공정을 거치지 않고 와이어 본딩을 행하고, 또한 반도체 칩을 밀봉 수지로 밀봉하여, 해당 밀봉 수지를 후경화할 수도 있다.
이 경우, 다이본드 필름(3)으로서는, 가고착시의 전단 접착력이, 피착체(6)에 대하여 0.2MPa 이상인 것을 사용하고, 보다 바람직하게는 0.2 내지 10MPa의 범위 내의 것을 사용하는 것이 바람직하다. 다이본드 필름(3)의 전단 접착력이 적어도 0.2MPa 이상이면, 가열 공정을 거치지 않고 와이어 본딩 공정을 행하여도, 해당 공정에 있어서의 초음파 진동이나 가열에 의해, 다이본드 필름(3)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형이 생기는 일이 없다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 없고, 이에 의해 와이어 본딩의 성공률이 저하되는 것을 방지한다.
상기 와이어 본딩은, 피착체(6)의 단자부(내측 리드)의 선단과 반도체 칩 상 의 전극 패드(도시하지 않음)를 본딩 와이어(7)로 전기적으로 접속하는 공정이다(도 3 참조). 상기 본딩 와이어(7)로서는, 예를 들면 금선, 알루미늄선 또는 구리선 등이 이용된다. 와이어 본딩을 행할 때의 온도는, 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 몇초 내지 몇분간 행해진다. 결선은, 상기 온도 범위 내로 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다.
본 공정은, 다이본드 필름(3a)에 의한 고착을 행하지 않고 실행할 수 있다. 또한, 본 공정의 과정에서 다이본드 필름(3a)에 의해 반도체 칩(5)과 피착체(6)가 고착하는 일은 없다.
상기 밀봉 공정은, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 공정이다(도 3 참조). 본 공정은, 피착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위하여 행해진다. 본 공정은, 밀봉용의 수지를 금형으로 성형함으로써 행한다. 밀봉 수지(8)로서는, 예를 들면 에폭시계의 수지를 사용한다. 수지 밀봉시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행해지지만, 본 발명은 이것에 한정되지 않고, 예를 들면 165 내지 185℃에서, 몇분간 경화할 수 있다. 이에 의해, 밀봉 수지를 경화시킴과 함께, 다이본드 필름(3a)을 개재시켜 반도체 칩(5)과 피착체(6)를 고착시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행해지지 않는 경우에 있어서도, 본 공정에 있어서 다이본드 필름(3a)에 의한 고착이 가능하여, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지(8)를 완전히 경화시킨다. 밀봉 공정에 있어서 다이본드 필름(3a)에 의해 고착이 되지 않는 경우에도, 본 공정에 있어서 밀봉 수지(8)의 경화와 함께 다이본드 필름(3a)에 의한 고착이 가능해진다. 본 공정에 있어서의 가열 온도는, 밀봉 수지의 종류에 따라 다르지만, 예를 들면 165 내지 185℃의 범위 내이고, 가열 시간은 0.5 내지 8시간 정도이다.
또한, 본 발명의 다이싱ㆍ다이본드 필름은, 도 4에 도시한 바와 같이, 복수의 반도체 칩을 적층하여 3차원 실장을 하는 경우에도 바람직하게 사용할 수 있다. 도 4는, 다이본드 필름을 개재시켜 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도이다. 도 4에 도시하는 3차원 실장의 경우, 우선 반도체 칩과 동일 크기로 되도록 절취한 적어도 1개의 다이본드 필름(3a)을 피착체(6) 상에 가고착한 후, 다이본드 필름(3a)을 개재시켜 반도체 칩(5)을, 그 와이어 본드면이 상측으로 되도록 하여 가고착한다. 다음에, 다이본드 필름(13)을 반도체 칩(5)의 전극 패드 부분을 피하여 가고착한다. 또한, 다른 반도체 칩(15)을 다이본드 필름(13) 상에, 그 와이어 본드면이 상측으로 되도록 하여 가고착한다.
다음에, 가열 공정을 행하지 않고, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5) 및 다른 반도체 칩(15)에 있어서의 각각의 전극 패드와, 피착체(6)를 본딩 와이어(7)로 전기적으로 접속한다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5) 등을 밀봉하는 밀봉 공정을 행하여, 밀봉 수지를 경화시킨다. 그와 함께, 다이본드 필름(3a)에 의해 피착체(6) 와 반도체 칩(5) 사이를 고착한다. 또한, 다이본드 필름(13)에 의해 반도체 칩(5)과 다른 반도체 칩(15) 사이도 고착시킨다. 또한, 밀봉 공정 후, 후경화 공정을 행하여도 된다.
반도체 칩의 3차원 실장의 경우에 있어서도, 다이본드 필름(3a, 13)의 가열에 의한 가열 처리를 행하지 않기 때문에, 제조 공정의 간소화 및 수율의 향상이 도모된다. 또한, 피착체(6)에 휘어짐이 생기거나, 반도체 칩(5) 및 다른 반도체 칩(15)에 균열이 발생하거나 하는 경우도 없기 때문에, 반도체 소자의 한층 더한 박형화가 가능하게 된다.
또한, 도 5에 도시한 바와 같이, 반도체 칩 사이에 다이본드 필름을 개재시켜 스페이서를 적층시킨 3차원 실장으로 하여도 된다. 도 5는, 2개의 반도체 칩을 스페이서를 개재시켜 다이본드 필름에 의해 3차원 실장한 예를 도시하는 단면 모식도이다.
도 5에 도시하는 3차원 실장의 경우, 우선 피착체(6) 상에 다이본드 필름(3a), 반도체 칩(5) 및 다이본드 필름(21)을 순차적으로 적층하여 가고착한다. 또한, 다이본드 필름(21) 상에, 스페이서(9), 다이본드 필름(21), 다이본드 필름(3a) 및 반도체 칩(5)을 순차적으로 적층하여 가고착한다.
다음에, 가열 공정을 행하지 않고, 도 5에 도시한 바와 같이, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5)에 있어서의 전극 패드와 피착체(6)를 본딩 와이어(7)로 전기적으로 접속한다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 밀봉 공정을 행하 여, 밀봉 수지(8)를 경화시킴과 함께, 다이본드 필름(3a, 21)에 의해 피착체(6)와 반도체 칩(5) 사이, 및 반도체 칩(5)과 스페이서(9) 사이를 고착시킨다. 이에 의해, 반도체 패키지가 얻어진다. 밀봉 공정은, 반도체 칩(5)측만을 한쪽면 밀봉하는 일괄 밀봉법이 바람직하다. 밀봉은 점착 시트 상에 접착된 반도체 칩(5)을 보호하기 위하여 행해지고, 그 방법으로서는 밀봉 수지(8)를 이용하여 금형 중에서 성형되는 것이 대표적이다. 그 때, 복수의 캐비티를 갖는 상부 금형과 하부 금형으로 이루어지는 금형을 이용하여, 동시에 밀봉 공정을 행하는 것이 일반적이다. 수지 밀봉시의 가열 온도는, 예를 들면 170 내지 180℃의 범위 내인 것이 바람직하다. 밀봉 공정 후에, 후경화 공정을 행하여도 된다.
또한, 상기 스페이서(9)로서는, 특별히 한정되는 것이 아니며, 예를 들면 종래 공지된 실리콘 칩, 폴리이미드 필름 등을 사용할 수 있다. 또한, 상기 스페이서로서 코어 재료를 사용할 수 있다. 코어 재료로서는 특별히 한정되는 것이 아니며, 종래 공지된 것을 사용할 수 있다. 구체적으로는, 필름(예를 들면 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 미러 실리콘 웨이퍼, 실리콘 기판 또는 유리 기판 등을 사용할 수 있다.
다음에, 프린트 배선판 상에, 상기 반도체 패키지를 표면 실장한다. 표면 실장 방법으로서는, 예를 들면 프린트 배선판 상에 미리 땜납을 공급한 후, 온풍 등에 의해 가열 용융하여 납땜을 행하는 리플로우 납땜을 들 수 있다. 가열 방법 으로서는, 열풍 리플로우, 적외선 리플로우 등을 들 수 있다. 또한, 전체 가열, 국부 가열 중 어떠한 방식이어도 된다. 가열 온도는 240 내지 265℃, 가열 시간은 1 내지 20초의 범위 내인 것이 바람직하다.
(그 밖의 사항)
상기 기판 등의 위에 반도체 소자를 3차원 실장하는 경우, 반도체 소자의 회로가 형성되는 면측에는, 버퍼 코팅막이 형성되어 있다. 해당 버퍼 코팅막으로서는, 예를 들면 질화규소막이나 폴리이미드 수지 등의 내열 수지로 이루어지는 것을 들 수 있다.
또한, 반도체 소자의 3차원 실장시에, 각 단에서 사용되는 다이본드 필름은 동일 조성으로 이루어지는 것에 한정되는 것이 아니며, 제조 조건이나 용도 등에 따라 적절하게 변경 가능하다.
또한, 상기 실시 형태에 있어서는, 기판 등에 복수의 반도체 소자를 적층시킨 후에, 일괄적으로 와이어 본딩 공정을 행하는 양태에 대하여 설명하였지만, 본 발명은 이것에 한정되는 것이 아니다. 예를 들면, 반도체 소자를 기판 등의 위에 적층할 때마다 와이어 본딩 공정을 행하는 것도 가능하다.
이하에, 본 발명의 바람직한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 이들에만 한정하는 취지의 것이 아니며, 단순한 설명예에 불과하다. 또한, 부라고 하는 것은, 중량부를 의미한다.
<실시예 1>
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(네가미 고교(주)제, 파라크론 W-197CM) 100부에 대하여, 에폭시 수지 1(JER(주)제, 에피코트 1004) 144부, 에폭시 수지 2(JER(주)제, 에피코트 827) 130부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 293부, 구 형상 실리카(애드마텍스(주)제, SO-25R) 444부, 경화 촉매(시꼬꾸 가세이(주)제, C11-Z) 2부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물을 제조하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 40㎛의 다이본드 필름 A를 제작하였다.
<실시예 2>
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(네가미 고교(주)제, 파라크론 W-197CM) 100부에 대하여, 에폭시 수지 1(JER(주)제, 에피코트 1004) 126부, 에폭시 수지 2(JER(주)제, 에피코트 827) 68부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 206부, 구 형상 실리카(애드마텍스(주)제, SO-25R) 333부, 경화 촉매(시꼬꾸 가세이(주)제, C11-Z) 1.5부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물을 제조하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 40㎛의 다이본드 필름 B를 제작하였다.
<비교예 1>
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(네가미 고교(주)제, 파라크론 W-197CM) 100부에 대하여, 에폭시 수지 1(JER(주)제, 에피코트 1004) 228부, 에폭시 수지 2(JER(주)제, 에피코트 827) 206부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 465부, 구 형상 실리카(애드마텍스(주)제, SO-25R) 667부, 경화 촉매(시꼬꾸 가세이(주)제, C11-Z) 1부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제를 제조하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 40㎛의 다이본드 필름 C를 제작하였다.
<비교예 2>
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(네가미 고교(주)제, 파라크론 W-197CM) 100부에 대하여, 에폭시 수지 1(JER(주)제, 에피코트 1004) 88부, 에폭시 수지 2(JER(주)제, 에피코트 827) 26부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 119부, 구 형상 실리카(애드마텍스(주)제, SO-25R) 222부, 경화 촉매(시꼬꾸 가세이(주)제, C11-Z) 2부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물을 제조하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 40㎛의 다이본드 필름 D를 제작하였다.
(표면 자유 에너지)
각 실시예 및 비교예에서 얻어진 다이본드 필름 A 내지 D에 대하여, 그 열경화 전의 표면 자유 에너지를 산출하였다. 즉, 물 및 요오도메탄의 접촉각을 접촉각계를 이용하여 측정하고, 이들 접촉각으로부터 기하 평균법에 의해, 표면 자유 에너지값을 산출하였다. 결과를 표 1에 나타낸다.
(픽업성)
각 실시예 및 비교예에서 얻어진 다이본드 필름 A 내지 D를, 8인치의 실리콘 미러 웨이퍼(75㎛ 두께)에 접착하였다. 또한, 다이본드 필름에 대하여, 40℃에서 다이싱 테이프(닛토덴코(주)사제 V-8-T)를 접착함과 함께, 다이싱 링도 그 내측에 실리콘 미러 웨이퍼가 위치하도록 접착하였다.
그 다이본드 필름을 갖는 웨이퍼를 디스코(DISCO)사제 DFD651을 사용하여 2mm□로 절단하였다. 사용한 블레이드는 126F-SE27HABB(디스코사제)이고, 절단 속도는 30㎜/초로 하였다.
다음에, 다이싱에 의해 제작된 실리콘 칩을 다이본더(SPA-300, (주)신가와제)를 이용하여 픽업하고, 픽업성의 평가를 행하였다. 구체적으로는, 실리콘 칩 100개를 픽업하고, 그 성공한 수를 카운트하였다.
(보이드 면적)
각 실시예 및 비교예에서 얻어진 다이본드 필름 A 내지 D를, 각각 40℃에서 반도체 소자에 접착하고, 160℃, 500gf, 2s에서 BGA 기판에 마운트하였다. 이어서, 175℃에서 1시간 가열 경화를 행하여, 밀봉 수지(닛토덴코(주)사제, GE-100)로 패키징하여, 반도체 장치를 제조하였다(TFBGA 패키지 16×16×0.7mm, 칩 크기 5×5mm).
밀봉 후의 반도체 장치를 유리 커터로 절단하고, 그 단면을 현미경으로 관찰하여, 다이본드 필름 A 내지 D와 BGA 기판의 접합면에 있어서의 보이드 면적을 측정하였다.
(유리 전이점(Tg)의 측정)
얻어진 다이본드 필름 A 내지 D에 대하여 열경화 후의 유리 전이점을, 점탄성 측정 장치(레오메틱 사이언티픽(Rheometic Scientific)사제, 솔리드 애널라이저(Solid Analyzer) RSII)를 이용하여 승온 속도 10℃/분, 주파수 1MHz에 있어서의 Tan(E"(손실 탄성률)/E'(저장 탄성률))로부터 측정하였다.
(흡수율의 측정)
얻어진 다이본드 필름 A 내지 D에 대하여 열경화 후의 흡수율을, 85℃, 85％RH의 항온 항습조에 168시간 방치한 전후의 중량 감소율로부터 측정하였다.
(중량 감소량의 측정)
얻어진 다이본드 필름 A 내지 D에 대하여 열경화 후의 중량 감소량을, 건조기를 이용하여 210℃에서 1시간 방치한 전후의 중량 감소량으로부터 측정하였다.
(인장 저장 탄성률)
얻어진 다이본드 필름 A 내지 D에 대하여 열경화 후의 인장 저장 탄성률을, 점탄성 측정 장치(레오메틱 사이언티픽사제, 솔리드 애널라이저 RSII)를 이용하여 승온 속도 10℃/분, 주파수 1MHz에 있어서 측정하였다.
(결과)
하기 표 1로부터 알 수 있는 바와 같이, 표면 자유 에너지가 37mJ/m2 이상 40mJ/m2 이하이면, 픽업 공정에 있어서 에러가 생기지 않고, 각 실시예의 다이본드 필름의 픽업성이 우수함과 함께, 패키지 후의 보이드 면적도 1vol％ 이하로 되는 것이 확인되었다. 한편, 비교예 1의 다이본드 필름과 같이, 표면 자유 에너지가 41mJ/m2이면 픽업의 성공률이 저하되고, 점착제층에 대한 박리성이 낮은 것을 알 수 있었다. 또한, 비교예 2의 다이본드 필름과 같이, 표면 자유 에너지가 36mJ/m2이면, 보이드 면적도 8.9vol％로 되고, 제조되는 반도체 장치의 신뢰성이 저하될 우려가 있는 것을 알 수 있었다.
Figure 112009052821618-pct00001

Claims (8)

  1. 반도체 장치의 제조시에 이용하는 열경화형 다이본드 필름이며,
    열가소성 수지 성분 15 내지 30중량％ 및 열경화성 수지 성분 60 내지 70중량％를 주성분으로서 함유하고,
    열경화 전의 표면 자유 에너지가 37mJ/m2 이상 40mJ/m2 미만인 것을 특징으로 하는 열경화형 다이본드 필름.
  2. 제1항에 있어서, 상기 다이본드 필름의 열경화 후의 250℃에서의 인장 저장 탄성률이 10MPa 이상인 것을 특징으로 하는 열경화형 다이본드 필름.
  3. 제1항에 있어서, 상기 다이본드 필름의 열경화 후의 유리 전이점이 175℃ 이상인 것을 특징으로 하는 열경화형 다이본드 필름.
  4. 제1항에 있어서, 상기 다이본드 필름의 열경화 후의, 85℃, 85％RH의 분위기하에서 168시간 방치하였을 때의 흡수율이 1중량％ 이하인 것을 특징으로 하는 열경화형 다이본드 필름.
  5. 제1항에 있어서, 상기 다이본드 필름의 열경화 후의, 250℃, 1시간 가열 후의 중량 감소량이 1중량％ 이하인 것을 특징으로 하는 열경화형 다이본드 필름.
  6. 제1항에 있어서, 상기 열가소성 수지 성분이 아크릴 수지 성분인 것을 특징으로 하는 열경화형 다이본드 필름.
  7. 제1항에 있어서, 상기 열경화성 수지 성분이 에폭시 수지 성분 또는 페놀 수지 성분 중 적어도 어느 하나인 것을 특징으로 하는 열경화형 다이본드 필름.
  8. 제1항에 기재된 열경화형 다이본드 필름이, 점착 필름 상에 적층되어 있는 것을 특징으로 하는 다이싱ㆍ다이본드 필름.
KR1020097017946A 2007-03-01 2008-02-04 열경화형 다이본드 필름 KR101140512B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007051767 2007-03-01
JPJP-P-2007-051767 2007-03-01
PCT/JP2008/051772 WO2008108131A1 (ja) 2007-03-01 2008-02-04 熱硬化型ダイボンドフィルム

Publications (2)

Publication Number Publication Date
KR20090107557A KR20090107557A (ko) 2009-10-13
KR101140512B1 true KR101140512B1 (ko) 2012-04-30

Family

ID=39738028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017946A KR101140512B1 (ko) 2007-03-01 2008-02-04 열경화형 다이본드 필름

Country Status (6)

Country Link
US (1) US7829441B2 (ko)
JP (1) JP5305501B2 (ko)
KR (1) KR101140512B1 (ko)
CN (1) CN101617395B (ko)
TW (1) TWI372173B (ko)
WO (1) WO2008108131A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5976857B2 (ja) * 2009-01-30 2016-08-24 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5275834B2 (ja) * 2009-02-04 2013-08-28 古河電気工業株式会社 ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
JP5734834B2 (ja) * 2009-02-20 2015-06-17 日本碍子株式会社 セラミックス−金属接合体の製法
CN102405266B (zh) * 2009-05-13 2014-07-16 日立化成工业株式会社 粘接片
CN101924055A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
WO2010147363A2 (ko) * 2009-06-15 2010-12-23 (주)Lg화학 웨이퍼 가공용 시트
JP2011060848A (ja) * 2009-09-07 2011-03-24 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5632695B2 (ja) * 2009-11-26 2014-11-26 日東電工株式会社 ダイシングフィルム付き接着フィルム、及び、該ダイシングフィルム付き接着フィルムを用いた半導体装置の製造方法
JP2011187571A (ja) * 2010-03-05 2011-09-22 Nitto Denko Corp ダイシング・ダイボンドフィルム
WO2011111166A1 (ja) 2010-03-09 2011-09-15 古河電気工業株式会社 ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5432853B2 (ja) * 2010-07-30 2014-03-05 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及びその製造方法並びに半導体装置の製造方法
KR101143109B1 (ko) * 2010-08-05 2012-05-08 후루카와 덴키 고교 가부시키가이샤 점착 필름 및 반도체 웨이퍼 가공용 테이프
JP5580701B2 (ja) * 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4865926B1 (ja) * 2011-06-24 2012-02-01 古河電気工業株式会社 ウェハ加工用テープ
JP6148430B2 (ja) * 2011-07-26 2017-06-14 日東電工株式会社 接着シート及びその用途
JP2013038181A (ja) * 2011-08-05 2013-02-21 Nitto Denko Corp ダイシング・ダイボンドフィルム
CN104781912A (zh) * 2012-11-20 2015-07-15 古河电气工业株式会社 半导体芯片的制造方法及使用于该方法的薄膜研磨用表面保护带
KR102377100B1 (ko) * 2013-03-22 2022-03-21 린텍 가부시키가이샤 보호막 형성용 필름 및 보호막 형성용 복합 시트
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6033734B2 (ja) * 2013-04-30 2016-11-30 日東電工株式会社 フィルム状接着剤、ダイシングテープ一体型フィルム状接着剤、及び、半導体装置の製造方法
JP6193663B2 (ja) * 2013-07-26 2017-09-06 日東電工株式会社 ダイシングテープ付きダイボンドフィルム、及び、半導体装置の製造方法
WO2015076236A1 (ja) * 2013-11-19 2015-05-28 積水化学工業株式会社 半導体接合用接着フィルム
KR102330885B1 (ko) * 2014-07-04 2021-11-24 린텍 가부시키가이샤 보호막 형성용 필름
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
WO2017038922A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート
JP6574685B2 (ja) * 2015-11-12 2019-09-11 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6791701B2 (ja) * 2016-09-28 2020-11-25 日東電工株式会社 ダイシングダイボンディングテープおよび半導体装置の製造方法
KR102661574B1 (ko) * 2017-02-28 2024-04-26 린텍 가부시키가이샤 점착 시트
JP7017334B2 (ja) * 2017-04-17 2022-02-08 日東電工株式会社 ダイシングダイボンドフィルム
JP7438741B2 (ja) * 2019-12-13 2024-02-27 日東電工株式会社 半導体プロセスシート
JP7539769B2 (ja) 2019-12-18 2024-08-26 日東電工株式会社 ダイボンドシート、及び、ダイシングダイボンドフィルム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005120269A (ja) 2003-10-17 2005-05-12 Shin Etsu Chem Co Ltd 接着剤組成物及び接着フイルム並びにダイシング・ダイボンド用接着テープ
JP2006261657A (ja) 2005-02-21 2006-09-28 Nitto Denko Corp 半導体装置の製造方法
JP2006299226A (ja) 2005-03-23 2006-11-02 Furukawa Electric Co Ltd:The ダイシングダイボンドシート
US20070003758A1 (en) 2004-04-01 2007-01-04 National Starch And Chemical Investment Holding Corporation Dicing die bonding film

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057342A (ja) 1983-09-08 1985-04-03 Canon Inc 現像装置
US6323251B1 (en) * 1999-09-24 2001-11-27 3M Innovative Properties Co Thermoplastic/thermoset hybrid foams and methods for making same
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
KR100850772B1 (ko) * 2003-07-08 2008-08-06 린텍 코포레이션 다이싱·다이 본딩용 점접착 시트 및 반도체 장치의 제조방법
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
CN100472741C (zh) 2005-02-21 2009-03-25 日东电工株式会社 半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005120269A (ja) 2003-10-17 2005-05-12 Shin Etsu Chem Co Ltd 接着剤組成物及び接着フイルム並びにダイシング・ダイボンド用接着テープ
US20070003758A1 (en) 2004-04-01 2007-01-04 National Starch And Chemical Investment Holding Corporation Dicing die bonding film
JP2006261657A (ja) 2005-02-21 2006-09-28 Nitto Denko Corp 半導体装置の製造方法
JP2006299226A (ja) 2005-03-23 2006-11-02 Furukawa Electric Co Ltd:The ダイシングダイボンドシート

Also Published As

Publication number Publication date
JP2008244463A (ja) 2008-10-09
JP5305501B2 (ja) 2013-10-02
TWI372173B (en) 2012-09-11
US7829441B2 (en) 2010-11-09
US20100081258A1 (en) 2010-04-01
KR20090107557A (ko) 2009-10-13
WO2008108131A1 (ja) 2008-09-12
CN101617395B (zh) 2011-08-17
CN101617395A (zh) 2009-12-30
TW200846437A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
KR101140512B1 (ko) 열경화형 다이본드 필름
KR101010418B1 (ko) 다이싱ㆍ다이본드 필름
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
TWI538976B (zh) 熱硬化型黏晶膜
CN104946152B (zh) 切割薄膜、切割/芯片接合薄膜及半导体装置的制造方法
CN107960133B (zh) 半导体加工用带
KR20120104109A (ko) 다이 본드 필름 및 그 용도
KR20110036698A (ko) 다이싱ㆍ다이 본드 필름의 제조 방법
JP2011023607A (ja) 放熱性ダイボンドフィルム
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
JP6101492B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR20100049694A (ko) 다이싱·다이본드 필름
KR20110097798A (ko) 반도체 장치 제조용 필름 롤
JP2011102383A (ja) 熱硬化型ダイボンドフィルム
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
JP5749314B2 (ja) 放熱性ダイボンドフィルム
CN107614641B (zh) 半导体加工用带
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP6655576B2 (ja) 電子デバイスパッケージ用テープ
JP6013709B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2015233150A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP4954568B2 (ja) ダイシング・ダイボンドフィルム、及びそれを用いた半導体装置の製造方法
JP2012069953A (ja) 半導体装置製造用接着シート、及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8