JP2001250902A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2001250902A
JP2001250902A JP2000063874A JP2000063874A JP2001250902A JP 2001250902 A JP2001250902 A JP 2001250902A JP 2000063874 A JP2000063874 A JP 2000063874A JP 2000063874 A JP2000063874 A JP 2000063874A JP 2001250902 A JP2001250902 A JP 2001250902A
Authority
JP
Japan
Prior art keywords
intermediate substrate
semiconductor package
semiconductor element
wiring member
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000063874A
Other languages
English (en)
Inventor
Kazuki Tateyama
和樹 舘山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000063874A priority Critical patent/JP2001250902A/ja
Publication of JP2001250902A publication Critical patent/JP2001250902A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】中間基板に埋め込まれた半導体素子の電極と接
続される多層配線が形成されたものであっても、優れた
信頼性を有し、かつ、製造コストを低減できる半導体パ
ッケージを提供すること。 【解決手段】第１の中間基板３１は、凹部３２内に配置
されるとともに、凹部３２の開口側に向けてバンプ電極
４４が形成された半導体素子４０と、バンプ電極４４に
接続された多層配線５０とを有し、第２の中間基板３１
は、凹部３２内に配置されるとともに、凹部３２の開口
側に向けてバンプ電極４４が形成された半導体素子４０
と、バンプ電極４４に接続された多層配線５０とを有
し、第１及び第２の中間基板３１の端面３１ｃ側に配置
され、多層配線５０相互を接続する端面多層配線６０と
を備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ及
びその製造方法に関し、単位モジュールを積層させて端
面配線を行ったものに関する。
【０００２】
【従来の技術】近年の電子部品の小型化・多ピン化に伴
い、挿入部品から表面実装部品への転換が進んでいる。
さらに、高速動作が必要な部分にはＭＣＭ（Multi Chip
Module）が用いられる場合もある。しかしながら、こ
れらの実装技術は回路基板上に半導体素子や受動部品等
の電子部品を平面的に搭載するものであるため、部品数
の増加に伴って回路基板面積は増大して外形が大型化す
る。さらに、平面的な搭載構造では部品間距離の増加に
伴い、信号遅延が増大し、電子機器の高速化に対して大
きな障害となっている。
【０００３】これに対して、近年、小型で高速動作が可
能である実装方法として、複数の電子部品を立体的に組
み立てる３次元実装技術の開発が行われ、高密度・高速
度実装技術の主流になってきている。３次元実装技術の
適用例としては、Ｔｈｏｍｓｏｎ−ＣＳＦからは、ＴＡ
Ｂを積層して端面配線を行った半導体パッケージが報告
され（IEEE Trans. Compon. Hybrids Manuf. Technol.
Vol.13, no.4, pp.814-821）、Ｇ．Ｅ．（ゼネラル・エ
レクトリック・カンパニイ）からは、半導体素子を中間
基板に埋め込んだＭＣＭを積層させた半導体パッケージ
であるＨＤＩ（High Density Interconnect）が報告さ
れている（1993 Proceedings Fifth Annual IEEE Inter
national Conference on Wafer Scale Integration, p
p.309-317）。
【０００４】しかしながら、Ｔｈｏｍｓｏｎ−ＣＳＦに
おいては、積層する単位モジュールがＴＡＢであるた
め、半導体素子の電極配置がPeripheralのものしか使用
できず、半導体素子の多ピン化には対応できない問題が
あった。また、積層する単位モジュールがＴＡＢである
ため、平面上には１つの半導体素子しか配置できず、さ
らに、同じサイズの半導体素子しか積層できないことか
ら、汎用性に乏しく、限られた用途にしか適用できない
という問題があった。
【０００５】これに対して、Ｇ．Ｅ．は、中間基板表面
に多層配線を形成して半導体素子の多ピン化に対応し、
かつ、積層する単位モジュールがＭＣＭであることから
図９に示すような異種半導体素子の積層が可能となるＨ
ＤＩを提案している。なお、図９中１０は半導体素子、
１１は電極、１２は絶縁層、１３は中間基板、１４は凹
部、１５は端面、１６は接着剤、１７は樹脂を示してい
る。しかしながら、ＨＤＩでは、半導体素子１０を中間
基板１３の凹部１４に埋め込んだ上に半導体素子１０の
電極１１間を接続し、かつ、中間基板１３の端面１５ま
で配線を出す為の多層配線を形成する工程において、半
導体素子１０の電極１１表面と中間基板１３表面の平坦
性を出すことが難しく、多層配線の形成が困難であるた
め、単位モジュール形成の歩留まりが悪いという問題が
あった。さらに、形成された多層配線についても接続信
頼性が不十分であるため、半導体パッケージとしての信
頼性、歩留まりに問題があった。
【０００６】また、発熱部品を搭載する場合には、熱伝
導性の良い材料、例えば、ＨＴＣＣタイプのセラミック
（ＡＩＮ：６０〜２３０［Ｗ／ｍ・Ｋ］、Ａｌ２０３：
約２３０［Ｗ／ｍ・Ｋ］）を中間基板に使用しても半導
体パッケージ全体の発熱が大きくなるため、バンプ接続
部や多層配線の劣化が著しくなり、半導体パッケージの
信頼性に問題があった。
【０００７】さらに、低コスト化のために有機樹脂材料
（０．１〜１［Ｗ／ｍ・Ｋ］）を中間基板に使用した場
合や、高速化のためにＬＴＣＣタイプのセラミック材料
（約２〜３［Ｗ／ｍ・Ｋ］）を中間基板を使用した場合
においては、上述のＨＴＣＣタイプのセラミックと比較
しても特に熱伝導性が悪いため、半導体パッケージの発
熱が大きくなり、バンプ接続部や多層配線の劣化が著し
く、半導体パッケージの信頼性に問題があった。
【０００８】
【発明が解決しようとする課題】上述したように従来の
半導体パッケージでは、半導体素子を中間基板に埋め込
み、その上多層配線を形成して製造するようにしてい
る。この方法であると、半導体素子表面と中間基板表面
の平坦性を得ることが困難であるため、半導体素子の電
極間を接続し、かつ、中間基板端面まで配線を引き出す
ための多層配線を精度良く形成することが難しく、単位
モジュール形成の歩留まりに問題があった。さらに、半
導体素子電極と配線の接続信頼性が不十分であるため、
半導体パッケージとしての信頼性、歩留まりに問題があ
った。一方、発熱部品を搭載した半導体パッケージを形
成した場合には、半導体パッケージの発熱が大きくな
り、電極接続部や多層配線の劣化が著しいため、半導体
パッケージの信頼性に問題があった。
【０００９】そこで本発明は、半導体素子を中間基板に
埋め込み、その上に半導体素子の電極と接続される多層
配線が形成された半導体パッケージであっても、電極表
面と中間基板表面の平坦性を高めることにより、半導体
素子の電極と多層配線と接続信頼性を高めることができ
るとともに、単位モジュールの歩留まりを向上させ、優
れた信頼性を有し、かつ、製造コストを低減できる半導
体パッケージ及びその製造方法を提供することを目的と
する。
【００１０】また、放熱性を向上させることにより発熱
部品を搭載した半導体パッケージであっても、半導体パ
ッケージ内の電極接続箇所や多層配線の劣化を抑制し、
優れた信頼性を有する半導体パッケージを提供すること
を目的としている。
【００１１】
【課題を解決するための手段】前記課題を解決し目的を
達成するために、本発明の半導体パッケージ及び半導体
パッケージ製造方法は次のように構成されている。
【００１２】（１）第１の中間基板と、この第１の中間
基板の裏面にその表面を対向させて配置された第２の中
間基板とを備え、前記第１の中間基板は、その表面側に
形成された凹部と、この凹部内に配置されるとともに、
前記凹部の開口側に向けてバンプ電極が形成された半導
体素子と、前記凹部を封止する樹脂と、前記バンプ電極
に接続されるとともに、表面側に配置され、かつ、端面
側に延設された第１の配線部材とを有し、前記第２の中
間基板は、その表面側に形成された凹部と、この凹部内
に配置されるとともに、前記凹部の開口側に向けてバン
プ電極が形成された半導体素子と、前記凹部を封止する
樹脂と、前記バンプ電極に接続されるとともに、表面側
に配置され、かつ、端面側に延設された第２の配線部材
とを有し、前記第１及び第２の中間基板の端面側に配置
され、前記第１の配線部材と前記第２の配線部材とを接
続する第３の配線部材とを備えていることを特徴とす
る。
【００１３】（２）前記（１）に記載された半導体パッ
ケージであって、前記第１及び第２の中間基板は、前記
バンプ電極及び前記樹脂より硬度が高い材料で形成され
ていることを特徴とする。
【００１４】（３）前記（１）に記載された半導体パッ
ケージであって、前記第１及び第２の中間基板には、前
記半導体素子の熱を前記第１及び第２の中間基板外部へ
放散させるヒートパスが形成されていることを特徴とす
る。
【００１５】（４）バンプ電極を有する半導体素子を中
間基板の表面側に形成された凹部に取り付ける取付工程
と、前記半導体素子及び凹部を樹脂で封止する工程と、
前記樹脂を研磨し、前記バンプ電極を樹脂から露出させ
る研磨工程と、前記中間基板表面側に配線部材を形成す
る配線部材形成工程と、前記中間基板を積層する積層工
程と、前記中間基板の端面側に前記配線部材と接続され
る端面配線部材を形成する端面配線部材形成工程とを備
えていることを特徴とする。
【００１６】（５）前記（４）に記載された半導体パッ
ケージ製造方法であって、前記研磨工程は、前記中間基
板の表面側に形成されたストッパ層が露出するまで行う
ことを特徴とする。
【００１７】
【発明の実施の形態】図１の（ａ）〜（ｆ）及び図２の
（ａ），（ｂ）は、本発明の第１の実施の形態に係る半
導体パッケージ２０の製造工程を示す断面図である。図
２に示すように、半導体パッケージ２０は、４個の単位
モジュール３０が積層され、これら単位モジュール３０
の後述する多層配線（配線部材）５０が端面多層配線
（端面配線部材）６０により接続されることにより形成
されている。
【００１８】単位モジュール３０は、中間基板３１と、
この中間基板３１の表面３１ａ側に形成された凹部３２
と、この凹部３２内に収容された２つの半導体素子４０
と、凹部３２を充填する樹脂３３と、半導体素子４０の
バンプ電極４４（後述）に接続される多層配線５０とを
備えている。
【００１９】中間基板３１の材質は例えばガラス・セラ
ミック基板等であり、バンプ電極４４、硬化後の樹脂３
３の硬度より高いものであれば、特に限定されるもので
ない。また、中間基板３１の図中上側を表面３１ａ、下
側を裏面３１ｂ、左右側を端面３１ｃと称することとす
る。
【００２０】半導体素子４０は、素子本体４１と、この
素子本体４１上に設けられたＡｌ材製の電極４２と、こ
の電極４２以外の部分を覆うＳｉＮ等からなる絶縁膜４
３と、バンプ電極４４とを備えている。なお、バンプ電
極４４は、電極４２の上に設けられスパッタ法にて形成
されたＴｉからなる第１の金属層４４ａと、この第１の
金属層４４ａの上に電気めっきにより形成されたＣｕ材
製の第２の金属層４４ｂとから形成されている。なお、
第１の金属層４４ａは、電極４２と密着性の高いもので
あればＴｉの他、ＣｒやＡｕ等であってもよい。また、
第２の金属層４４ｂは、第１の金属層４４ａと密着性の
高いものであればＣｕの他、Ａｌ、Ａｕ、はんだ等であ
ってもよい。また、第１の金属層４４ａと第２の金属層
４４ｂとは同一の金属であってもよい。さらに、金属層
の形成方法としては、スパッタ法や電気めっき法の他、
無電解めっき、蒸着法等の方法であってもよく、特に限
定するものではない。
【００２１】次に、半導体パッケージ２０の形成方法に
ついて図１及び図２を用いて説明する。図１の（ａ）に
示すように半導体素子４０を準備する。半導体素子４０
は、電極４２上に第１の金属層４４ａをスパッタ法によ
り形成し、次にめっき用レジストを形成、その後第１の
金属層４４ａ上に加工性の良いＣｕを第２の金属層４４
ｂとして電気めっきにより形成する。次いで、めっきレ
ジストを除去した後、第２の金属層４４ｂをマスクにし
て、第１の金属層４４ａであるＴｉをエッチング除去す
ることでバンプ電極４４を形成して半導体素子４０を得
る。
【００２２】次に、図１（ｂ）に示すような中間基板３
１の凹部３２の底面に半導体素子４０を配置し、絶縁性
接着剤３４で固定する。このとき、図１の（ｃ）に示す
ように半導体素子４０のバンプ電極４４表面は、中間基
板３１の表面３１ａから突出した位置に配置される。そ
して、図１の（ｄ）に示すように凹部３２内を樹脂３３
で充填し、半導体素子４０及び中間基板３１の表面を封
止する。
【００２３】次に、図１の（ｅ）に示すように、硬化後
の樹脂３３を研磨することにより半導体素子４０のバン
プ電極４４及び中間基板３１を露出させる。これによ
り、中間基板３１表面の平坦化も同時に行われる。研磨
方法は、バフ研磨を使用し、研磨条件は、バフの硬度６
０、研磨粒径６０μｍ、送り速度１．０ｍ／ｓｅｃとす
る。なお、本実施の形態においては、バフ研磨を用いた
が、同様の効果が得られるならば研磨方法や研磨条件は
特に限定されるものではない。
【００２４】次に、図１の（ｆ）に示すように、中間基
板３１上に多層配線５０を形成する。多層配線５０は、
ポリイミド材製の絶縁材料５１と、銅材製の導電性材料
５２とから形成され、導電性材料５２はバンプ電極４４
に接続されている。多層配線５０は、フォトリソグラフ
ィ法や印刷法等により形成できるが、特に限定するもの
ではない。これにより、単位モジュール３０が形成され
る。
【００２５】次に、図２の（ａ）に示すように、４つの
単位モジュール３０を積層配置し、絶縁性接着剤５３を
用いてそれぞれ接着する。さらに、図２の（ｂ）に示す
ように、各単位モジュール３０の端面３１ｃ側に端面多
層配線６０を形成する。端面多層配線６０は、絶縁材料
６１と、導電性材料６２とで形成され、導電性材料６２
は多層配線５０の導電性材料５２と接続され、半導体パ
ッケージ２０が完成する。
【００２６】上述したように本第１の実施の形態に係る
半導体パッケージ２０によれば、半導体素子４０を中間
基板３１に埋め込み、その上に多層配線５０を形成する
場合であっても、研磨により中間基板３１の表面３１ａ
の平坦性を高めることができるため、接続信頼性を高め
ることができる。したがって、単位モジュール３０の歩
留まりを向上させ、優れた信頼性と低コストな半導体パ
ッケージ２０を得ることができる。
【００２７】図３の（ａ）〜（ｆ）及び図４の（ａ），
（ｂ）は本発明の第２の実施の形態に係る半導体パッケ
ージ７０の製造工程を示す図である。なお、これらの図
において図１及び図２と同一機能部分には同一符号を付
しその詳細な説明は省略する。
【００２８】半導体パッケージ７０が上述した半導体パ
ッケージ２０と異なる点は、中間基板３１の表面３１ａ
に封止樹脂や電極を形成する材料よりも硬い材料、例え
ばタングステン等からなるストッパ層７１が形成されて
いる点にある。
【００２９】このように構成された半導体パッケージ７
０は次のようにして製造される。すなわち、図３の
（ａ）〜（ｄ）に示すように、半導体素子４０を中間基
板３１の凹部３２に取り付け、樹脂３３で封止する。
【００３０】次に、図３の（ｅ）に示すように、硬化後
の樹脂３３を研磨することにより半導体素子４０のバン
プ電極４４及び中間基板３１を露出させる。これによ
り、中間基板３１表面の平坦化も同時に行われる。研磨
方法は、バフ研磨を使用し、研磨条件は、バフの硬度５
０、研磨粒径４０．５μｍ、送り速度１．０ｍ／ｓｅｃ
とした。このとき、バフによる研磨はストッパ層７１が
露出した時点で進行しなくなるため、さらに平坦性を高
めることができる。
【００３１】次に、図３の（ｆ）に示すように中間基板
３１上に多層配線５０を形成し、図４の（ａ）に示すよ
うに、４つの単位モジュール３０を積層配置し、絶縁性
接着剤５３を用いてそれぞれ接着する。さらに、図４の
（ｂ）に示すように、各単位モジュール３０の端面３１
ｃ側に端面多層配線６０を形成して、半導体パッケージ
７０が完成する。
【００３２】上述したように本第２の実施の形態に係る
半導体パッケージ７０によれば、上述した半導体パッケ
ージ２０と同様の効果が得られるとともに、研磨をスト
ッパ層３５で止めることができるため、中間基板３１表
面３１ａの平坦性をさらに高めることができる。
【００３３】図５の（ａ）〜（ｆ）及び図６の（ａ），
（ｂ）は本発明の第３の実施の形態に係る半導体パッケ
ージ８０の製造工程を示す図である。なお、これらの図
において図１及び図２と同一機能部分には同一符号を付
しその詳細な説明は省略する。
【００３４】半導体パッケージ８０が上述した半導体パ
ッケージ２０と異なる点は、中間基板３１の表面３１ａ
及び凹部３２に金属層８１が形成され、端面３１ｃに金
属層８２、最上面あるいは最下面に金属層８４が設けら
れ、さらに金属層８４上に放熱フィン８５が設けられて
いる点にある。なお、金属層８１，８２，８４及び放熱
フィン８５によりヒートパスが形成されている。金属層
８１，８２，８４の材質は、例えばタングステンＷであ
る。なお、金属層８１，８２，８４の材質としては、半
導体素子４０上のバンプ電極４４、硬化後の樹脂３３よ
り硬度が高いもので、かつ、熱伝導性に優れたものであ
れば、特に限定するものでない。
【００３５】このように構成された半導体パッケージ８
０は次のようにして製造される。すなわち、図５の
（ａ）〜（ｄ）に示すように、半導体素子４０を中間基
板３１の凹部３２に取り付け、樹脂３３で封止する。
【００３６】次に、図５の（ｅ）に示すように、硬化後
の樹脂３３を研磨することにより半導体素子４０のバン
プ電極４４及び中間基板３１を露出させる。これによ
り、中間基板３１表面の平坦化も同時に行われる。研磨
方法は、バフ研磨を使用し、研磨条件は、バフの硬度５
０、研磨粒径４０．５μｍ、送り速度１．０ｍ／ｓｅｃ
とした。このとき、バフによる研磨は金属層８１が露出
した時点で進行しなくなるため、さらに平坦性を高める
ことができる。
【００３７】次に、図５の（ｆ）に示すように中間基板
３１上に多層配線５０を形成し、図６の（ａ）に示すよ
うに、４つの単位モジュール３０を積層配置し、絶縁性
接着剤５３を用いてそれぞれ接着する。さらに、図６の
（ｂ）に示すように、各単位モジュール３０の図中左側
の端面３１ｃ側に端面多層配線６０を形成する。一方、
各単位モジュール３０の図中右側の端面３１ｃ側に金属
層８２を接着剤８３を介して形成する。
【００３８】次に、図７の（ａ）に示すように単位モジ
ュール３０のうち最上層のものの表面３１ａ側に金属層
８４を形成し、この金属層８４に放熱フィン８５を取り
付ける。このようにして、半導体パッケージ８０が完成
する。
【００３９】なお、図７の（ｂ）は単位モジュール３０
のうち最下層のものの裏面３１ｂ側に金属層８４を形成
し、この金属層８４に放熱フィン８５を取り付けたもの
である。
【００４０】上述したように本第３の実施の形態に係る
半導体パッケージ８０によれば、上述した半導体パッケ
ージ２０と同様の効果が得られるとともに、研磨をスト
ッパ層８１で止めることができるため、中間基板３１表
面３１ａの平坦性をさらに高めることができる。また、
半導体素子４０で発生した熱を金属層８１、ヒートパス
用金属層８２、金属層８４、放熱フィン８５を介して外
部に放出させることができるため、放熱性を向上させる
ことができ、半導体パッケージ８０内のバンプ電極接続
箇所や多層配線５０の劣化を抑制し、優れた信頼性を得
ることができる。
【００４１】図８の（ａ）〜（ｆ）は本発明の第４の実
施の形態に係る半導体パッケージ９０の製造工程を示す
図である。なお、図８において上述した図１及び図２と
同一機能部分には同一符号を付し、その詳細な説明は省
略する。
【００４２】半導体パッケージ８０が半導体パッケージ
２０と異なる点は、中間基板３１に凹部３２が２つ設け
られている点にある。
【００４３】このように構成された半導体パッケージ９
０は次のようにして製造される。すなわち、図８の
（ａ）〜（ｄ）に示すように、２つの半導体素子４０を
中間基板３１の凹部３２にそれぞれ取り付け、樹脂３３
で封止する。
【００４４】次に、図８の（ｅ）に示すように、硬化後
の樹脂３３を研磨することにより半導体素子４０のバン
プ電極４４及び中間基板３１を露出させる。これによ
り、中間基板３１表面の平坦化も同時に行われる。
【００４５】次に、図８の（ｆ）に示すように中間基板
３１上に多層配線５０を形成し、図２と同様にして、４
つの単位モジュール３０を積層配置し、絶縁性接着剤５
３を用いてそれぞれ接着した後、各単位モジュール３０
の端面３１ｃ側に端面多層配線６０を形成する。このよ
うにして、半導体パッケージ８０が完成する。
【００４６】このような半導体パッケージ８０において
も上述した半導体パッケージ２０と同様の効果を得るこ
とができる。
【００４７】なお、本発明は前記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
変形実施可能であるのは勿論である。
【００４８】
【発明の効果】本発明によれば、半導体素子を中間基板
に埋め込み、その上に半導体素子の電極と接続される多
層配線が形成された半導体パッケージであっても、電極
表面と中間基板表面の平坦性を高めることにより、半導
体素子の電極と多層配線と接続信頼性を高めることがで
きるとともに、単位モジュールの歩留まりを向上させ、
優れた信頼性を有し、かつ、製造コストを低減できるこ
とが可能である。
【００４９】また、放熱性を向上させることにより発熱
部品を搭載した半導体パッケージであっても、半導体パ
ッケージ内の電極接続箇所や多層配線の劣化を抑制し、
優れた信頼性を有するものを提供することが可能であ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体パッケ
ージの製造工程を示す図。
【図２】同半導体パッケージの製造工程を示す図。
【図３】本発明の第２の実施の形態に係る半導体パッケ
ージの製造工程を示す図。
【図４】同半導体パッケージの製造工程を示す図。
【図５】本発明の第３の実施の形態に係る半導体パッケ
ージの製造工程を示す図。
【図６】同半導体パッケージの製造工程を示す図。
【図７】同半導体パッケージの製造工程を示す図。
【図８】本発明の第４の実施の形態に係る半導体パッケ
ージの製造工程を示す図。
【図９】従来の半導体パッケージを示す断面図。
【符号の説明】
２０，７０，８０…半導体パッケージ ３０…単位モジュール ３１…中間基板 ３２…凹部 ３３…樹脂 ４０…半導体素子 ５０…多層配線 ６０…端面多層配線

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第１の中間基板と、この第１の中間基板の
    裏面にその表面を対向させて配置された第２の中間基板
    とを備え、 前記第１の中間基板は、その表面側に形成された凹部
    と、 この凹部内に配置されるとともに、前記凹部の開口側に
    向けて電極が形成された半導体素子と、 前記凹部を封止する樹脂と、 前記バンプ電極に接続されるとともに、表面側に配置さ
    れ、かつ、端面側に延設された第１の配線部材とを有
    し、 前記第２の中間基板は、その表面側に形成された凹部
    と、 この凹部内に配置されるとともに、前記凹部の開口側に
    向けて電極が形成された半導体素子と、 前記凹部を封止する樹脂と、 前記バンプ電極に接続されるとともに、表面側に配置さ
    れ、かつ、端面側に延設された第２の配線部材とを有
    し、 前記第１及び第２の中間基板の端面側に配置され、前記
    第１の配線部材と前記第２の配線部材とを接続する第３
    の配線部材とを備えていることを特徴とする半導体パッ
    ケージ。
  2. 【請求項２】前記第１及び第２の中間基板は、前記バン
    プ電極及び前記樹脂より硬度が高い材料で形成されてい
    ることを特徴とする請求項１に記載の半導体パッケー
    ジ。
  3. 【請求項３】前記第１及び第２の中間基板には、前記半
    導体素子の熱を前記第１及び第２の中間基板外部へ放散
    させるヒートパスが形成されていることを特徴とする請
    求項１に記載の半導体パッケージ。
  4. 【請求項４】バンプ電極を有する半導体素子を中間基板
    の表面側に形成された凹部に取り付ける取付工程と、 前記半導体素子及び凹部を樹脂で封止する工程と、 前記樹脂を研磨し、前記バンプ電極を樹脂から露出させ
    る研磨工程と、 前記中間基板表面側に配線部材を形成する配線部材形成
    工程と、 前記中間基板を積層する積層工程と、 前記中間基板の端面側に前記配線部材と接続される端面
    配線部材を形成する端面配線部材形成工程とを備えてい
    ることを特徴とする半導体パッケージ製造方法。
  5. 【請求項５】前記研磨工程は、前記中間基板の表面側に
    形成されたストッパ層が露出するまで行うことを特徴と
    する請求項４に記載の半導体パッケージ製造方法。
JP2000063874A 2000-03-08 2000-03-08 半導体パッケージ及びその製造方法 Pending JP2001250902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000063874A JP2001250902A (ja) 2000-03-08 2000-03-08 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000063874A JP2001250902A (ja) 2000-03-08 2000-03-08 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001250902A true JP2001250902A (ja) 2001-09-14

Family

ID=18583666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000063874A Pending JP2001250902A (ja) 2000-03-08 2000-03-08 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001250902A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268701A (ja) * 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
EP1770776A2 (en) 2005-09-28 2007-04-04 TDK Corporation Semiconductor ic-embedded substrate and method for manufacturing same
JP2007535818A (ja) * 2004-04-30 2007-12-06 スタクテック・グループ・エルピー 重ねモジュールシステムと方法
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7759784B2 (en) 2004-08-20 2010-07-20 Panasonic Corporation 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
US7761982B2 (en) 2005-12-19 2010-07-27 Tdk Corporation Method for manufacturing IC-embedded substrate
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
US8035217B2 (en) 2007-06-08 2011-10-11 Nec Corporation Semiconductor device and method for manufacturing same
US8354338B2 (en) * 2006-08-02 2013-01-15 Unimicron Technology Corp. Carrier board structure with embedded semiconductor chip and fabrication method thereof
JP2016201565A (ja) * 2010-07-23 2016-12-01 テッセラ，インコーポレイテッド 超小型電子ユニット
WO2020110620A1 (ja) * 2018-11-27 2020-06-04 リンテック株式会社 半導体装置の製造方法
CN115662973A (zh) * 2022-11-09 2023-01-31 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
JP2005268701A (ja) * 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
JP2007535818A (ja) * 2004-04-30 2007-12-06 スタクテック・グループ・エルピー 重ねモジュールシステムと方法
US7759784B2 (en) 2004-08-20 2010-07-20 Panasonic Corporation 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
EP1770776A2 (en) 2005-09-28 2007-04-04 TDK Corporation Semiconductor ic-embedded substrate and method for manufacturing same
US7544537B2 (en) 2005-09-28 2009-06-09 Tdk Corporation Semiconductor IC-embedded substrate and method for manufacturing same
US7761982B2 (en) 2005-12-19 2010-07-27 Tdk Corporation Method for manufacturing IC-embedded substrate
US8354338B2 (en) * 2006-08-02 2013-01-15 Unimicron Technology Corp. Carrier board structure with embedded semiconductor chip and fabrication method thereof
US8035217B2 (en) 2007-06-08 2011-10-11 Nec Corporation Semiconductor device and method for manufacturing same
US8975150B2 (en) 2007-06-08 2015-03-10 Renesas Electronics Corporation Semiconductor device manufacturing method
JP2016201565A (ja) * 2010-07-23 2016-12-01 テッセラ，インコーポレイテッド 超小型電子ユニット
US9966303B2 (en) 2010-07-23 2018-05-08 Tessera, Inc. Microelectronic elements with post-assembly planarization
US10559494B2 (en) 2010-07-23 2020-02-11 Tessera, Inc. Microelectronic elements with post-assembly planarization
WO2020110620A1 (ja) * 2018-11-27 2020-06-04 リンテック株式会社 半導体装置の製造方法
JPWO2020110620A1 (ja) * 2018-11-27 2021-10-14 リンテック株式会社 半導体装置の製造方法
JP7438973B2 (ja) 2018-11-27 2024-02-27 リンテック株式会社 半導体装置の製造方法
CN115662973A (zh) * 2022-11-09 2023-01-31 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法
CN115662973B (zh) * 2022-11-09 2023-12-29 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法

Similar Documents

Publication Publication Date Title
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
US6841862B2 (en) Semiconductor package board using a metal base
US6406942B2 (en) Flip chip type semiconductor device and method for manufacturing the same
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
TWI517322B (zh) 半導體元件及其製作方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
US20050023030A1 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
TWI402954B (zh) Assembly board and semiconductor module
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
KR20010067293A (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
US20050035464A1 (en) [electrical package and manufacturing method thereof]
TWI704658B (zh) 封裝基板
US10181411B2 (en) Method for fabricating a carrier-less silicon interposer
US8957516B2 (en) Low cost and high performance flip chip package
US11574858B2 (en) Foil-based package with distance compensation
WO1997008748A1 (en) Chip-size package, method of manufacturing same, and second level packaging
JP2001250902A (ja) 半導体パッケージ及びその製造方法
US20230136788A1 (en) Semiconductor substrate structure and manufacturing method thereof
TW201517224A (zh) 半導體裝置以及其製備方法
US20200343212A1 (en) Wiring structure and method for manufacturing the same
US5908304A (en) Mass memory and method for the manufacture of mass memories
KR20080102637A (ko) 반도체 소자 패키지 및 그 제조 방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法