JP2007194303A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007194303A JP2007194303A JP2006009365A JP2006009365A JP2007194303A JP 2007194303 A JP2007194303 A JP 2007194303A JP 2006009365 A JP2006009365 A JP 2006009365A JP 2006009365 A JP2006009365 A JP 2006009365A JP 2007194303 A JP2007194303 A JP 2007194303A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- back surface
- wafer substrate
- dicing tape
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
【解決手段】第1の半導体チップ2が形成された第1のシリコンウェーハ基板1を可塑剤を含まないダイシングテープ4に貼り合わせてダイシング処理を行なって個片化された第1の半導体チップを得る。そして、第1の半導体チップ2上に第2の半導体チップ6を配置し、加熱処理を施して第1のチップ側バンプ3と第2のチップ側バンプ7とを溶融することで第1の半導体チップと第2の半導体チップとを電気的に接続した後に、実装基板に実装を行なう。
【選択図】図1
Description
そして、第1のチップ側バンプ及び第2のチップ側バンプを溶融するための加熱処理によって、第1の半導体チップの裏面に付着した可塑剤が高温加熱されて溶融する。溶融した可塑剤は第1の半導体チップの裏面全面に広がり、第1の半導体チップの裏面を可塑剤が被覆することとなる。
この様にして第1の半導体チップの裏面に形成される可塑剤の皮膜が第1の半導体チップとダイボンド剤との接着性を低下させるために、第1の半導体チップの裏面とダイボンド剤との界面で剥離が発生するのである。
例えば、単一の半導体チップを実装基板に搭載する場合には、ダイシングテープに含まれる可塑剤が半導体チップの裏面に付着したとしても、加熱処理が行なわれることなく実装基板に搭載されるために、半導体チップの裏面に付着した可塑剤が溶融して半導体チップの裏面に皮膜を形成することがなく、半導体チップの裏面とダイボンド剤との界面での剥離が問題とされることは少ない。
従って、半導体チップの裏面とダイボンド剤との界面での剥離が問題とされるのは、半導体チップを実装基板に搭載する前に加熱処理を行なう場合(例えば、加熱処理で第1のチップ側バンプと第2のチップ側バンプを溶融して第1の半導体チップと第2の半導体チップとを電気的に接続した後に、第1の半導体チップを実装基板に搭載する場合)であると考えられる。
即ち、第1の半導体チップの薄膜化に伴って、ウェーハ基板の裏面(第1の半導体チップの裏面)が粗い場合には、即ち、ウェーハ基板(第1の半導体チップ)の裏面に凹凸がある場合には、ウェーハ基板(第1の半導体チップ)の裏面の凹凸に起因してクラックが発生することが考えられる。そこで、ウェーハ基板の裏面粗さを所定の平坦度以上とする裏面研磨処理を施し、ウェーハ基板の裏面の凹凸を低減することでウェーハ基板や第1の半導体チップに生じるクラックを抑制することができるのである。
図1は本発明を適用した半導体装置の製造方法の一例である半導体パッケージの製造方法を説明するための模式図であり、本発明を適用した半導体パッケージの製造方法では、先ず、第1のシリコンウェーハ基板1に複数の第1の半導体チップ2(下側チップ)を形成し、各第1の半導体チップの電極(図示せず)にはんだを主成分とする第1のチップ側バンプ3を形成する(図1(a)参照。)。
従って、第2のシリコンウェーハ基板のダイシング処理を行なうためのダイシングテープは、ダイシングテープ中に可塑剤を含むもの(例えば、塩化ビニルを主成分とするテープ基材の表面にアクリル系粘着剤を主成分とする粘着剤が塗布されたダイシングテープ)であっても良いし、ダイシングテープ中に可塑剤を含まないもの(例えば、ポリオレフィンを主成分とするテープ基材の表面にアクリル系粘着剤を主成分とする粘着剤が塗布されたダイシングテープ)であっても良い。
そして、第1の半導体チップの裏面に可塑剤が付着することがないために、第1の半導体チップ及び第2の半導体チップ全体に加熱処理を施したとしても、第1の半導体チップの裏面を可塑剤が被覆することは無い。
即ち、第1のシリコンウェーハ基板のダイシング処理を行なうために用いるダイシングテープとして可塑剤を含まないダイシングテープを用いることによって、第1の半導体チップの裏面とダイボンド剤との界面での剥離を抑制することができることが分かる。
なお、実施例1〜実施例5ではR=0.1であり、ダイシングテープへの貼り合わせ前の第1のシリコンウェーハ基板の裏面の粗さとチップソート後の第1の半導体チップの裏面の粗さが略同一ということが、第1の半導体チップの裏面に可塑剤が付着していないことを意味することも分かる。
なお、比較例2では、ポリッシング処理を施していないために第1の半導体チップの裏面とダイボンド剤との界面での剥離は発生していないものの、ポリッシング処理を施していないために、Ra(1)=400nm、Ra(2)=450と第1の半導体チップの裏面の粗さが粗く、第1の半導体チップにクラックが発生する恐れがある。
2 第1の半導体チップ
3 第1のチップ側バンプ
4 ダイシングテープ
4a テープ基材
4b 粘着剤
5 第2のシリコンウェーハ基板
6 第2の半導体チップ
7 第2のチップ側バンプ
8 ダイシングテープ
8a テープ基材
8b 粘着剤
9 アンダーフィル材
10 ダイボンド剤
11 実装基板
12 ボンディングワイヤー
13 モールド樹脂
Claims (3)
- ウェーハ基板に複数の第1の半導体チップを形成する工程と、
前記第1の半導体チップに第1の突起電極を形成する工程と、
前記ウェーハ基板をダイシングテープに貼り合わせ、同ウェーハ基板を前記第1の半導体チップ毎に個片化する工程と、
前記第1の半導体チップ上に第2の突起電極が形成された第2の半導体チップを、前記第1の突起電極と前記第2の突起電極が接触する様に配置する工程と、
加熱処理により前記第1の突起電極と前記第2の突起電極を溶融して一体化し、前記第1の半導体チップと前記第2の半導体チップとを電気的に接続する工程と、
前記第2の半導体チップと電気的に接続された前記第1の半導体チップをダイボンド剤を介して基板上に搭載し、前記第1の半導体チップ及び前記第2の半導体チップを封止する工程とを備える半導体装置の製造方法において、
前記ダイシングテープは、同ダイシングテープに貼り合わせ前の前記ウェーハ基板の裏面粗さと同ダイシングテープを剥離した後の前記第1の半導体チップの裏面粗さが略同一となる様に構成された
ことを特徴とする半導体装置の製造方法。 - 前記ウェーハ基板の裏面粗さを所定の平坦度以上とする裏面研磨処理を施す工程を備える
請求項1に記載の半導体装置の製造方法。 - 前記ダイシングテープはダイシングテープ基材と該ダイシングテープ基材の表面に塗布された粘着材とを備え、前記ダイシングテープ基材はポリオレフィン、ポリエステル、エチレン共重合体、ポリウレタン、アイオノマー樹脂、ポリスチレン、ポリカーボネートまたはフッ素樹脂のいずれか1つを主成分とする
ことを特徴とする請求項1の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006009365A JP4774999B2 (ja) | 2006-01-18 | 2006-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006009365A JP4774999B2 (ja) | 2006-01-18 | 2006-01-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194303A true JP2007194303A (ja) | 2007-08-02 |
JP4774999B2 JP4774999B2 (ja) | 2011-09-21 |
Family
ID=38449775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006009365A Expired - Fee Related JP4774999B2 (ja) | 2006-01-18 | 2006-01-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4774999B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011102947A (ja) * | 2009-11-12 | 2011-05-26 | Seiko Epson Corp | 表示装置用パネルおよび表示装置 |
JP2011228447A (ja) * | 2010-04-19 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム |
WO2022210435A1 (ja) * | 2021-04-01 | 2022-10-06 | 日東電工株式会社 | 部材供給用シート |
CN115910802A (zh) * | 2022-11-03 | 2023-04-04 | 湖南元芯传感科技有限责任公司 | 一种碳基管场效应晶体管生物传感器封装方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61243878A (ja) * | 1985-04-22 | 1986-10-30 | Sanee Kagaku Kogyo Kk | ダイシングテ−プ |
JPH0312942A (ja) * | 1989-06-12 | 1991-01-21 | Sharp Corp | 半導体装置の封止方法および半導体チップ |
JP2001329236A (ja) * | 2000-05-22 | 2001-11-27 | Denki Kagaku Kogyo Kk | テープ |
JP2005026633A (ja) * | 2003-07-04 | 2005-01-27 | Sony Corp | 半導体パッケージの製造方法 |
JP2005045041A (ja) * | 2003-07-23 | 2005-02-17 | Sony Corp | 半導体パッケージおよびその製造方法 |
JP2005064362A (ja) * | 2003-08-19 | 2005-03-10 | Nec Electronics Corp | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
JP2005264122A (ja) * | 2004-03-22 | 2005-09-29 | Kureha Chem Ind Co Ltd | 軟質制電性樹脂組成物および半導体(半)製品キャリアシート |
JP2005298600A (ja) * | 2004-04-08 | 2005-10-27 | Sekisui Chem Co Ltd | 粘着シート |
JP2006005159A (ja) * | 2004-06-17 | 2006-01-05 | Shin Etsu Chem Co Ltd | ダイシング・ダイボンド用接着テープ |
-
2006
- 2006-01-18 JP JP2006009365A patent/JP4774999B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61243878A (ja) * | 1985-04-22 | 1986-10-30 | Sanee Kagaku Kogyo Kk | ダイシングテ−プ |
JPH0312942A (ja) * | 1989-06-12 | 1991-01-21 | Sharp Corp | 半導体装置の封止方法および半導体チップ |
JP2001329236A (ja) * | 2000-05-22 | 2001-11-27 | Denki Kagaku Kogyo Kk | テープ |
JP2005026633A (ja) * | 2003-07-04 | 2005-01-27 | Sony Corp | 半導体パッケージの製造方法 |
JP2005045041A (ja) * | 2003-07-23 | 2005-02-17 | Sony Corp | 半導体パッケージおよびその製造方法 |
JP2005064362A (ja) * | 2003-08-19 | 2005-03-10 | Nec Electronics Corp | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 |
JP2005264122A (ja) * | 2004-03-22 | 2005-09-29 | Kureha Chem Ind Co Ltd | 軟質制電性樹脂組成物および半導体(半)製品キャリアシート |
JP2005298600A (ja) * | 2004-04-08 | 2005-10-27 | Sekisui Chem Co Ltd | 粘着シート |
JP2006005159A (ja) * | 2004-06-17 | 2006-01-05 | Shin Etsu Chem Co Ltd | ダイシング・ダイボンド用接着テープ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011102947A (ja) * | 2009-11-12 | 2011-05-26 | Seiko Epson Corp | 表示装置用パネルおよび表示装置 |
JP2011228447A (ja) * | 2010-04-19 | 2011-11-10 | Nitto Denko Corp | フリップチップ型半導体裏面用フィルム |
WO2022210435A1 (ja) * | 2021-04-01 | 2022-10-06 | 日東電工株式会社 | 部材供給用シート |
CN115910802A (zh) * | 2022-11-03 | 2023-04-04 | 湖南元芯传感科技有限责任公司 | 一种碳基管场效应晶体管生物传感器封装方法 |
CN115910802B (zh) * | 2022-11-03 | 2024-02-20 | 湖南元芯传感科技有限责任公司 | 一种碳基管场效应晶体管生物传感器封装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4774999B2 (ja) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719042B2 (ja) | 半導体装置の製造方法 | |
US7615413B2 (en) | Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component | |
US7820487B2 (en) | Manufacturing method of semiconductor device | |
US8394677B2 (en) | Method of fabricating semiconductor device | |
US7648889B2 (en) | Production method for device | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
US9281182B2 (en) | Pre-cut wafer applied underfill film | |
TWI236747B (en) | Manufacturing process and structure for a flip-chip package | |
TW202125651A (zh) | 半導體裝置的製造方法及夾頭 | |
JP4774999B2 (ja) | 半導体装置の製造方法 | |
JP6698647B2 (ja) | 半導体装置の製造方法 | |
JP2009260226A (ja) | 半導体装置の製造方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
TW201236073A (en) | Pre-cut wafer applied underfill film on dicing tape | |
JP2001015531A (ja) | 半導体装置及びその製造方法 | |
JP4515129B2 (ja) | 半導体装置の製造方法 | |
JP2008159724A (ja) | 半導体装置の製造方法 | |
JP2017084903A (ja) | 半導体装置の製造方法 | |
JP7438973B2 (ja) | 半導体装置の製造方法 | |
US20120220081A1 (en) | Method of fabricating a semiconductor package structure | |
TWI240392B (en) | Process for packaging and stacking multiple chips with the same size | |
US20130181343A1 (en) | Multi-chip package and method of manufacturing the same | |
JP2007142128A (ja) | 半導体装置およびその製造方法 | |
TWI293189B (en) | Method for thinning wafer | |
TWI832923B (zh) | 半導體裝置之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090109 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |