JP2007194303A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007194303A
JP2007194303A JP2006009365A JP2006009365A JP2007194303A JP 2007194303 A JP2007194303 A JP 2007194303A JP 2006009365 A JP2006009365 A JP 2006009365A JP 2006009365 A JP2006009365 A JP 2006009365A JP 2007194303 A JP2007194303 A JP 2007194303A
Authority
JP
Japan
Prior art keywords
semiconductor chip
back surface
wafer substrate
dicing tape
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006009365A
Other languages
English (en)
Other versions
JP4774999B2 (ja
Inventor
Kiyotaka Hori
清隆 堀
Keiji Matsumoto
圭司 松本
Michio Takasu
教夫 高須
Yoji Matsubara
洋二 松原
Masakazu Oda
正教 小田
Naoto Sasaki
直人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006009365A priority Critical patent/JP4774999B2/ja
Publication of JP2007194303A publication Critical patent/JP2007194303A/ja
Application granted granted Critical
Publication of JP4774999B2 publication Critical patent/JP4774999B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】第１の半導体チップとダイボンド剤との界面での剥離を抑制することができる半導体パッケージの製造方法を提供する。
【解決手段】第１の半導体チップ２が形成された第１のシリコンウェーハ基板１を可塑剤を含まないダイシングテープ４に貼り合わせてダイシング処理を行なって個片化された第１の半導体チップを得る。そして、第１の半導体チップ２上に第２の半導体チップ６を配置し、加熱処理を施して第１のチップ側バンプ３と第２のチップ側バンプ７とを溶融することで第１の半導体チップと第２の半導体チップとを電気的に接続した後に、実装基板に実装を行なう。
【選択図】図１

Description

本発明は半導体装置の製造方法に関する。詳しくは、突起電極によって電気的に接続された２つの半導体チップを備える半導体装置の製造方法に係るものである。
現在、各種電化製品の小型化、高性能化に伴い、その内部に使用される半導体パッケージの高密度化が進み、半導体パッケージ内に高密度に半導体チップを実装するための高密度実装技術も益々進歩している。その１つとして、フリップチップ方式による実装技術（例えば、特許文献１参照。）を用いて第１の半導体チップの上に第２の半導体チップを直接フェースダウンで電気的に接続し、電気的に接続された第１の半導体チップと第２の半導体チップとを回路基板（実装基板）に実装する技術がある。
以下、フリップチップ方式によって電気的に接続された２つの半導体チップを備える半導体パッケージの製造方法について図面を用いて説明する。即ち、従来の半導体パッケージの製造方法について説明する。
従来の半導体パッケージの製造方法では、先ず、第１のシリコンウェーハ基板１０１に複数の第１の半導体チップ１０２を形成し、各第１の半導体チップの電極（図示せず）にはんだを主成分とし、一般的にバンプと称される突起電極１０３（以下、第１のチップ側バンプと称する。）を形成する（図２（ａ）参照。）。
次に、第１のシリコンウェーハ基板のバックグラインド処理を行って第１のシリコンウェーハ基板の薄膜化を行なった後に（図２（ｂ）参照。）、第１のシリコンウェーハ基板の裏面のポリッシング処理を行なって第１のシリコンウェーハ基板の裏面の粗さを１０ｎｍ以下とする。
続いて、塩化ビニルを主成分とするテープ基材１０４ａの表面にアクリル系粘着剤を主成分とする粘着剤１０４ｂが塗布されたダイシングテープ１０４に第１のシリコンウェーハ基板を貼り合わせてダイシング処理を行なって第１の半導体チップ毎に第１のシリコンウェーハ基板を個片化する（図２（ｃ）参照。）。
また、第１の半導体チップの形成とは別に、第２のシリコンウェーハ基板１０５に複数の第２の半導体チップ１０６を形成し、各第２の半導体チップの電極（図示せず）にはんだを主成分とする突起電極１０７（以下、第２のチップ側バンプと称する。）を形成する（図２（ｄ）参照。）。
次に、第２のシリコンウェーハ基板のバックグラインド処理を行なって第２のシリコンウェーハ基板の薄膜化を行なった後に（図２（ｅ）参照。）、第２のシリコンウェーハ基板の裏面のポリッシング処理を行なって裏面の粗さを１０ｎｍ以下とする。
続いて、塩化ビニルを主成分とするテープ基材の表面にアクリル系粘着剤を主成分とする粘着剤が塗布されたダイシングテープ１０４に第２のシリコンウェーハ基板を貼り合わせてダイシング処理を行なって第２の半導体チップ毎に第２のシリコンウェーハ基板を個片化する（図２（ｆ）参照。）。
次に、第１の半導体チップ上に第２の半導体チップを、第１のチップ側バンプと第２のチップ側バンプが接触する様に配置した状態で（図２（ｇ）参照。）、第１の半導体チップ及び第２の半導体チップ全体に加熱処理を施して第１のチップ側バンプ及び第２のチップ側バンプを溶融し、第１のチップ側バンプ及び第２のチップ側バンプを一体化することで第１の半導体チップと第２の半導体チップとを電気的に接続する（図２（ｈ）参照。）。
続いて、第１の半導体チップと第２の半導体チップとの間隙にアンダーフィル材１０８を充填した後、ダイボンド剤１０９を介して第１の半導体チップを実装基板１１０上に搭載し、第１の半導体チップと実装基板とをボンディングワイヤー１１１によって電気的に接続する。その後、実装基板を上金型と下金型とから成るモールド成型金型（図示せず）に装填し、エポキシ樹脂と無機酸化物フィラーを主成分とするモールド樹脂１１２をモールド成型金型内に注入することによって、図２（ｉ）で示す様な半導体パッケージを得ることができる。
特開平６−１１２４０２号公報
しかしながら、上記した従来の半導体パッケージの製造方法で得られる半導体パッケージは、マザーボードに実装するリフロー工程にて第１の半導体チップの裏面とダイボンド剤との界面で剥離が発生することがある。以下、この点について詳細に説明を行う。
即ち、塩化ビニルを主成分とするテープ基材にはフタル酸エステル類等の可塑剤が含まれており、第１のシリコンウェーハ基板をダイシングテープに貼り合わせることで、第１のシリコンウェーハ基板の裏面（第１の半導体チップの裏面）に可塑剤が付着することになる。
そして、第１のチップ側バンプ及び第２のチップ側バンプを溶融するための加熱処理によって、第１の半導体チップの裏面に付着した可塑剤が高温加熱されて溶融する。溶融した可塑剤は第１の半導体チップの裏面全面に広がり、第１の半導体チップの裏面を可塑剤が被覆することとなる。
この様にして第１の半導体チップの裏面に形成される可塑剤の皮膜が第１の半導体チップとダイボンド剤との接着性を低下させるために、第１の半導体チップの裏面とダイボンド剤との界面で剥離が発生するのである。
なお、第１の半導体チップの裏面とダイボンド剤との界面で生じる剥離については、第１の半導体チップの裏面に付着した可塑剤が溶融して第１の半導体チップの裏面に皮膜を形成することが主な原因であると考えられる。よって、実装基板上に搭載する前段階で第１の半導体チップに加熱処理を行なわない場合には第１の半導体チップの裏面とダイボンド剤との界面での剥離が問題とされることは少ない。
例えば、単一の半導体チップを実装基板に搭載する場合には、ダイシングテープに含まれる可塑剤が半導体チップの裏面に付着したとしても、加熱処理が行なわれることなく実装基板に搭載されるために、半導体チップの裏面に付着した可塑剤が溶融して半導体チップの裏面に皮膜を形成することがなく、半導体チップの裏面とダイボンド剤との界面での剥離が問題とされることは少ない。
従って、半導体チップの裏面とダイボンド剤との界面での剥離が問題とされるのは、半導体チップを実装基板に搭載する前に加熱処理を行なう場合（例えば、加熱処理で第１のチップ側バンプと第２のチップ側バンプを溶融して第１の半導体チップと第２の半導体チップとを電気的に接続した後に、第１の半導体チップを実装基板に搭載する場合）であると考えられる。
本発明は以上の点に鑑みて創案されたものであって、半導体チップとダイボンド剤との界面での剥離を抑制することができる半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、ウェーハ基板に複数の第１の半導体チップを形成する工程と、前記第１の半導体チップに第１の突起電極を形成する工程と、前記ウェーハ基板をダイシングテープに貼り合わせ、同ウェーハ基板を前記第１の半導体チップ毎に個片化する工程と、前記第１の半導体チップ上に第２の突起電極が形成された第２の半導体チップを、前記第１の突起電極と前記第２の突起電極が接触する様に配置する工程と、加熱処理により前記第１の突起電極と前記第２の突起電極を溶融して一体化し、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する工程と、前記第２の半導体チップと電気的に接続された前記第１の半導体チップをダイボンド剤を介して基板上に搭載し、前記第１の半導体チップ及び前記第２の半導体チップを封止する工程とを備える半導体装置の製造方法において、前記ダイシングテープは、同ダイシングテープに貼り合わせ前の前記ウェーハ基板の裏面粗さと同ダイシングテープを剥離した後の前記第１の半導体チップの裏面粗さが略同一となる様に構成されている。
ここで、ダイシングテープが、同ダイシングテープに貼り合わせ前のウェーハ基板の裏面粗さと同ダイシングテープを剥離した後の第１の半導体チップの裏面粗さが略同一となる様に構成されたことによって、即ち、ダイシングテープが可塑剤を含まない様に構成されたことによって、第１の半導体チップの裏面に可塑剤が付着することが無く、加熱処理によっても第１の半導体チップの裏面が可塑剤で被覆されることが無い。
なお、「ダイシングテープが、同ダイシングテープに貼り合わせ前のウェーハ基板の裏面粗さと同ダイシングテープを剥離した後の第１の半導体チップの裏面粗さが略同一となる様に構成された」ということは、「ダイシングテープが可塑剤を含まない様に構成された」ということを意味するものである。即ち、ダイシングテープ中に可塑剤を含む場合には、ダイシングテープにウェーハ基板を貼り合せた際にウェーハ基板の裏面（第１の半導体チップの裏面）に可塑剤が付着してしまうために、ダイシングテープに貼り合わせる前のウェーハ基板の裏面と比較するとダイシングテープを剥離した後の第１の半導体チップの裏面粗さは増大する（第１の半導体チップの裏面は可塑剤が付着することにより粗くなる）。従って、ダイシングテープに貼り合わせる前のウェーハ基板の裏面と比較してダイシングテープを剥離した後の第１の半導体チップの裏面粗さがそれほど増大していない場合、即ち、ダイシングテープに貼り合わせる前のウェーハ基板の裏面の粗さとダイシングテープを剥離した後の第１の半導体チップの裏面の粗さが略同一である場合にはウェーハ基板（第１の半導体チップ）の裏面に可塑剤が付着していないということであり、このことはダイシングテープ中に可塑剤を含まないということを意味するものである。
また、ウェーハ基板の裏面粗さを所定の平坦度以上とする裏面研磨処理を施すことによって、即ち、ウェーハ基板の裏面を平滑な状態とすることによってウェーハ基板や第１の半導体チップに生じるクラックを抑制することが可能となる。
即ち、第１の半導体チップの薄膜化に伴って、ウェーハ基板の裏面（第１の半導体チップの裏面）が粗い場合には、即ち、ウェーハ基板（第１の半導体チップ）の裏面に凹凸がある場合には、ウェーハ基板（第１の半導体チップ）の裏面の凹凸に起因してクラックが発生することが考えられる。そこで、ウェーハ基板の裏面粗さを所定の平坦度以上とする裏面研磨処理を施し、ウェーハ基板の裏面の凹凸を低減することでウェーハ基板や第１の半導体チップに生じるクラックを抑制することができるのである。
本発明の半導体装置の製造方法では、第１の半導体チップの裏面に可塑剤が付着することが無く、加熱処理によっても第１の半導体チップの裏面が可塑剤によって被覆されることが無いために、第１の半導体チップとダイボンド剤との界面での剥離を抑制することができ、信頼性の高い半導体装置を得ることができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体装置の製造方法の一例である半導体パッケージの製造方法を説明するための模式図であり、本発明を適用した半導体パッケージの製造方法では、先ず、第１のシリコンウェーハ基板１に複数の第１の半導体チップ２（下側チップ）を形成し、各第１の半導体チップの電極（図示せず）にはんだを主成分とする第１のチップ側バンプ３を形成する（図１（ａ）参照。）。
次に、第１のシリコンウェーハ基板のバックグラインド処理を行なって第１のシリコンウェーハ基板の薄膜化を行なった後に（図１（ｂ）参照。）、第１のシリコンウェーハ基板の裏面のポリッシング処理を行なって第１のシリコンウェーハ基板の裏面の粗さを１０ｎｍ以下とする。具体的には、第１シリコンウェーハ基板の裏面の粗さＲａ（１）を１．０ｎｍとする。なお、ポリッシング処理は裏面研磨処理の一例である。
ここで、第１のシリコンウェーハ基板の裏面にポリッシング処理を行なって第１のシリコンウェーハ基板（第１の半導体チップ）の裏面の粗さを１０ｎｍ以下とするのは、第１のシリコンウェーハ基板（第１の半導体チップ）にクラックが発生するのを抑制するためである。即ち、第１の半導体チップの薄膜化に伴って第１の半導体チップの裏面が粗い場合には、第１の半導体チップの裏面の凹凸に起因してクラックが発生することが考えられる。従って、第１のシリコンウェーハ基板の裏面にポリッシング処理を行なって、第１のシリコンウェーハ基板（第１の半導体チップ）の裏面の粗さを１０ｎｍ以下として第１のシリコンウェーハ基板の裏面の凹凸を低減することで第１のシリコンウェーハ基板（第１の半導体チップ）に発生するクラックを抑制するのである。
なお、第１のシリコンウェーハ基板にバックグラインド処理を行なったままの状態（第１の半導体チップの裏面が粗い状態）であったとしても第１のシリコンウェーハ基板（第１の半導体チップ）にクラックが生じない程度に第１のシリコンウェーハ基板（第１の半導体チップ）が厚みを有する場合には、第１のシリコンウェーハ基板の裏面にはポリッシング処理を行なわない方が好ましい。つまり、ポリッシング処理を行なわずに第１の半導体チップの裏面を粗い状態のままにすることで、いわゆるアンカー効果によって第１の半導体チップの裏面とダイボンド剤との界面での剥離を抑制することができる。従って、ポリッシング処理を行なわなくてもクラックが発生しない程度にシリコンウェーハ基板が厚みを有する場合には、ポリッシング処理を行なわない方が好ましい。
続いて、ポリオレフィン（ポリエチレン、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテンなど）を主成分とするテープ基材４ａの表面にアクリル系粘着剤を主成分とする粘着剤４ｂが塗布された粘着力が４１ｋＰａであるダイシングテープ４に第１のシリコンウェーハ基板を貼り合わせてダイシング処理を行なって第１の半導体チップ毎に第１のシリコンウェーハ基板を個片化する（図１（ｃ）参照。）。
ここで、第１のシリコンウェーハ基板のダイシング処理を行なうためのダイシングテープは、ダイシング処理後に第１の半導体チップから剥離を行なった際に、第１の半導体チップの裏面に可塑剤が付着しないもの、即ち、ダイシングテープ中に可塑剤を含まないものであれば必ずしもポリオレフィンを主成分とするテープ基材の表面にアクリル系粘着剤を主成分とする粘着剤が塗布されたものでなくても良く、例えば、ポリエステル（ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、ポリブチレンナフタレートなど）を主成分とするテープ基材や、エステル共重合体（エチレン・酢酸ビニル共重合体、エチレン・（メタ）アクリル酸共重合体、エチレン・（メタ）アクリル酸エステル共重合体など）を主成分とするテープ基材や、ポリウレタンを主成分とするテープ基材、アイオノマー樹脂を主成分とするテープ基材や、ポリスチレンを主成分とするテープ基材、ポリカーボネートを主成分とするテープ基材や、フッ素樹脂を主成分とするテープ基材の表面にアクリル系粘着剤を主成分とする粘着剤が塗布されたダイシングテープであっても良い。
また、第１の半導体チップの形成とは別に、第２のシリコンウェーハ基板５に複数の第２の半導体チップ６（上側チップ）を形成し、各第２の半導体チップの電極（図示せず）にはんだを主成分とする第２のチップ側バンプ７を形成する（図１（ｄ）参照。）。
次に、第２のシリコンウェーハ基板のバックグラインド処理を行なって第２のシリコンウェーハ基板の薄膜化を行なった後に（図１（ｅ）参照。）、第２のシリコンウェーハ基板の裏面のポリッシング処理を行なって第２のシリコンウェーハ基板の裏面の粗さを１０ｎｍ以下とする。
ここで、第２のシリコンウェーハ基板の裏面にポリッシング処理を行なって第２のシリコンウェーハ基板（第２の半導体チップ）の裏面の粗さを１０ｎｍ以下とするのは、第２のシリコンウェーハ基板（第２の半導体チップ）にクラックが発生するのを抑制するためである。即ち、第２の半導体チップの薄膜化に伴って第２の半導体チップの裏面が粗い場合には、第２の半導体チップの裏面の凹凸に起因してクラックが発生することが考えられる。従って、第２のシリコンウェーハ基板の裏面にポリッシング処理を行なって、第２のシリコンウェーハ基板（第２の半導体チップ）の裏面の粗さを１０ｎｍ以下として第２のシリコンウェーハ基板の裏面の凹凸を低減することで第２のシリコンウェーハ基板（第２の半導体チップ）に発生するクラックを抑制するのである。
続いて、第１の半導体チップで用いたものと同じポリオレフィン（ポリエチレン、ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテンなど）を主成分とするテープ基材８ａの表面にアクリル系粘着剤を主成分とする粘着剤８ｂが塗布されたダイシングテープ８に第２のシリコンウェーハ基板を貼り合わせてダイシング処理を行なって第２の半導体チップ毎に第２のシリコンウェーハ基板を個片化する（図１（ｆ）参照。）。
なお、第２の半導体チップの裏面は実装基板への搭載面ではないために、第２の半導体チップの裏面への可塑剤の付着は問題視されない。即ち、第１の半導体チップの裏面はダイボンド剤を介して実装基板に搭載されるために、第１の半導体チップの裏面への可塑剤の付着に起因して第１の半導体チップの裏面とダイボンド剤との界面での剥離が生じるものの、第２の半導体チップの裏面は実装基板に搭載される側の面ではないので、第２の半導体チップの裏面への可塑剤の付着は問題視されることは無い。
従って、第２のシリコンウェーハ基板のダイシング処理を行なうためのダイシングテープは、ダイシングテープ中に可塑剤を含むもの（例えば、塩化ビニルを主成分とするテープ基材の表面にアクリル系粘着剤を主成分とする粘着剤が塗布されたダイシングテープ）であっても良いし、ダイシングテープ中に可塑剤を含まないもの（例えば、ポリオレフィンを主成分とするテープ基材の表面にアクリル系粘着剤を主成分とする粘着剤が塗布されたダイシングテープ）であっても良い。
次に、第１の半導体チップ上に第２の半導体チップを、第１のチップ側バンプと第２のチップ側バンプが接触する様に配置した状態で（図１（ｇ）参照。）、第１の半導体チップ及び第２の半導体チップ全体に加熱処理を施して（第１のチップ側バンプ及び第２のチップ側バンプを電気的に接続する温度Ｔが３００℃となる様に加熱処理を施して）、第１のチップ側バンプ及び第２のチップ側バンプを溶融し、第１のチップ側バンプ及び第２のチップ側バンプを一体化することで第１の半導体チップと第２の半導体チップとを電気的に接続する（図１（ｈ）参照。）。
ここで、第１のシリコンウェーハ基板のダイシング処理を行なうためのダイシングテープ中に可塑剤を含まないために、第１の半導体チップの裏面に可塑剤が付着することがない。このことは、チップソート後の第１の半導体チップの裏面の粗さＲａ（２）が１．１と、ダイシングテープへの貼り合わせ前の第１のシリコンウェーハ基板の裏面の粗さとチップソート後の第１の半導体チップの裏面の粗さが略同一（Ｒ＝｛Ｒａ（２）−Ｒａ（１）｝／Ｒａ（１）＝０．１）であることからも明らかである。
そして、第１の半導体チップの裏面に可塑剤が付着することがないために、第１の半導体チップ及び第２の半導体チップ全体に加熱処理を施したとしても、第１の半導体チップの裏面を可塑剤が被覆することは無い。
続いて、第１の半導体チップと第２の半導体チップとの間隙にアンダーフィル材９を充填した後、ダイボンド剤１０を介して第１の半導体チップを実装基板１１上に搭載し、第１の半導体チップと実装基板とをボンディングワイヤー１２によって電気的に接続する。その後、実装基板を上金型と下金型とから成る成型金型（図示せず）に装填し、エポキシ樹脂と無機酸化物フィラーを主成分とするモールド樹脂１３をモールド成型金型内に注入することによって、図１（ｉ）で示す様な半導体パッケージを得ることができる。
上記の様にして得られた半導体パッケージ２０個に対して吸湿リフロー試験を行なったところ、第１の半導体チップの裏面とダイボンド剤との界面で剥離が発生するものは全く無かった（表１中の実施例１を参照。）。
上記した実施例１と同様の方法で、半導体パッケージを製造して吸湿リフロー試験を行なった結果を表１に示す。なお、表１中実施例２は第１のシリコンウェーハ基板のダイシング処理を行なうために粘着力が４３ｋＰａのダイシングテープを用いた場合であり、表１中実施例３は第１のシリコンウェーハ基板のダイシング処理を行なうために粘着力が４６ｋＰａのダイシングテープを用いた場合であり、表１中実施例４は第１のシリコンウェーハ基板のダイシング処理を行なうために粘着力が４９ｋＰａのダイシングテープを用いた場合であり、表１中実施例５は第１のシリコンウェーハ基板のダイシング処理を行なうために粘着力が５０ｋＰａのダイシングテープを用いた場合である。また、表１中比較例１は第１のシリコンウェーハ基板のダイシング処理を行なうためのダイシングテープとしてポリ塩化ビニルを主成分とするテープ基材を用いた場合であり、表１中比較例２はバックグラインド処理の後のポリッシング処理を施していない場合である。
Figure 2007194303
上記した表１中の比較例１から、第１のシリコンウェーハ基板のダイシング処理を行なうために可塑剤を含むダイシングテープを用いる場合（従来の半導体パッケージの製造方法の場合）には、２０個の半導体パッケージのうちの２個で剥離が発生したことが分かる。これに対して、表１中の実施例１〜実施例５から、第１のシリコンウェーハ基板のダイシング処理を行なうために可塑剤を含まないダイシングテープを用いる場合（本発明を適用した半導体パッケージの製造方法の場合）には、２０個の半導体パッケージのうちでは１つも剥離が発生しなかったことが分かる。
即ち、第１のシリコンウェーハ基板のダイシング処理を行なうために用いるダイシングテープとして可塑剤を含まないダイシングテープを用いることによって、第１の半導体チップの裏面とダイボンド剤との界面での剥離を抑制することができることが分かる。
なお、実施例１〜実施例５ではＲ＝０．１であり、ダイシングテープへの貼り合わせ前の第１のシリコンウェーハ基板の裏面の粗さとチップソート後の第１の半導体チップの裏面の粗さが略同一ということが、第１の半導体チップの裏面に可塑剤が付着していないことを意味することも分かる。
また、比較例２では第１のシリコンウェーハ基板のダイシング処理を行なうために用いるダイシングテープとして可塑剤を含むダイシングテープを用いているものの、ポリッシング処理を施していないために２０個の半導体パッケージのうちでは１つも剥離が発生していない。このことから、第１の半導体チップの薄膜化に伴うクラックを抑制すべく行なうポリッシング処理を施すことに起因して第１の半導体チップの裏面とダイボンド剤との界面で剥離が発生していることが分かる。
なお、比較例２では、ポリッシング処理を施していないために第１の半導体チップの裏面とダイボンド剤との界面での剥離は発生していないものの、ポリッシング処理を施していないために、Ｒａ（１）＝４００ｎｍ、Ｒａ（２）＝４５０と第１の半導体チップの裏面の粗さが粗く、第１の半導体チップにクラックが発生する恐れがある。
本発明を適用した半導体パッケージの製造方法を説明するための模式図である。 従来の半導体パッケージの製造方法を説明するための模式図である。
符号の説明
１ 第１のシリコンウェーハ基板
２ 第１の半導体チップ
３ 第１のチップ側バンプ
４ ダイシングテープ
４ａ テープ基材
４ｂ 粘着剤
５ 第２のシリコンウェーハ基板
６ 第２の半導体チップ
７ 第２のチップ側バンプ
８ ダイシングテープ
８ａ テープ基材
８ｂ 粘着剤
９ アンダーフィル材
１０ ダイボンド剤
１１ 実装基板
１２ ボンディングワイヤー
１３ モールド樹脂

Claims (3)

  1. ウェーハ基板に複数の第１の半導体チップを形成する工程と、
    前記第１の半導体チップに第１の突起電極を形成する工程と、
    前記ウェーハ基板をダイシングテープに貼り合わせ、同ウェーハ基板を前記第１の半導体チップ毎に個片化する工程と、
    前記第１の半導体チップ上に第２の突起電極が形成された第２の半導体チップを、前記第１の突起電極と前記第２の突起電極が接触する様に配置する工程と、
    加熱処理により前記第１の突起電極と前記第２の突起電極を溶融して一体化し、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する工程と、
    前記第２の半導体チップと電気的に接続された前記第１の半導体チップをダイボンド剤を介して基板上に搭載し、前記第１の半導体チップ及び前記第２の半導体チップを封止する工程とを備える半導体装置の製造方法において、
    前記ダイシングテープは、同ダイシングテープに貼り合わせ前の前記ウェーハ基板の裏面粗さと同ダイシングテープを剥離した後の前記第１の半導体チップの裏面粗さが略同一となる様に構成された
    ことを特徴とする半導体装置の製造方法。
  2. 前記ウェーハ基板の裏面粗さを所定の平坦度以上とする裏面研磨処理を施す工程を備える
    請求項１に記載の半導体装置の製造方法。
  3. 前記ダイシングテープはダイシングテープ基材と該ダイシングテープ基材の表面に塗布された粘着材とを備え、前記ダイシングテープ基材はポリオレフィン、ポリエステル、エチレン共重合体、ポリウレタン、アイオノマー樹脂、ポリスチレン、ポリカーボネートまたはフッ素樹脂のいずれか１つを主成分とする
    ことを特徴とする請求項１の半導体装置の製造方法。
JP2006009365A 2006-01-18 2006-01-18 半導体装置の製造方法 Expired - Fee Related JP4774999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006009365A JP4774999B2 (ja) 2006-01-18 2006-01-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006009365A JP4774999B2 (ja) 2006-01-18 2006-01-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007194303A true JP2007194303A (ja) 2007-08-02
JP4774999B2 JP4774999B2 (ja) 2011-09-21

Family

ID=38449775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006009365A Expired - Fee Related JP4774999B2 (ja) 2006-01-18 2006-01-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4774999B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011102947A (ja) * 2009-11-12 2011-05-26 Seiko Epson Corp 表示装置用パネルおよび表示装置
JP2011228447A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
WO2022210435A1 (ja) * 2021-04-01 2022-10-06 日東電工株式会社 部材供給用シート
CN115910802A (zh) * 2022-11-03 2023-04-04 湖南元芯传感科技有限责任公司 一种碳基管场效应晶体管生物传感器封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61243878A (ja) * 1985-04-22 1986-10-30 Sanee Kagaku Kogyo Kk ダイシングテ−プ
JPH0312942A (ja) * 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
JP2001329236A (ja) * 2000-05-22 2001-11-27 Denki Kagaku Kogyo Kk テープ
JP2005026633A (ja) * 2003-07-04 2005-01-27 Sony Corp 半導体パッケージの製造方法
JP2005045041A (ja) * 2003-07-23 2005-02-17 Sony Corp 半導体パッケージおよびその製造方法
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2005264122A (ja) * 2004-03-22 2005-09-29 Kureha Chem Ind Co Ltd 軟質制電性樹脂組成物および半導体（半）製品キャリアシート
JP2005298600A (ja) * 2004-04-08 2005-10-27 Sekisui Chem Co Ltd 粘着シート
JP2006005159A (ja) * 2004-06-17 2006-01-05 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61243878A (ja) * 1985-04-22 1986-10-30 Sanee Kagaku Kogyo Kk ダイシングテ−プ
JPH0312942A (ja) * 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
JP2001329236A (ja) * 2000-05-22 2001-11-27 Denki Kagaku Kogyo Kk テープ
JP2005026633A (ja) * 2003-07-04 2005-01-27 Sony Corp 半導体パッケージの製造方法
JP2005045041A (ja) * 2003-07-23 2005-02-17 Sony Corp 半導体パッケージおよびその製造方法
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2005264122A (ja) * 2004-03-22 2005-09-29 Kureha Chem Ind Co Ltd 軟質制電性樹脂組成物および半導体（半）製品キャリアシート
JP2005298600A (ja) * 2004-04-08 2005-10-27 Sekisui Chem Co Ltd 粘着シート
JP2006005159A (ja) * 2004-06-17 2006-01-05 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011102947A (ja) * 2009-11-12 2011-05-26 Seiko Epson Corp 表示装置用パネルおよび表示装置
JP2011228447A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
WO2022210435A1 (ja) * 2021-04-01 2022-10-06 日東電工株式会社 部材供給用シート
CN115910802A (zh) * 2022-11-03 2023-04-04 湖南元芯传感科技有限责任公司 一种碳基管场效应晶体管生物传感器封装方法
CN115910802B (zh) * 2022-11-03 2024-02-20 湖南元芯传感科技有限责任公司 一种碳基管场效应晶体管生物传感器封装方法

Also Published As

Publication number Publication date
JP4774999B2 (ja) 2011-09-21

Similar Documents

Publication Publication Date Title
JP4719042B2 (ja) 半導体装置の製造方法
US7615413B2 (en) Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component
US8394677B2 (en) Method of fabricating semiconductor device
US7820487B2 (en) Manufacturing method of semiconductor device
US7648889B2 (en) Production method for device
JPWO2008038345A6 (ja) 半導体装置の製造方法
TWI236747B (en) Manufacturing process and structure for a flip-chip package
US9281182B2 (en) Pre-cut wafer applied underfill film
JP4774999B2 (ja) 半導体装置の製造方法
JP6698647B2 (ja) 半導体装置の製造方法
JP2009260226A (ja) 半導体装置の製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
TW202125651A (zh) 半導體裝置的製造方法及夾頭
TW201236073A (en) Pre-cut wafer applied underfill film on dicing tape
JP2001015531A (ja) 半導体装置及びその製造方法
JP4515129B2 (ja) 半導体装置の製造方法
JP2017084903A (ja) 半導体装置の製造方法
JP7438973B2 (ja) 半導体装置の製造方法
US20120220081A1 (en) Method of fabricating a semiconductor package structure
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
US20130181343A1 (en) Multi-chip package and method of manufacturing the same
JP2007142128A (ja) 半導体装置およびその製造方法
TWI293189B (en) Method for thinning wafer
TWI832923B (zh) 半導體裝置之製造方法
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090109

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees