JP2016076694A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2016076694A
JP2016076694A JP2015182999A JP2015182999A JP2016076694A JP 2016076694 A JP2016076694 A JP 2016076694A JP 2015182999 A JP2015182999 A JP 2015182999A JP 2015182999 A JP2015182999 A JP 2015182999A JP 2016076694 A JP2016076694 A JP 2016076694A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
semiconductor wafer
manufacturing
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015182999A
Other languages
English (en)
Other versions
JP6459872B2 (ja
Inventor
弘就 森
Hironari Mori
弘就 森
格 渡部
Itaru Watabe
格 渡部
西谷　佳典
Yoshinori Nishitani
佳典 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of JP2016076694A publication Critical patent/JP2016076694A/ja
Application granted granted Critical
Publication of JP6459872B2 publication Critical patent/JP6459872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】信頼性および生産性に優れた半導体装置の製造方法を提供するとともに、信頼性の点で改善された半導体装置を提供する。【解決手段】半導体装置の製造方法は、粘着部材と、粘着部材の粘着面に貼り付けられた半導体ウエハとを備え、粘着部材の粘着面に対して半導体ウエハの回路形成面が貼り付けられている構造体を準備する工程と、半導体ウエハの回路形成面に粘着部材が貼り付いた状態で、半導体ウエハのダイシング領域に沿って、半導体ウエハの回路形成面とは反対側の面に対して所定幅の切り込みを複数形成する工程と、流動状態にある半導体封止用樹脂組成物を半導体ウエハに接触させて、切り込み内に半導体封止用樹脂組成物を充填するとともに、半導体ウエハの回路形成面とは反対側の面を半導体封止用樹脂組成物により覆い封止する工程と、半導体封止用樹脂組成物を硬化させる工程とを含む。【選択図】図５

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
これまでの半導体装置の製造プロセスにおいては、個片化した半導体チップを個別に封止樹脂で封止することが行われていた。この種の技術としては、例えば、特許文献１に記載の技術がある。同文献には、半導体チップをコレットによりピックアップし、基板に実装した後、半導体封止用エポキシ樹脂を用いてトランスファーモールド法により半導体チップを個別に封止することが記載されている（特許文献１）。
特許文献２には、半導体ウエハからチップを個片化する技術が記載されている。具体的には、半導体ウエハの主面にハーフダイシングにより溝を形成する。裏面を研磨することにより、半導体からなるチップを個片化する。個片化されたチップは、下地の半導体が表面に露出した状態で、ピックアップされた後、ダイボンディングされることになる。
特開平９−１０７０４６号公報 特開２０１１−２１０９２７号公報
しかし、上記文献に記載の半導体パッケージの製造プロセスにおいては、各半導体チップを個別に封止していたため、生産性の点で改善の余地を有していた。
また、発明者が検討したところ、チップをコレットによりピックアップする際に、チップ割れ（チッピング）が発生してしまうことが分かった。すなわち、上記文献に記載の技術には、信頼性という点で改善の余地を有していた。
本発明者はさらに検討したところ、半導体チップをピックアップするときに、半導体チップの表面を保護することで、チッピングが抑制できることを見出した。このような知見に基づきさらに鋭意研究したところ、複数の半導体チップが一体化した構造体を一括封止するとともに、隣接チップの間を分割することで、側面と裏面（回路形成面とは反対側）が封止材層で覆われた半導体チップが得られることができる。そして、この半導体チップにおいては、ハンドリング時のチッピングが抑制されることを見出し、本発明を完成するに至った。
本発明によれば、粘着部材と、前記粘着部材の粘着面に貼り付けられた半導体ウエハとを備え、前記粘着部材の粘着面に対して前記半導体ウエハの回路形成面が貼り付けられている構造体を準備する工程と、
前記半導体ウエハの回路形成面に前記粘着部材が貼り付いた状態で、前記半導体ウエハのダイシング領域に沿って、前記半導体ウエハの回路形成面とは反対側の面に対して所定幅の切り込みを複数形成する工程と、
流動状態にある半導体封止用樹脂組成物を前記半導体ウエハに接触させて、前記切り込み内に前記半導体封止用樹脂組成物を充填するとともに、前記半導体ウエハの回路形成面とは反対側の面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む半導体装置の製造方法が提供される。
本発明によれば、主面に回路が形成された半導体ウエハを準備する準備工程と、
前記半導体ウエハを接着層に貼り付ける貼付工程と、
前記接着層に貼り付けた状態の前記半導体ウエハにダイシング領域に沿って切り込みを複数形成する、切り込み工程と、
前記半導体ウエハの前記主面を前記接着層に貼り付けた状態で、複数の前記切り込みと前記半導体ウエハを一括して封止することにより、前記切り込みの内部および前記半導体ウエハの裏面上に半導体封止用樹脂組成物からなる封止材層を形成する封止工程と、
前記封止材層を前記ダイシング領域に沿って分割することにより、側面および裏面に前記封止材層が形成された複数の半導体チップを得る分割工程と、を含む、半導体装置の製造方法が提供される。
本発明によれば、主面に回路が形成された半導体チップと、
前記主面に形成されているバンプと、
前記半導体チップの側面および前記主面と反対側の裏面を覆う封止材層と、を備えており、
前記半導体チップの側壁面の一部が、前記封止材層の側壁面に覆われずに露出している、半導体装置が提供される。
本発明によれば、信頼性および生産性に優れた半導体装置の製造方法を提供するとともに、信頼性の点で改善された半導体装置を提供することができる。
本実施形態に係る半導体装置の一例を示す断面図である。 本実施形態に係る半導体装置の一例を示す断面図である。 本実施形態に係る半導体装置の一例を示す断面図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための工程断面図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための工程断面図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための工程断面図である。 本実施形態に係る半導体装置の一例を示す断面図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための工程断面図である。 本実施形態に係る半導体装置の製造方法におけるダイシング領域を示す上面概念図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための工程断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜第１の実施形態＞
本実施形態に係る半導体装置の製造方法について説明する。
本実施形態に係る半導体装置８の製造方法は、粘着部材１０（接着層）と、粘着部材１０の粘着面に貼り付けられた半導体ウエハ１とを備え、粘着部材１０の粘着面に対して半導体ウエハ１の回路形成面が貼り付けられている構造体７を準備する工程と、半導体ウエハ１の回路形成面に粘着部材１０が貼り付いた状態で、半導体ウエハ１のダイシング領域に沿って、半導体ウエハ１の回路形成面とは反対側の面に対して所定幅の切り込み２０を複数形成する工程と、流動状態にある半導体封止用樹脂組成物４９を半導体ウエハ１に接触させて、切り込み２０内に半導体封止用樹脂組成物４９を充填するとともに、半導体ウエハ１の回路形成面とは反対側の面を半導体封止用樹脂組成物４９により覆い封止する工程と、半導体封止用樹脂組成物４９を硬化させる工程とを含むことができる。
本実施形態の半導体装置の製造方法において、半導体チップ５の回路形成面（主面３）とは反対側の面（裏面４）および側面９を半導体封止用樹脂組成物の硬化体（封止材層４０）で覆い保護した状態で、コレットによりピックアップすることができる半導体装置８を得ることができる。これにより、コレット等のハンドリング装置によりピックアップする際に半導体チップ５に対して直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップ５に対して加わる衝撃を半導体封止用樹脂組成物の硬化体（封止材層４０）で緩和することができる。このため、本実施形態に係る製造方法によれば、半導体チップ５をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ５が破損してしまう（チッピング）ことを未然に防ぐことができる。したがって、信頼性に優れた構造を有する半導体装置を実現することができる。
ここで、特許文献２に記載の個片化された半導体チップにおいては、その側面や裏面（バンプが形成された面とは反対側の面）は、保護されておらず、下地の半導体材が露出した状態である。この表面が露出した状態で、ピックアップや搬送などのハンドリングを実施すると、当該半導体チップにおいてチッピングが発生する可能性が高いことが、本発明者の検討により判明した。
これに対して、本実施形態の製造プロセスにおいては、半導体チップ５の側面９および裏面４（主面３とは反対側の面）に封止材層４０を形成した状態で、半導体チップ５をハンドリングすることができる。これにより、ピックアップや搬送時に発生するチッピングを抑制できる。したがって、本実施形態の半導体装置の製造方法によれば、従来の製造プロセスと比べて、信頼性に優れた半導体装置８を得ることができる。
また、本実施形態の半導体装置の製造方法によれば、個片化した後、複数の半導体チップ５を一括して樹脂封止することが可能となる。このため、半導体装置８の生産性を向上させることができる。
したがって、本実施形態において、信頼性と生産性を両立することが可能な半導体装置の製造方法を実現することができる。
以下、半導体装置の製造方法の各工程について説明する。
図４、５は、本実施形態に係る半導体装置８の製造方法の一例を説明するための工程断面図である。
上記図４、５に示すように、本実施形態の半導体装置の製造方法は半導体ウエハレベルプロセスにて実施される。すなわち、本実施形態の半導体装置の製造方法は、主面３に回路が形成された半導体ウエハ１を準備する準備工程と、半導体ウエハ１を接着層（保護フィルム１０）に貼り付ける貼付工程と、接着層（保護フィルム１０）に貼り付けた状態の半導体ウエハ１にダイシング領域に沿って切り込み２０を複数形成する、切り込み工程と、
半導体ウエハ１の主面３を接着層（保護フィルム１０）に貼り付けた状態で、複数の切り込み２０と半導体ウエハ１を一括して封止することにより、切り込み２０の内部および半導体ウエハの裏面４上に半導体封止用樹脂組成物からなる封止材層４０を形成する封止工程と、封止材層４０をダイシング領域に沿って分割することにより、側面９および裏面４に封止材層４０が形成された複数の半導体チップ５を得る分割工程と、を含むことができる。
本実施形態において、半導体ウエハ１は、例えば、シリコン基板上に単層または多層の配線層が形成されたものを用いることができる。半導体ウエハ１において、配線層が形成された側の面を回路形成面（主面３）と称して説明する。
本実施形態において、上記接着層としては、同種または異種の接着層を複数用いてもよい。例えば、接着層として、各種の操作目的で、保護フィルム１０、ダイシングフィルム３０等を使用してもよい。粘着部材（例えば、保護フィルム１０）は、粘着テープ単体であってもよいし、支持基材上に粘着層を形成した物であってもよい。保護フィルム１０は、半導体ウエハ１を衝撃などから保護することができる。転写部材は、半導体チップ５の配置を維持したまま、接着層への接着面を主面３から裏面４へ、または裏面４から主面３へと反対側に変更することができる。
また、本実施形態に係る製造方法の各工程において使用するダイシングフィルム３０、保護フィルム１０および離型フィルム５０の詳細については、後述する。
まず、主面３に回路が形成された半導体ウエハ１を準備する。図４（ａ）に示すように、回路形成面（主面３）の全体に亘って複数の外部接続用のバンプ（半田バンプ２）が形成された半導体ウエハ１を準備する。本実施形態において、ウエハとは、平面視において、円形形状でもよく、矩形形状でもよい。当該ウエハは、薄層の板形状を意味しており、複数のチップを切り出せる程度の面積を少なくとも有していれば、とくに限定されない。
次に、半導体ウエハ１を接着層（保護フィルム１０）に貼り付ける。図４（ｂ）に示すように、準備した半導体ウエハ１の回路形成面（主面３）を保護するために、当該回路形成面に対して保護フィルム１０を貼り付けて、当該回路形成面の全面を保護フィルム１０により覆う。こうすることで、後述する半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、回路形成面に加わる衝撃により当該回路形成面に搭載された電子部品等が破損してしまうことを防ぐことができる。
次に、図４（ｃ）に示すように、保護フィルム１０を貼り付けた半導体ウエハ１の回路形成面（主面３）とは反対側の面（裏面４）を除去する。これにより、半導体ウエハ１の膜圧を薄くする。例えば、化学機械的研磨（ＣＭＰ）等により半導体ウエハ１の裏面４を研磨することができる。具体的には、保護フィルム１０を貼り付けた状態の半導体ウエハ１を研磨装置上に固定し、当該半導体ウエハ１の厚みが所定の厚みとなるように、回路形成面とは反対側の面を研磨する。
本実施形態において、膜厚を薄くする工程後の半導体ウエハ１の膜厚の上限値は、例えば、３００μｍ以下としてもよく、２００μｍ以下としてもよい。これにより、得られる半導体装置の薄層化を実現することができる。一方、当該膜厚の下限値は、特に限定されないが、例えば、１００μｍ以上としてもよく、１５０μｍ以上としてもよい。これにより、半導体ウエハ１や半導体チップ５の機械強度を十分に得ることができる。
近年では、半導体装置を搭載する電子機器に対して、小型化および軽量化等の要求が高まっている。こうした要求を満たす目的で半導体ウエハの薄層化が行われている。近年における半導体ウエハを薄層化したプロセスにおいて、上述したコレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題は、より顕在化する傾向にある。
しかしながら、本実施形態の製造プロセスによれば、上述のように薄層化した半導体ウエハ１を用いた場合においても、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうことを十分に抑制することが可能である。上述のとおり、半導体チップ５の側面９および裏面４（主面３とは反対側の面）に封止材層４０を形成した状態で、半導体チップ５をハンドリングすることができるためである。
また、本実施形態に係る製造方法においては、上述したように保護フィルム１０を貼り付けた状態で半導体ウエハ１の回路形成面とは反対側の面を研磨するため、研磨時に発生する応力により半導体ウエハ１の回路形成面に搭載された電子部品等が破損してしまうことを効果的に防止することができる。
次に、半導体ウエハの切り込み工程について説明する。
図９は、上面視における半導体ウエハ１のダイシング領域を示す上面概念図である。この上面概念図は、実際のプロセスとは異なるが、ダイシング領域を理解する目的で使用できる。図９の半導体ウエハ１は円形形状を有している。第１ダイシングライン１３は、第２ダイシングライン１４と直交する方向に位置している。これらのダイシングラインに沿ってダイシングを行うことができる。また、第１ダイシングライン１３と第２ダイシングライン１４で区画された領域が、半導体チップとなる半導体チップエリア１５である。ダイシング領域の幅を狭めることで、有効チップ数を高めることが可能になる。図９中のＬ１はダイシング幅（分割幅）を指す。
本実施形態の切り込み工程では、接着層（保護フィルム１０）に貼り付けた状態の半導体ウエハ１にダイシング領域に沿って切り込みを複数形成する。言い換えると、本実施形態では、半導体ウエハ１の一部の領域について、膜厚方向に所定深さ分だけ除去する。これにより、半導体ウエハ１に切り込み２０が形成される。切り込み２０が形成された後、切り残された部分（橋渡し部６）は、隣接する半導体チップを接合することができる。つまり、半導体ウエハ１の橋渡し部６は、切り込み２０の底面から主面３までの領域をさす。橋渡し部６は、平面視において、ダイシング領域に沿って形成されている。橋渡し部６により、全ての半導体チップは互いに離間せずに一体化することが可能になる。これにより、半導体チップの位置ずれを起こさずに、一連の封止工程や分割工程を実施することができる。
切り込み２０の形成について具体的に説明する。図４（ｄ）に示すように、保護フィルム１０を回路形成面に貼り付けた状態のまま、半導体ウエハ１のダイシング領域に沿って、半導体ウエハ１の回路形成面とは反対側の面に対して所定幅の切り込み２０を複数形成する。すなわち、保護フィルム１０を回路形成面に貼り付けた状態のまま、半導体ウエハ１の回路形成面とは反対側の面（裏面４）から、当該半導体ウエハ１をハーフカットする。つまり、薄膜処理された半導体ウエハ１の裏面４に切り込み２０を形成できる。切り込み２０の形成には、ダイシングブレード、レーザ等を使用することができる。
なお、本実施形態では、プロセスを簡略化できるので、半導体ウエハ１の裏面４側から、ダイシングを行う工程を説明したが、これに限定されずに、主面３側からダイシングを行っても良い。この場合、半導体ウエハ１を薄層化処理した後、半導体ウエハ１の主面３から裏面４に接着層を貼り替える転写工程を行う。転写工程後、切り込みを主面３側に形成することができる。
切り込み幅Ｌ１の下限値は、特に限定されないが、例えば、５０μｍ以上としてもよく、６０μｍ以上としてもよい。これにより、半導体チップ５の側面９上の封止材層４０の膜厚を調整することができる。また、切り込み幅Ｌ１の上限値は、特に限定されないが、例えば、３００μｍ以下としてもよく、２００μｍ以下としてもよく、１００μｍ以下としてもよい。これにより、有効チップ数を高めることができる。
一方、切り込み深さは、隣接する半導体チップの間が半導体チップ５の一部（橋渡し部６）で接合していれば、特に限定されない。切り込み２０の深さの下限値は、例えば、薄層化後の半導体ウエハ１の５０％以上としてもよく、６０％以上としてもよい。これにより、半導体チップ５の側面９上における封止材層４０の形成領域を広げることが可能になる。一方、上記切り込み深さの上限値は、特に限定されないが、例えば、薄層化後の半導体ウエハ１の８０％以下としてもよく、７０％以下としてもよい。これにより、橋渡し部６の強度を高めて、ハンドリング時に半導体チップ５同士が位置ずれすることを抑制することができる。
本実施形態における切り込み２０は、断面視において等間隔に形成することが好ましい。この切り込み２０の幅や深さは、当該切り込み２０を形成した後の半導体ウエハ１の強度や回路配置等の条件を考慮して設定することが一般的である。そのため、切り込み２０の幅は、半導体装置８の設計段階において上述した条件に鑑みて、上記数値範囲内となるよう適宜設定すればよい。
ここで、切り込み２０とは、保護フィルム１０を回路形成面に貼り付けた状態のまま、半導体ウエハ１のダイシング領域に沿って、たとえば、ダイシングブレードを挿入し、完全に半導体ウエハ１を切断しないように、上記ダイシングブレードの動作を止めることにより形成されたものを指す。すなわち、切り込み２０とは、半導体ウエハ１の厚み方向において、半導体ウエハ１の一面（主面３または裏面４）から、当該半導体ウエハ１をハーフカットして形成された溝を指す。なお、上述した半導体ウエハ１をハーフカットするとは、当該半導体ウエハ１を完全に切断分離することなく、切り残しが生じるように、半導体ウエハ１の厚みの５割から７割程度を切削することを指す。このように、切り込み２０を形成することにより、後述する工程において個片化して得られる半導体チップ５が、半導体ウエハ１に対して切り込み２０を形成する際に完全に切断されることなく残存した箇所により互いに連結した状態の構造体７を得ることができる。
次に、半導体ウエハの一括封止工程について説明する。
半導体ウエハ１の主面３を接着層（保護フィルム１０）に貼り付けた状態で、複数の切り込み２０と半導体ウエハ１を一括して封止する。言い換えると、隣接する半導体チップが互いに橋渡し部６で結合した状態で、複数の半導体チップが一体化した構造体を一括封止することができる。これにより、切り込み２０の内部および半導体ウエハ１の裏面４上に半導体封止用樹脂組成物からなる封止材層４０を形成することができる。
具体的には、図４（ｅ）に示すように、支持基材上に液状の半導体封止用樹脂組成物を準備する。例えば、離型フィルム５０（支持基材）上に、溶融したことにより、流動状態にある半導体封止用樹脂組成物４９を配置する。つまり、離型フィルム５０上の流動状態にある半導体封止用樹脂組成物４９と、保護フィルム１０に主面３が接着している半導体ウエハ１の裏面４とを対向配置させる。
続いて、図５（ａ）に示すように、溶融状態等の流動可能な状態にしたことにより、流動状態にある半導体封止用樹脂組成物４９を、半導体ウエハ１の回路形成面とは反対側の面（裏面４）に圧接する。そして、半導体封止用樹脂組成物４９を加熱処理で硬化させることにより封止材層４０を形成することができる。これにより、切り込み２０内に半導体封止用樹脂組成物４９を充填するとともに、半導体ウエハ１の回路形成面とは反対側の面（裏面４）を半導体封止用樹脂組成物４９により覆い封止する。すなわち、封止材層４０で半導体ウエハ１に形成された切り込み２０を埋めるとともに、半導体ウエハ１の回路形成面とは反対側の面（裏面４）の全体に封止材層４０を形成することができる。
また、半導体ウエハ１の側壁面上にも封止材層４０が形成されている。言い換えると、平面視において、半導体ウエハ１の側壁面の外周を覆うように封止材層４０が形成される。
本実施形態においては、作製した半導体チップ５をコレットでピックアップする際に、当該コレットにより吸着させる部位を半導体封止用樹脂組成物の硬化体（封止材層４０）により保護することができる。これにより、半導体チップ５の回路形成面とは反対側の面および側面を半導体封止用樹脂組成物４９の硬化体で覆い保護した状態で、得られた半導体チップ５をコレット等のハンドリング装置でピックアップすることができるようになる。このため、本実施形態に係る製造方法によれば、半導体チップ５をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、当該半導体チップ５が破損してしまう可能性を未然に防ぐことができる。
以上のように、本実施形態においては、上述の貼付工程、切り込み工程、および封止工程を含む一連の工程を、半導体ウエハ１の一面（例えば、主面３）が接着層（同じ保護フィルム１０）に貼り付けられた状態で実施することが可能である。これにより、本実施形態の製造プロセスを簡略化できるので、生産性を高めることができる。
ここで、流動状態にある半導体封止用樹脂組成物４９とは、溶融状態にある熱硬化性樹脂組成物であってもよいし、液状の樹脂組成物であってもよく、フィルム状またはシート状に成形された樹脂組成物が軟化した状態にあるものであってもよい。半導体封止用樹脂組成物４９の配置方法としては、半導体封止用樹脂組成物からなるフィルムを積層配置してもよいし、半導体封止用樹脂組成物からなるペーストをポッティングにより配置してもよい。
ここで、切り込み２０および半導体ウエハ１を半導体封止用樹脂組成物４９で封止する工程について、半導体封止用樹脂組成物として固形の顆粒状樹脂組成物を用いる場合を例に挙げて詳説する。
半導体封止用樹脂組成物４９を用いて半導体チップ５を封止する方法は、特に限定されるわけではなく、トランスファー成形法、圧縮成形法、インジェクション成形法、ラミネーション法等が挙げられるが、固定された半導体チップ５の位置ずれが発生し難い圧縮成形法が好ましい。また、圧縮成形して半導体チップ５を封止する場合には、粉粒状の樹脂組成物を用いて樹脂封止してもよい。なお、半導体封止用樹脂組成物４９の詳細については、後述する。
具体的には、圧縮成形金型の上型と下型の間に、顆粒状の樹脂組成物が収容された樹脂材料供給容器を設置する。次いで、接着層（保護フィルム１０）を貼り付けた半導体ウエハ１を、クランプ、吸着のような固定手段により圧縮成型金型の上型と下型の一方に固定する。以下では、半導体ウエハ１を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。
次に、減圧下、金型の上型と下型の間隔を狭めながら、樹脂材料供給容器の底面を構成するシャッター等の樹脂材料供給機構により、秤量された顆粒状の樹脂組成物を下型が備える下型キャビティ内へ供給する。この金型のキャビティ内には、事前に離型フィルム５０を静置しておく必要がある。これにより、顆粒状の樹脂組成物は、下型キャビティ内で所定温度に加熱され、その結果、離型フィルム５０上に溶融した流動状態にある半導体封止用樹脂組成物４９を準備することができる。次いで、金型の上型と下型を結合させることにより、溶融した流動状態にある半導体封止用樹脂組成物４９を上型に固定された半導体ウエハ１に対して押し当てる。こうすることで、半導体ウエハ１に形成された切り込み２０を溶融状態の半導体封止用樹脂組成物４９で埋めることができるとともに、半導体ウエハ１の回路形成面とは反対側の面を半導体封止用樹脂組成物４９で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、半導体封止用樹脂組成物４９を硬化させる。
ここで、圧縮成形を行う場合には、金型内を減圧下にしながら樹脂封止を行うことが好ましく、真空条件下であるとさらに好ましい。こうすることで、隣接する半導体チップ５間に形成された間隔に対して半導体封止用樹脂組成物４９を、未充填部分を残すことなく良好に充填することができる。
圧縮成形における成形温度は、特に限定されるわけではないが、５０〜２００℃が好ましく、８０〜１８０℃が特に好ましい。また、成形圧力は、特に限定されるわけではないが、０．５〜１２ＭＰａであることが好ましく、１〜１０ＭＰａが特に好ましい。さらに、成形時間は３０秒〜１５分であることが好ましく、１〜１０分が特に好ましい。成形温度、圧力、時間を上記範囲とすることで、溶融状態の半導体封止用樹脂組成物４９が充填されない部分が発生することと半導体ウエハ１が位置ずれしてしまうことの両方を防止することができる。
続いて、本実施形態における分割工程について説明する。
上記分割工程としては、封止材層４０をダイシング領域に沿って分割することにより、側面９および裏面４に封止材層４０が形成された複数の半導体チップ５を得ることができる。
まず、図５（ｂ）に示すように、離型フィルム５０を剥離する。
次いで、図５（ｃ）に示すように、保護フィルム１０を半導体ウエハ１に貼り付けた状態で、切り込み２０に充填された半導体封止用樹脂組成物４９の硬化体（封止材層４０）および半導体ウエハ１を切断し、封止材層４０により封止された複数の半導体チップ５に個片化する。このとき、保護フィルム１０は、封止材層４０とともに切断されてもよいし、切断されることなく複数の半導体チップ５にまたがって貼りついた状態を保持していてもよいが、半導体装置８の生産性を向上させる観点から、半導体チップ５を個片化する際には、保護フィルム１０が切断されることなく半導体チップ５にまたがって貼りついた状態を保持できるようにすることが好ましい。なお、上述した半導体チップ５の個片化には、ダイシングブレード、レーザ等を使用することができる。
次に、図５（ｄ）に示すように、保護フィルム１０を半導体装置８から剥離する。こうすることによって、本実施形態に係る半導体装置８を作製することが可能である。なお、保護フィルム１０は、半導体装置８との間の密着性を低減させた後に、当該半導体チップ５から剥離することが好ましい。具体的には、保護フィルム１０と半導体チップ５との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している保護フィルム１０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
また、得られた半導体装置８は、必要に応じて、基板に実装することも可能である。なお、作製した半導体装置を基板に実装する際には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることが可能である。
これまでの工程により、切り込み２０の内部に充填された半導体封止用樹脂組成物４９の硬化体（封止材層４０）および半導体ウエハ１を切断することにより、複数の半導体チップ５に個片化することができる。これにより、複数の半導体チップ５それぞれの回路形成面（主面３）とは反対側の面（裏面４）および側面９のうち少なくとも一部が、半導体封止用樹脂組成物４９の硬化体（封止材層４０）により覆われている半導体装置８を得ることができる。
以上により、本実施形態の半導体装置の製造方法により半導体装置８を得ることができる。
本実施形態に係る製造方法によれば、半導体チップ５の回路形成面とは反対側の面および側面を半導体封止用樹脂組成物の硬化体（封止材層４０）で覆い保護した状態で、コレット等のハンドリング装置によりピックアップすることができる半導体チップ５を得ることができる。これにより、コレット等のハンドリング装置が直接半導体チップ５に接触することを防ぐことができるとともに、コレット等のハンドリング装置でピックアップした際に半導体チップ５に対して加わる衝撃を半導体封止用樹脂組成物の硬化体（封止材層４０）で緩和することができる。そのため、本実施形態に係る製造方法によれば、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ５が破損してしまう可能性を未然に防ぐことができる。すなわち、本実施形態に係る製造方法によれば、コレット等のハンドリング装置で吸着してピックアップする際に半導体チップ５に対して加わる衝撃による影響を緩和することが可能である。よって、本実施形態に係る製造方法によれば、従来の製造方法と比べて、信頼性に優れた半導体装置８を製造することができる。また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ５を一括して樹脂封止することが可能となる。このため、従来の製造方法と比べて、生産効率を飛躍的に向上させることが可能となる。また、本実施形態に係る製造方法により得られた半導体装置８を基板に実装した場合には、封止材層４０と基板とが離間した構造であるため、封止材層４０と基板との間に生じる密着不良を抑制することも可能であり、信頼性をより一層向上させることができる。
本実施形態に係る半導体装置について説明する。
図１〜３は、本実施形態に係る半導体装置８の一例を示す断面図である。
図１〜３に示すように、本実施形態に係る半導体装置８は、半導体チップ５と、半導体チップ５の下面（主面３）に設けられた半田バンプ２と、半導体チップ５の天面および側面のうち少なくとも一部を覆う封止材層４０と、を備え、半田バンプ２の全体または一部分が露出している。
具体的には、図１に示す半導体装置８は、主面３に回路が形成された半導体チップ５と、半導体チップ５の側面９および裏面４を覆う封止材層４０と、平面視において、半導体チップ５の周囲に封止材層４０が形成されており、半導体チップ５の主面３領域上のみに形成されているバンプ（半田バンプ２）を備えるものである。図１に示すように、半導体チップ５の裏面４の全体が封止材層４０で覆われている。図１に示す半導体装置８は、第１の実施形態の製造工程の図４（ｄ）において、橋渡し部６が残らない深さまで、切り込み２０を半導体ウエハ１に入れることにより形成できる。つまり、第１の実施形態の変形例としては、半導体ウエハ１の裏面４から主面３にまで達する切り込み２０を形成することができる。これにより、個片化された半導体チップが形成される。この場合、保護フィルム１０の内部にまで切り込みを入れてもよい。また、切り込み２０を形成した後、隣接した半導体チップの間を広げる拡張工程を実施してもよい。例えば、保護フィルム１０を面内方向に拡張させて隣接した半導体チップの間隔を所定の間隔に広げることができる。また、面内方向に均等に拡張させてもよいし、加熱した状態で拡張させてもよい。拡張工程には、例えば、一般的なエクスパンド装置が用いられる。拡張工程により、半導体装置８の側面９上の封止材層４０の膜厚を一層厚くすることができるので、信頼性に優れた構造を実現することができる。
一方、図２に示す半導体装置８においては、断面視において、半導体チップの右側側壁面の一部が、封止材層４０の側壁面（側面４３）に覆われずに露出してもよい。半導体チップ５の裏面４の全体が封止材層４０で覆われている。図２に示す半導体装置８は、第１の実施形態の製造工程中の図５（ｄ）の工程で得られる。この半導体装置８は、半導体ウエハ１の外縁部に対応する位置に形成される。
一方、図３に示す半導体装置８においては、断面視において、半導体チップの両側側壁面の一部が、封止材層４０の側壁面（側面４３）に覆われずに露出してもよい。半導体チップ５の裏面４の全体が封止材層４０で覆われている。図３に示す半導体装置８は、第１の実施形態の製造工程中の図５（ｄ）の工程で得られる。この半導体装置８は、半導体ウエハ１の外縁部を除いた内部に対応する位置に形成される。
このように露出している半導体チップの壁面（側面９）は、上記橋渡し部６の分割面（ダイシング面）に対応する。当該橋渡し部６は、封止材層４０で覆われている半導体チップ５の側面９よりも突出している延在部であって、主面３と同一平面を形成することができる。この橋渡し部６は、半導体チップ５の主面３側に位置してもよい。例えば、橋渡し部６は、平面視において、主面３のうち、回路が形成された回路形成面の外周囲を覆う位置に形成することができる。さらに、橋渡し部６は、主面３の回路形成面の外周囲の全周を覆っていても良い。橋渡し部６には、主面３に回路が形成されない構造としてもよい。橋渡し部６により、その内側の回路形成面がハンドリング時においてチッピングすることを抑制することができる。
また、図２に示す封止材層４０は、半導体チップ５の左側側壁面の全体を覆うことができる。当該封止材層４０の天面（面４１）と反対側の面４５は、半導体チップ５の主面３と同一平面を構成することができる。
本実施形態に係る半導体装置８は、半導体チップ５の天面（裏面４）の全体および側面９のうち少なくとも一部が封止材層４０により覆われている半導体チップ５を備えている。こうすることで、半導体装置８を製造する際に、半導体チップ５をコレットによりピックアップしたとしても、当該半導体チップ５が破損してしまうことを未然に防ぐことができる。このため、本実施形態に係る製造プロセスにより得られた半導体装置８は、従来の半導体装置と比べて、信頼性に優れている。
また、本実施形態において、半導体チップ５の下面（主面３）全体が露出している。言い換えると、半導体チップ５の主面３全体が封止材層４０により覆われていない。これにより、半導体チップ５の半田バンプ２は、封止材層４０の覆われずに露出した構造とすることができる。この場合、例えば、半導体チップ５の主面３は、封止材層４０の天面（面４１）とは反対側の面４５と同一面を形成することができる。ここで、同一面とはプロセス上の不可避な微凹凸を許容することができる略同一面を意味する。つまり、図１の半導体装置８においては、半田バンプ２の全体が、封止材層４０に覆われずに露出している構造を有している。
図１〜３の半導体装置８は、いずれも、基板に実装した際に、封止材層４０と基板とが接触することのなく両者が離間した構造を実現できるものである。つまり、本実施形態においては、封止材層４０は、半導体チップ５が実装する実装基板まで封止しない構造を有することができる。
本実施形態に係る半導体装置８によれば、当該半導体装置８を基板に実装した構造は、封止材に基板が接合した従来の半導体装置の構造とは異なるものである。つまり、本実施形態によれば、封止材層４０と実装基板とが接触することのない、両者が離間した構造を実現できる。この結果、従来の半導体装置と比べて小型化された半導体装置８を提供することができる。また、半導体装置８は、封止材に基板が接合した従来の半導体装置の構造とは異なる構造であるが故、インターポーザを介することなくマザーボードに対して直接実装することも可能である。さらに、半導体装置８は、封止材層４０と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた基板と封止材との界面における密着不良の問題を解決することができる。このため、従来の半導体装置と比べて、信頼性という点においても優れた半導体装置８を実現することができる。くわえて、半導体装置８は、半導体チップ５の回路形成面とは反対側の面および側面を半導体封止用樹脂組成物の硬化体（封止材層４０）で覆い保護された状態の構成を備えたものであるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。
また、本実施形態に係る半導体装置８は、半田バンプ２の全体または一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本実施形態に係る半導体装置８は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。
＜第２の実施形態＞
第２の実施形態の半導体装置の製造方法について説明する。
図６は、本実施形態に係る半導体装置８の製造方法の一例を説明するための図である。
第２の実施形態では、転写工程を実施する点で第１の実施形態と異なる。転写工程を実施することで、ダイシング方向を反対面側に切り替えることができる。つまり、第２の実施形態では、半導体ウエハ１の主面３側から、分割工程を実施することができる。
具体的には、図６に示すように、流動状態の半導体封止用樹脂組成物４９で半導体ウエハ１に形成された切り込み２０を埋めるとともに、半導体ウエハ１の回路形成面とは反対側の面を半導体封止用樹脂組成物４９で封止し、保護フィルム１０を貼り付けた状態で、半導体ウエハ１の回路形成面とは反対側の面（裏面４）における半導体封止用樹脂組成物の硬化体（封止材層４０）上に、ダイシングフィルム３０を貼り付けた後、上記保護フィルム１０を剥離してから複数の半導体チップ５に個片化している点で、第１の実施形態と異なる。
各工程について説明する。
まず、第１の実施形態と同様にして、図５（ａ）に示すように半導体ウエハ１を一括封止する。ただし、離型フィルム５０に代えてダイシングフィルム３０を利用する。これにより、図６（ａ）に示す構造体が得られる。すなわち、流動状態にある半導体封止用樹脂組成物４９で半導体ウエハ１に形成された切り込み２０を埋めるとともに、半導体ウエハ１の回路形成面とは反対側の面を半導体封止用樹脂組成物４９で封止する。その後、保護フィルム１０を貼り付けた状態で、半導体ウエハ１の回路形成面とは反対側の面における半導体封止用樹脂組成物の硬化体（封止材層４０）の天面（面４１）の全体に亘って、ダイシングフィルム３０を貼り付ける。次いで、図６（ｂ）に示すように、保護フィルム１０を半導体ウエハ１から剥離する。このように、接着層の貼付面を主面３から裏面４へと変換する転写工程を実施できる。
本実施形態において保護フィルム１０は、当該保護フィルム１０と半導体ウエハ１との間の密着性を低減させてから半導体ウエハ１から剥離することが好ましい。具体的には、保護フィルム１０と半導体ウエハ１との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している保護フィルム１０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
続いて、図６（ｃ）に示すように、ダイシングフィルム３０を半導体ウエハ１に貼り付けた状態で、切り込み２０に充填された半導体封止用樹脂組成物４９の硬化体（封止材層４０）および半導体ウエハ１を切断する。本実施形態では、半導体ウエハ１の主面３側からダイシングを行うことができる。これにより、離型フィルム５０により、側面９および裏面４が封止材層４０で覆われた複数の半導体チップ５に個片化する。
続いて、図６（ｄ）に示すように、ダイシングフィルム３０を半導体装置８から剥離する。こうすることで、第１の実施形態と同様の構成を備えた半導体装置８を得ることができる。また、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
＜第３の実施形態＞
第３の実施形態の半導体装置の製造方法について説明する。
図８は、本実施形態に係る半導体装置８の製造方法の一例を説明するための図である。
第３の実施形態の半導体装置８の製造方法は、露出している主面３上にさらに封止樹脂層を形成する点で、第１の実施形態と異なる。すなわち、本実施形態の半導体装置の製造方法としては、封止工程後、半導体ウエハ１の裏面４上に形成された封止材層を異なる接着層（ダイシングフィルム３０）に貼り付けるとともに、半導体ウエハ１の主面３上の接着層（保護フィルム１０）を除去する工程と、半導体ウエハ１の主面３上に封止材層４４を形成する工程と、を含むことができる。これにより、半導体チップ５の裏面４と主面３との全面をそれぞれ封止材層４０、４４で覆うことができる。
各工程について説明する。
まず、第２の実施形態と同様にして、図６（ｂ）の構造体を得る。図５（ａ）において、半導体ウエハ１は封止材層４０により一括封止されている。半導体ウエハ１の主面３は保護フィルム１０と接合しており、その裏面４はダイシングフィルム３０と接合している。
続いて、図８（ａ）に示すように、半導体ウエハ１の主面３から保護フィルム１０を剥離する。図８（ａ）において、封止材層４０は硬化されていてもよいし、Ｂステージ状態でもよい。封止材層４０がＢステージ状態の場合、後述する封止材層４４と同時に硬化させてもよい。これにより、製造プロセスを簡略化することができる。一方で、封止材層４０が硬化している場合、半導体ウエハ１の橋渡し部６を除去する工程を実施してもよい。これにより、個片化された半導体チップ５が位置ずれを起こすことを抑制できる。
図８（ａ）に示す封止材層４０は、例えば、完全に硬化された状態のものを使用する。続いて、半導体ウエハ１の主面３側からダイシング等を実施することにより、橋渡し部６を除去する。これにより、半導体ウエハ１の主面３側に、ダイシング領域に沿った溝を形成することができる。
続いて、図８（ｂ）に示すように、露出している半導体ウエハ１の主面３上および上記溝内に、半導体封止用樹脂組成物からなる樹脂層（封止材層４４）を形成する。具体的には、真空加圧条件下、フィルム状に成形した半導体封止用樹脂組成物を軟化した状態にした後、半導体ウエハ１の回路形成面に対して軟化状態にある当該半導体封止用樹脂組成物のフィルムを押し当てて、半導体ウエハ１の回路形成面（主面３）の全体が、封止材層４４で覆われるように樹脂封止する。その後、封止材層４４を硬化させる。
次いで、図８（ｃ）に示すように、当該半導体ウエハ１の回路形成面側からダイシング領域に沿って、半導体ウエハ１を完全に切断（分割する）する。つまり、切り込み２０に充填されている封止材層４０を分割する。これにより、複数の半導体チップ５に個片化できる。
本実施形態の半導体装置の製造方法により、半導体チップ５の回路形成面とは反対側の面（裏面４）および側面９にくわえて、半導体チップ５の回路形成面（主面３）についても封止材層４０で覆われた半導体装置８を得ることができる（図８（ｄ））。また、本実施形態によっても、第１および第２の実施形態と同様の効果を得ることができる。
図７は、本実施形態に係る半導体装置８の一例を示す断面図である。
図７に示す半導体装置８は、半導体チップ５の下面（主面３）全体が封止材層４０により覆われているという点で、第１の実施形態と異なる。しかし、図７に示す半導体装置８についても、第１の実施形態と同様に、半導体チップ５の天面および側面のうち少なくとも一部が封止材層４０により覆われている。このため、図７に示す半導体装置８についても、第１の実施形態と同様に、従来の半導体装置において生じていた、半導体チップをコレットによりピックアップする際に加わる衝撃により、半導体チップが破損してしまうという問題を解決することができる。それ故、本実施形態に係る半導体装置８は、従来の半導体装置と比べて、信頼性という点において優れたものとすることができる。
くわえて、図７に示す半導体装置８についても、第１の実施形態と同様に、半田バンプ２の一部が露出しているため、当該半導体装置８を基板に実装した際に、封止材層４０と基板とが接触することなく両者が離間した構造を実現することができる。
＜第４の実施形態＞
第４の実施形態の半導体装置の製造方法について説明する。
第４の実施形態においては、分割工程における分割幅Ｌ３は、切り込み工程における切り込み幅Ｌ１よりも狭くする、ダイシング幅狭小工程を実施することができる。つまり、第４の実施形態において、ダイシングの分割幅を小さくする点で、第１の実施形態等の他の形態と異なる。
まず、図４（ｂ）に示すように、半導体ウエハ１の主面３を保護フィルム１０（接着層）に貼り付ける。続いて、図４（ｄ）に示すように、半導体ウエハ１の裏面４側からハーフダイシングする。断面視において、切り込みにより形成された切り込み２０の幅を切り込み幅Ｌ１とする。その後、図５（ｂ）に示すように、半導体ウエハ１の主面３を保護フィルム１０に貼り付けた状態で、複数の切り込み２０の内部および半導体ウエハ１の裏面４を一括封止する。
本実施形態において、準備工程において、半導体ウエハ１の主面３に半田バンプ２が形成されていてもよいが、封止工程後に、主面３に半田バンプ２が形成されてもよい。
続いて、図５（ｃ）に示すように、隣接する半導体チップ５同士の間隙に位置する封止材層４０をダイシング領域に沿ってダイシングする。断面視において、ダイシングにより形成された間隙の幅を分割幅Ｌ３とする。これにより、本実施形態の半導体装置８を得ることができる。
また、第４の実施形態においては、第２の実施形態の半導体装置の製造方法において、隣接する半導体チップ５同士の間隙の幅（分割幅Ｌ３）を、切り込み幅Ｌ１よりも狭めることができる（図６（ｃ））。
本実施形態において、ダイシング方法としては、ブレードダイシングやレーザダイシングを用いることができる。また、ダイシング幅を変更する方法として、例えば、ブレード幅を小さくしたり、レーザの照射径を小さくしたり、ブレードからレーザにダイシング方法を変更したり、ブレードの刃数を少なくする方法などを用いることができる。
ダイシング幅を小さくすることにより、半導体チップ５の側面９上に残存する封止材層４０の膜厚の厚みを調整することができる。これにより、半導体チップ５の側面９上の封止材層４０の膜厚を十分に厚くすることができる。そのため、ハンドリング時のチッピングを抑制でき、半導体装置の信頼性を高める構造を実現できる。また、半導体ウエハ１の有効チップ数を高める目的で、切り込み幅Ｌ１を狭めた状態でも、分割幅Ｌ３を小さくできる。これにより、有効チッピング数を高めつつも、上記信頼性を高めることができる。
本実施形態において、切り込み幅Ｌ１の下限値は、例えば、５０μｍ以上としてもよく、６０μｍ以上としてもよい。これにより、半導体チップ５の間に半導体封止用樹脂組成物を充填しやすくなる。切り込み幅Ｌ１の上限値は、例えば、３００μｍ以下としてもよく、１５０μｍ以下としてもよく、１００μｍ以下としてもよい。これにより、半導体ウエハ１の有効チップ数を高めることができる。
本実施形態において、分割幅Ｌ３としては、上記切り込み幅Ｌ１よりも小さければとくに限定されない。分割幅Ｌ３の下限値は、例えば、１０μｍ以上としてもよく、２０μｍ以上としてもよい。これにより、ダイシングの制御性を高めることができる。分割幅Ｌ３の上限値は、例えば、５０μｍ以下としてもよく、４０μｍ以下としてもよい。これにより、半導体チップ５の側面９上の封止材層４０の膜厚を確保することができる。
＜第５の実施形態＞
第５の実施形態の半導体装置の製造方法について説明する。
図１０は、本実施形態に係る半導体装置８の製造方法の一例を説明するための図である。
第５の実施形態においては、封止工程の後、半導体ウエハ１の主面３上に外部接続用のバンプ（半田バンプ２）を形成する工程を含む点が、第１の実施形態と異なる。つまり、第１の実施形態では、バンプを形成した後に、第１分割工程および一括封止工程を実施するが、第５の実施形態では、切り込み工程および一括封止工程を実施した後に、バンプを形成する。その後、分割工程を実施する。これにより、半導体チップ５の主面３のみならず、その領域よりも外側に配線層およびバンプを形成することができる。
以下、各工程について説明する。
まず、図１０（ａ）に示すように、主面３に回路が形成された半導体ウエハ１を準備する。まだ主面３上には、（不図示の配線層とともに）半田バンプ２は形成されていない状態の構造となっている。続いて、例えば、半導体ウエハ１の主面３に保護フィルム１０を貼り付ける。
次いで、図１０（ｂ）に示すように、上述の切り込み工程および一括封止工程を実施する。これにより、半導体ウエハ１の裏面４および切り込み２０の内部に封止材層４０を形成することができる。
その後、保護フィルム１０を剥離する。このとき、複数の半導体チップ５の主面３と、封止材層４０の天面（面４１）とは反対側の面４５とが露出する。これらの主面３および面４５は、同一平面を形成することができる。
続いて、図１０（ｃ）に示すように、これらの半導体チップ５の主面３上および封止材層４０の面４５上に、不図示の配線層および半田バンプ２を形成する。半田バンプ２は、主面３上のみならず封止材層４０の面４５上にも形成することができる。これにより、半導体チップ５のピッチ幅を広げる事が可能になる。その後、上記分割工程を実施することで、個片化する。以上により、図１０（ｄ）に示す半導体装置８が得られる。
本実施形態に用いる各部材の詳細について説明する。
以下、本実施形態に係る半導体封止用樹脂組成物４９、ダイシングフィルム３０、転写部材、保護フィルム１０および離型フィルム５０の構成について説明する。
＜半導体封止用樹脂組成物＞
以下、半導体封止用樹脂組成物４９が、顆粒状の樹脂組成物である態様について詳細に説明するが、これに限定されるものではない。
本実施形態に係る顆粒状の樹脂組成物は、その構成材料として、エポキシ樹脂を含有するものであることが好ましい。エポキシ樹脂としては、例えば、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量および分子構造を特に限定するものではない。具体的には、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂；クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の３官能型エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂；トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
また、顆粒状の樹脂組成物を得る方法としては、特に限定されるものではないが、例えば、複数の小孔を有する円筒状外周部と円盤状の底面から構成される回転子の内側に、溶融混練された樹脂組成物を供給し、その樹脂組成物を、回転子を回転させて得られる遠心力によって小孔を通過させて得る方法（以下、「遠心製粉法」とも言う。）；各原料成分をミキサーで予備混合後、ロール、ニーダー又は押出機等の混練機により加熱混練後、冷却、粉砕工程を経て粉砕物としたものを、篩を用いて粗粒と微紛の除去を行って得る方法（以下、「粉砕篩分法」とも言う。）；各原料成分をミキサーで予備混合後、スクリュー先端部に小径を複数配置したダイを設置した押出機を用いて、加熱混練を行うとともに、ダイに配置された小孔からストランド状に押し出されてくる溶融樹脂をダイ面に略平行に摺動回転するカッターで切断して得る方法（以下、「ホットカット法」とも言う。）等が挙げられる。いずれの方法でも混練条件、遠心条件、篩分条件、切断条件等を選ぶことにより、所望の粒度分布や顆粒密度を得ることができる。特に好ましい製法としては、遠心製粉法であり、これにより得られる顆粒状の樹脂組成物は、所望の粒度分布や顆粒密度を安定して発現させることができるため、搬送路上での搬送性や固着防止の点で好ましい。また、遠心製粉法では、粒子表面をある程度滑らかにすることができるため、粒子同士が引っかかったり、搬送路面との摩擦抵抗が大きくなったりすることもなく、搬送路への供給口でのブリッジ（詰まり）の防止、搬送路上での滞留の防止の点でも好ましい。また、遠心製粉法では、溶融した状態から遠心力を用いて形成させるため、粒子内に空隙がある程度含まれた状態となり、顆粒密度をある程度低くできるため、圧縮成形における搬送性に関して有利である。
一方、粉砕篩分法は、篩分により発生する多量の微粉及び粗粒の処理方法を検討する必要はあるものの、篩分装置等は半導体封止用樹脂組成物４９の既存製造ラインで使用されているものであるため、従来の製造ラインをそのまま使用できる点で好ましい。また、粉砕篩分法は、粉砕前に溶融樹脂をシート化する際のシート厚の選択、粉砕時の粉砕条件やスクリーンの選択、篩分時の篩の選択等、本発明の粒度分布を発現させるために独立して制御可能な因子が多いため、所望の粒度分布に調整するための手段の選択肢が多い点で好ましい。また、ホットカット法も、例えば、押出機の先端にホットカット機構を付加する程度で、従来の製造ラインをそのまま利用できる点で好ましい。
＜ダイシングフィルム＞
本実施形態に係るダイシングフィルム３０は、半導体ウエハ１を個片化する際に、切断されることなく得られた半導体チップ５に貼りついた状態を保持できるものである。このダイシングフィルム３０は、半導体ウエハ１に対して接着し、半導体チップ５との位置ずれが小さいものであれば、特に限定されない。ダイシングフィルム３０としては、たとえば、支持フィルム上に粘着剤層が積層した、複数の積層構造を有していてもよい。また、ダイシングフィルム３０は、加熱や紫外線照射により接着力を小さく変化なる機能を有していても良い。これにより、被着体（半導体チップ５）からの剥離性を高めることができる。
支持フィルムの構成材料は、特に限定されないが、例えば、ポリエチレン、ポリプロピレン、エチレン・プロピレン共重合体、ポリオレフィン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、ポリ塩化ビニリデン、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリウレタン、エチレン・酢酸ビニル共重合体、アイオノマー、エチレン・（メタ）アクリル酸共重合体、エチレン・（メタ）アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、アクリロニトリル・ブタジエン・スチレン共重合体、ポリイミド、ポリエーテルイミド、ポリアミド、フッ素樹脂等からなる群より選択される１種以上の樹脂を含有してもよい。
また、支持フィルムの表面は粘着剤層との密着性を高めるため、化学的または物理的表面処理を施すことができる。なお、支持フィルムには、発明の効果を損なわない範囲で、各種添加剤（充填材、可塑剤、酸化防止剤、難燃剤、帯電防止剤）が含まれていてもよい。
また、ダイシングテープの粘着剤層としては、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤等を含む第一樹脂組成物で構成されているものを用いることができ、これらの中でもアクリル系粘着剤を用いることができる。
＜保護フィルム（粘着部材）＞
次に、保護フィルム１０は、半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、回路形成面を保護するものである。この保護フィルム１０は、半導体ウエハ１に対して接着するものであれば、特に限定されないが、たとえば、バックグラインドテープと、接着剤層とが積層されてなる構成であればよい。また、保護フィルム１０は、半導体ウエハ１を個片化する際の保護部材として使用することもあるし、半導体封止用樹脂組成物４９を硬化させるために熱を加えることもある。このため、保護フィルム１０は、半導体封止用樹脂組成物４９を硬化させるために加える熱に耐えうる程度の耐熱性と、保護フィルム１０上に固定する半導体チップ５が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。
保護フィルム１０は、バックグラインドテープと、接着剤層とで構成されている。なお、バックグラインドテープと接着剤層との間には、離型フィルム５０が設けられていてもよい。これにより、バックグラインドテープと接着剤層との間の剥離が容易となる。
接着剤層は、架橋反応可能な樹脂と、フラックス活性を有する化合物とを含む樹脂組成物で構成されている。架橋反応可能な樹脂としては、例えばエポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等のいわゆる熱硬化性樹脂に分類されるものに加え、カルボキシル基、エポキシ基等の官能基を有する熱可塑性樹脂等も架橋反応可能な樹脂として挙げることができる。これらの中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。
フラックス活性を有する化合物は、加熱等によって金属酸化膜を取り除く効果を有しているものであれば特に限定されない。たとえば、活性ロジン、カルボキル基を有する有機化合物等の有機酸、アミン、フェノール、アルコール、アジン等の自らフラックス活性を持っていたり、フラックス活性を助長したりする作用を有する化合物でもよい。
このフラックス活性を有する化合物として、より具体的には分子中にカルボキシル基および／またはフェノール性水酸基を少なくとも１つ以上有する化合物が挙げられ、これは液状であっても固体であっても構わない。
また、バックグラインドテープとしては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。バックグラインドテープの厚さは、特に限定されないが、通常３０〜５００μｍとすることができる。
＜離型フィルム５０＞
次に、本実施形態に係る離型フィルム５０は、優れた離型性を有する構成であれば、特に限定されるものではないが、たとえば、ポリエステル樹脂材料を含む離型層を有するものであると好ましい。
本実施形態に係る離型フィルム５０は、ポリエステル樹脂材料を含む離型層（第１離型層）を有する離型フィルム５０である。
本実施形態に係る離型フィルム５０において、離型層とは、少なくとも当該離型フィルム５０を対象物上に配置した際に、対象物に接する面（以下、「離型面」とも示す。）を形成する樹脂層であり、ポリエステル樹脂とは、多価カルボン酸（ジカルボン酸）とポリアルコール（ジオール）との重縮合体であって、カルボキシル基（−ＣＯＯＨ）を複数有する化合物である。
また、本実施形態においてポリエステル樹脂材料は、特に限定されないが、例えば、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリトリメチレンテレフタレート樹脂、ポリヘキサメチレンテレフタレート樹脂等のポリアルキレンテレフタレート樹脂が挙げられる。これらの中でもポリブチレンテレフタレート樹脂を用いることが好ましい。
本実施形態に係る離型フィルム５０は、単層構造を形成したものであっても、多層構造を形成したものであってもよい。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、上記実施形態では、半導体チップ５を封止する際に、顆粒状の半導体封止用樹脂組成物４９を用いて圧縮成形する場合を例に挙げて説明したが、半導体チップ５の回路形成面とは反対側の面に対して液状の半導体封止用樹脂組成物４９を、スピンコート法、印刷法、ディスペンス法により塗布した後、乾燥させてもよいし、加圧条件下、半導体チップ５の回路形成面とは反対側の面に対してフィルム状に成形した軟化状態にある半導体封止用樹脂組成物４９を押し当てて侵入させてもよいし、液状の半導体封止用樹脂組成物４９を隣接する半導体チップ５間の間隔に毛細管現象を利用して流れ込ませてもよい。
さらに、上記実施形態では、回路形成面に複数の半田バンプ２が取り付けられた半導体ウエハ１を用いて半導体装置８を製造する場合を例に挙げて説明したが、複数の半田バンプ２が回路形成面に取り付けられていない半導体ウエハ１を用いて、半導体チップ５の下面の少なくとも一部が封止材層４０により覆われていない半導体装置８を製造した後工程において、半導体チップ５の回路形成面に半田バンプ２を取り付けてから基板に実装してもよいし、半導体チップ５と基板とをワイヤボンディングすることにより電気的に接続してもよい。
また、半導体チップ５を封止する際に、シート状に加工された半導体封止用樹脂組成物４９からなる封止材（以下、シート状封止材と示す。）を用いて、以下の方法によりラミネーションすることもできる。
まず、ロール形状で準備したシート状封止材を、真空加圧式ラミネーターの巻き出し装置に取り付け、巻き取り装置まで接続する。次に、保護フィルム１０を貼り付けた半導体ウエハ１をダイアフラム（弾性膜）式ラミネーター部まで搬送する。次いで、減圧下、プレスを開始するとシート状封止材は、所定温度に加熱され、溶融状態となり、その後、溶融状態のシート状封止材を、ダイアフラムを介してプレスすることにより半導体ウエハ１に対して押し当てることで、半導体ウエハ１に形成された切り込み２０を当該シート状封止材で埋めることができるとともに、半導体ウエハ１の回路形成面とは反対側の面をシート状封止材で覆うことができる。その後、所定時間をかけてシート状封止材を硬化させる。こうすることで、半導体チップ５を封止することができる。
なお、シート状封止材に対し、より高精度な平坦性が要求される場合は、ダイアフラム式ラミネーターでのプレスの後に、高精度に調整された平坦プレス装置によるプレス工程を追加して成型することもできる。
上述したラミネーション成形を行う際、ダイアフラム（弾性膜）式ラミネーター部による成形温度は、好ましくは、５０〜１２０℃であり、さらに好ましくは、８０〜１１０℃である。また、ダイアフラム（弾性膜）式ラミネーター部による成形圧力は、好ましくは、０．５〜１ＭＰａであり、さらに好ましくは、０．６〜０．９ＭＰａである。くわえて、ダイアフラム（弾性膜）式ラミネーター部による成形時間は、好ましくは、３０秒〜５分であり、さらに好ましくは、１〜３分である。ダイアフラム（弾性膜）式ラミネーター部による成形温度、圧力、時間を上記範囲とすることで、溶融状態にあるシート状封止材が充填されない部分が発生することを防止することができる。
上述したラミネーション成形を行う際、平坦プレス装置によるプレス温度は、好ましくは、８０〜１３０℃であり、さらに好ましくは、９０〜１２０℃である。また、平坦プレス装置による成形圧力は、好ましくは、０．５〜２ＭＰａであり、さらに好ましくは、０．８〜１．５ＭＰａである。くわえて、平坦プレス装置による成形時間は、好ましくは、３０秒〜５分であり、さらに好ましくは、１〜３分である。平坦プレス装置によるプレス温度、成形圧力、時間を上記範囲とすることで、溶融状態にあるシート状封止材が充填されない部分が発生することを防止することができる。
また、上述したシート状封止材を用いたラミネーション成形法により半導体チップ５を封止成形後に実施するポストキュア温度は、好ましくは、１５０〜２００℃であり、さらに好ましくは、１６５〜１８５℃である。さらに、ポストキュア時間は、好ましくは、１時間〜５時間であり、さらに好ましくは、２時間〜４時間である。
１ 半導体ウエハ
２ 半田バンプ
３ 主面
４ 裏面
５ 半導体チップ
６ 橋渡し部
７ 構造体
８ 半導体装置
９ 側面
１０ 保護フィルム（粘着部材）
１１ 間隙
１３ 第１ダイシングライン
１４ 第２ダイシングライン
１５ 半導体チップエリア
２０ 切り込み
３０ ダイシングフィルム
４０ 封止材層
４１ 面
４３ 側面
４４ 封止材層
４５ 面
４９ 半導体封止用樹脂組成物
５０ 離型フィルム
Ｌ１ 切り込み幅
Ｌ３ 分割幅

Claims (17)

  1. 粘着部材と、前記粘着部材の粘着面に貼り付けられた半導体ウエハとを備え、前記粘着部材の粘着面に対して前記半導体ウエハの回路形成面が貼り付けられている構造体を準備する工程と、
    前記半導体ウエハの回路形成面に前記粘着部材が貼り付いた状態で、前記半導体ウエハのダイシング領域に沿って、前記半導体ウエハの回路形成面とは反対側の面に対して所定幅の切り込みを複数形成する工程と、
    流動状態にある半導体封止用樹脂組成物を前記半導体ウエハに接触させて、前記切り込み内に前記半導体封止用樹脂組成物を充填するとともに、前記半導体ウエハの回路形成面とは反対側の面を前記半導体封止用樹脂組成物により覆い封止する工程と、
    前記半導体封止用樹脂組成物を硬化させる工程と、
    を含む半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記切り込み内に充填された前記半導体封止用樹脂組成物の硬化体および前記半導体ウエハを切断し、複数の半導体チップに個片化する工程をさらに含み、
    前記複数の半導体チップそれぞれの回路形成面とは反対側の面および側面のうち少なくとも一部が、前記半導体封止用樹脂組成物の硬化体により覆われている、半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法であって、
    前記切り込みを複数形成する工程において、前記切り込みの幅が、５０μｍ以上３００μｍ以下である、半導体装置の製造方法。
  4. 主面に回路が形成された半導体ウエハを準備する準備工程と、
    前記半導体ウエハを接着層に貼り付ける貼付工程と、
    前記接着層に貼り付けた状態の前記半導体ウエハにダイシング領域に沿って切り込みを複数形成する、切り込み工程と、
    前記半導体ウエハの前記主面を前記接着層に貼り付けた状態で、複数の前記切り込みと前記半導体ウエハを一括して封止することにより、前記切り込みの内部および前記半導体ウエハの裏面上に半導体封止用樹脂組成物からなる封止材層を形成する封止工程と、
    前記封止材層を前記ダイシング領域に沿って分割することにより、側面および裏面に前記封止材層が形成された複数の半導体チップを得る分割工程と、を含む、半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    前記貼付工程は、
    前記半導体ウエハの主面を前記接着層に貼り付ける工程と、
    前記半導体ウエハの裏面を除去することにより、前記半導体ウエハの膜厚を薄くする薄膜処理を実施する工程と、を含む、半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    膜厚を薄くする前記工程後の前記半導体ウエハの膜厚は、１００μｍ以上３００μｍ以下である、半導体装置の製造方法。
  7. 請求項４から６のいずれか１項に記載の半導体装置の製造方法であって、
    前記切り込み工程において、薄膜処理された前記半導体ウエハの前記裏面に前記切り込みを形成する工程を含む、半導体装置の製造方法。
  8. 請求項４から７のいずれか１項に記載の半導体装置の製造方法であって、
    前記貼付工程、前記切り込み工程、および前記封止工程を含む一連の工程を、前記半導体ウエハの前記主面が前記接着層に貼り付けられた状態で実施する、半導体装置の製造方法。
  9. 請求項４から８のいずれか１項に記載の半導体装置の製造方法であって、
    前記分割工程における分割幅は、前記切り込み工程における前記切り込みの幅よりも狭い、半導体装置の製造方法。
  10. 請求項４から９のいずれか１項に記載の半導体装置の製造方法であって、
    前記切り込みの幅は、５０μｍ以上３００μｍ以下である、半導体装置の製造方法。
  11. 請求項４から１０のいずれか１項に記載の半導体装置の製造方法であって、
    前記封止工程において、前記半導体ウエハの側面に前記封止材層を形成する、半導体装置の製造方法。
  12. 請求項８に記載の半導体装置の製造方法であって、
    前記封止工程後、前記半導体ウエハの裏面上に形成された前記封止材層を異なる接着層に貼り付けるとともに、前記半導体ウエハの前記主面上の前記接着層を除去する工程と、
    前記半導体ウエハの前記主面上に前記封止材層を形成する工程と、を含む、半導体装置の製造方法。
  13. 請求項４から１２のいずれか１項に記載の半導体装置の製造方法であって、
    前記準備工程において、前記半導体ウエハの前記主面上に外部接続用のバンプが形成されている、半導体装置の製造方法。
  14. 請求項４から１２のいずれか１項に記載の半導体装置の製造方法であって、
    前記封止工程の後、前記半導体ウエハの主面上に外部接続用のバンプを形成する工程を含み、
    その後、前記分割工程を実施する、半導体装置の製造方法。
  15. 主面に回路が形成された半導体チップと、
    前記主面に形成されているバンプと、
    前記半導体チップの側面および前記主面と反対側の裏面を覆う封止材層と、を備えており、
    前記半導体チップの側壁面の一部が、前記封止材層の側壁面に覆われずに露出している、半導体装置。
  16. 請求項１５に記載の半導体装置であって、
    前記バンプが、前記封止材層に覆われずに露出している、半導体装置。
  17. 請求項１５に記載の半導体装置であって、
    前記半導体チップの側壁面の両側の一部が、前記封止材層の側壁面に覆われずに露出している、半導体装置。
JP2015182999A 2014-10-02 2015-09-16 半導体装置の製造方法 Active JP6459872B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014203665 2014-10-02
JP2014203665 2014-10-02

Publications (2)

Publication Number Publication Date
JP2016076694A true JP2016076694A (ja) 2016-05-12
JP6459872B2 JP6459872B2 (ja) 2019-01-30

Family

ID=55676417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015182999A Active JP6459872B2 (ja) 2014-10-02 2015-09-16 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6459872B2 (ja)
KR (1) KR102276498B1 (ja)
CN (1) CN105489510B (ja)
TW (1) TWI657510B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221675A1 (ja) * 2017-06-01 2018-12-06 日立化成株式会社 半導体加工用テープ
JP2018203974A (ja) * 2017-10-05 2018-12-27 日立化成株式会社 半導体加工用テープ
JP2020077709A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
WO2021132678A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 半導体チップの製造方法
JPWO2021132680A1 (ja) * 2019-12-27 2021-07-01
JP2022000904A (ja) * 2019-12-27 2022-01-04 リンテック株式会社 キット及び半導体チップの製造方法
JP2022022798A (ja) * 2020-07-07 2022-02-07 株式会社デンソー 半導体装置
WO2023276731A1 (ja) * 2021-06-28 2023-01-05 リンテック株式会社 保護膜付きチップの製造方法
US12100790B2 (en) 2021-07-30 2024-09-24 Nichia Corporation Method of manufacturing light emitting device
US12119433B2 (en) 2020-12-14 2024-10-15 Nichia Corporation Method of manufacturing light emitting device and method of manufacturing light emitting module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098625B (zh) * 2016-08-08 2023-05-02 华天科技（昆山）电子有限公司 等离子划片的芯片包封结构及制作方法
CN112189251B (zh) * 2018-05-28 2023-12-26 三菱电机株式会社 半导体装置的制造方法
TWI687986B (zh) 2018-11-16 2020-03-11 典琦科技股份有限公司 晶片封裝體的製造方法
CN111199906B (zh) * 2018-11-16 2022-06-07 典琦科技股份有限公司 芯片封装体的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08503813A (ja) * 1992-09-14 1996-04-23 バドゥイ，ピエール 集積回路装置を製造するための方法及び装置
JPH09107046A (ja) * 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP2006237471A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法
JP2010062278A (ja) * 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2013258234A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478058B (en) * 2001-03-20 2002-03-01 Advanced Semiconductor Eng Method for dicing wafer from the back side
US6756562B1 (en) * 2003-01-10 2004-06-29 Kabushiki Kaisha Toshiba Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2006140276A (ja) * 2004-11-11 2006-06-01 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08503813A (ja) * 1992-09-14 1996-04-23 バドゥイ，ピエール 集積回路装置を製造するための方法及び装置
JPH09107046A (ja) * 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP2006237471A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法
JP2010062278A (ja) * 2008-09-03 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2013258234A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7031141B2 (ja) 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP2018206893A (ja) * 2017-06-01 2018-12-27 日立化成株式会社 半導体加工用テープ
KR20200014292A (ko) * 2017-06-01 2020-02-10 히타치가세이가부시끼가이샤 반도체 가공용 테이프
WO2018221675A1 (ja) * 2017-06-01 2018-12-06 日立化成株式会社 半導体加工用テープ
KR102442278B1 (ko) * 2017-06-01 2022-09-08 쇼와덴코머티리얼즈가부시끼가이샤 반도체 가공용 테이프
JP2018203974A (ja) * 2017-10-05 2018-12-27 日立化成株式会社 半導体加工用テープ
JP7035347B2 (ja) 2017-10-05 2022-03-15 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP2020077709A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
JP7184458B2 (ja) 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
WO2021132678A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 半導体チップの製造方法
JP2022000905A (ja) * 2019-12-27 2022-01-04 リンテック株式会社 キット及び半導体チップの製造方法
JP2022000904A (ja) * 2019-12-27 2022-01-04 リンテック株式会社 キット及び半導体チップの製造方法
JP7033237B2 (ja) 2019-12-27 2022-03-09 リンテック株式会社 キット及び半導体チップの製造方法
WO2021132679A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 硬化性樹脂フィルム、複合シート、及び半導体チップの製造方法
WO2021132680A1 (ja) * 2019-12-27 2021-07-01 リンテック株式会社 キット及び半導体チップの製造方法
JPWO2021132680A1 (ja) * 2019-12-27 2021-07-01
JP7256851B2 (ja) 2019-12-27 2023-04-12 リンテック株式会社 キット及び半導体チップの製造方法
JP2022022798A (ja) * 2020-07-07 2022-02-07 株式会社デンソー 半導体装置
US12119433B2 (en) 2020-12-14 2024-10-15 Nichia Corporation Method of manufacturing light emitting device and method of manufacturing light emitting module
WO2023276731A1 (ja) * 2021-06-28 2023-01-05 リンテック株式会社 保護膜付きチップの製造方法
US12100790B2 (en) 2021-07-30 2024-09-24 Nichia Corporation Method of manufacturing light emitting device

Also Published As

Publication number Publication date
JP6459872B2 (ja) 2019-01-30
CN105489510A (zh) 2016-04-13
TW201626471A (zh) 2016-07-16
CN105489510B (zh) 2019-07-12
KR20160040110A (ko) 2016-04-12
TWI657510B (zh) 2019-04-21
KR102276498B1 (ko) 2021-07-12

Similar Documents

Publication Publication Date Title
JP6459872B2 (ja) 半導体装置の製造方法
WO2016031684A1 (ja) 半導体装置の製造方法および半導体装置
KR102280578B1 (ko) 보호 테이프 및 이것을 사용한 반도체 장치의 제조 방법
KR102582536B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US10483148B2 (en) Protective tape and method for manufacturing semiconductor device
JP2013123003A (ja) 積層シート、及び、積層シートを用いた半導体装置の製造方法
TW201735196A (zh) 半導體裝置之製造方法
CN115176333A (zh) 保护膜形成用片、带保护膜的芯片的制造方法及层叠物
TW202107667A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
TWI698962B (zh) 半導體裝置之製造方法
CN113574665A (zh) 具有支石墓结构的半导体装置及其制造方法以及支撑片形成用层叠膜及其制造方法
TWI844668B (zh) 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TWI850375B (zh) 具有支石墓結構的半導體裝置的製造方法以及支持片形成用積層膜及其製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2022149581A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
JP7172022B2 (ja) 半導体装置の製造方法
TW202339954A (zh) 單片化體形成用積層膜及其製造方法、以及半導體裝置之製造方法
TW202105620A (zh) 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R150 Certificate of patent or registration of utility model

Ref document number: 6459872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150