TW202105620A - 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜 - Google Patents

具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜 Download PDF

Info

Publication number
TW202105620A
TW202105620A TW109113892A TW109113892A TW202105620A TW 202105620 A TW202105620 A TW 202105620A TW 109113892 A TW109113892 A TW 109113892A TW 109113892 A TW109113892 A TW 109113892A TW 202105620 A TW202105620 A TW 202105620A
Authority
TW
Taiwan
Prior art keywords
film
support sheet
forming
layer
wafer
Prior art date
Application number
TW109113892A
Other languages
English (en)
Inventor
尾崎義信
板垣圭
谷口紘平
橋本慎太郎
矢羽田達也
Original Assignee
日商日立化成股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立化成股份有限公司 filed Critical 日商日立化成股份有限公司
Publication of TW202105620A publication Critical patent/TW202105620A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

本揭示的一個方面是一種半導體裝置的支石墓結構的形成中所使用的支持片的製造方法，其包括：（A）準備積層膜的步驟，所述積層膜依次具備：基材膜、黏著層、以及由例如熱硬化性樹脂層構成的支持片形成用膜；（B）藉由將支持片形成用膜單片化，而在黏著層的表面上形成多個支持片的步驟；且（B）步驟依次包括：將切口形成至支持片形成用膜的厚度方向的中途的步驟；及藉由擴展而將經冷卻的狀態的支持片形成用膜單片化的步驟。

Description

具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜
本揭示是有關於一種具有支石墓結構的半導體裝置的製造方法，所述支石墓結構包括：基板；第一晶片，配置在基板上；多個支持片，配置於基板上且為第一晶片周圍；以及第二晶片，由多個支持片支持並且配置成覆蓋第一晶片。另外，本揭示是有關於一種具有支石墓結構的半導體裝置的製造中所使用的支持片的製造方法及可適用於支持片製造的積層膜。再者，支石墓（dolmen）是石墓的一種，具備多個支柱石及載置在其上的板狀的岩石。在具有支石墓結構的半導體裝置中，支持片相當於「支柱石」，第二晶片相當於「板狀的岩石」。
近年來，在半導體裝置的領域，要求高積體、小型化以及高速化。作為半導體裝置的一形態，在配置於基板上的控制器晶片上積層半導體晶片的結構受到關注。例如專利文獻1揭示了一種半導體晶粒組件，該半導體晶粒組件包括控制器晶粒、以及在控制器晶粒上由支持構件支持的記憶體晶粒。專利文獻1的圖1A所示的半導體組件100可謂是具有支石墓結構。即，半導體組件100包括封裝基板102、配置在封裝基板102表面上的控制器晶粒103、配置在控制器晶粒103上方的記憶體晶粒106a、記憶體晶粒106b、以及支持記憶體晶粒106a的支持構件130a、支持構件130b。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特表2017-515306號公報
[發明所欲解決之課題] 專利文獻1揭示了作為支持構件（支持片），能夠使用矽等半導體材料，更具體而言，能夠使用切割半導體晶圓而得到的半導體材料的斷片（參照專利文獻1的[0012]、[0014]及圖2）。為了使用半導體晶圓製造支石墓結構用的支持片，與普通的半導體晶片的製造同樣，例如需要以下的各步驟。 （1）在半導體晶圓上貼附背面研磨帶（back grind tape）的步驟； （2）背面研磨半導體晶圓的步驟； （3）對切割環與配置在其中的背面研磨後的半導體晶圓貼附具有黏著層及接著劑層的膜（切割-黏晶一體型膜）的步驟； （4）自半導體晶圓剝離背面研磨帶的步驟； （5）將半導體晶圓單片化的步驟。
本揭示提供一種有效率地製造拾取性優異的支持片的方法。另外，本揭示提供一種使用所述支持片來製造具有支石墓結構的半導體裝置的方法。 [解決課題之手段]
本揭示的一個方面是有關於一種具有支石墓結構的半導體裝置的製造中所使用的支持片的製造方法。所述製造方法包括以下的步驟。 （A）準備積層膜的步驟，所述積層膜依次具備：基材膜、黏著層、以及支持片形成用膜； （B）藉由將支持片形成用膜單片化，而在黏著層的表面上形成多個支持片的步驟。 所述支持片形成用膜為以下的膜的任一種。 ·由熱硬化性樹脂層構成的膜； ·由使熱硬化性樹脂層中至少一部分硬化而成的層構成的膜； ·包括熱硬化性樹脂層、以及較該熱硬化性樹脂層具有更高剛性的樹脂層的多層膜； ·包括熱硬化性樹脂層、以及較該熱硬化性樹脂層具有更高剛性的金屬層的多層膜。 支持片形成用膜所具有的樹脂層例如為聚醯亞胺層。樹脂層例如由與熱硬化性樹脂層不同的材質構成。支持片形成用膜所具有的金屬層例如為銅層或鋁層。再者，上述熱硬化性樹脂層的熱硬化後的剛性可低於樹脂層或金屬層的剛性，亦可高於樹脂層或金屬層的剛性。剛性是指物體對彎曲或扭曲能夠承受破壞的能力。
在支持片形成用膜為由熱硬化性樹脂層構成的膜、或由使熱硬化性樹脂層中的至少一部分硬化而成的層構成的膜的情況下，（B）步驟依次包括：將切口形成至支持片形成用膜的厚度方向的中途的步驟；及藉由擴展而將經冷卻的狀態的支持片形成用膜單片化的步驟。另一方面，在支持片形成用膜為包括熱硬化性樹脂層、及較該熱硬化性樹脂層具有更高剛性的樹脂層或金屬層的多層膜的情況下，在（A）步驟中準備的積層膜中，熱硬化性樹脂層位於樹脂層或金屬層與黏著層之間，（B）步驟依次包括：切斷支持片形成用膜的樹脂層或金屬層並且將切口形成至熱硬化性樹脂層的厚度方向的中途的步驟；及藉由擴展將經冷卻的狀態的支持片形成用膜單片化的步驟。
在（B）步驟中，將黏著層表面上的熱硬化性樹脂層半切割後，藉由冷卻擴展將熱硬化性樹脂層單片化為接著劑片。藉此，能夠實現支持片的優異的拾取性。根據本發明者等人的研究，在（B）步驟中，若形成貫通熱硬化性樹脂層並直至黏著層的切口，則容易成為接著劑片的邊緣進入黏著層的狀態。藉此，本發明者等人推測存在支持片的拾取性變得不充分的傾向。特別是黏著層為紫外線硬化型的情況下，在接著劑片的邊緣進入黏著層的狀態下，藉由紫外線照射使黏著層硬化時，接著劑片的邊緣被固定在硬化了的黏著層上，支持片的拾取性容易變得更不充分。與此相對，如上所述，在（B）步驟中，在對熱硬化性樹脂層進行半切割後，藉由冷卻擴展將熱硬化性樹脂層單片化，從而接著劑片的邊緣不會進入黏著層，因此能夠實現優異的拾取性。
在本揭示的所述製造方法中，使用將支持片形成用膜單片化而獲得的支持片。藉此，與使用切割半導體晶圓而得到的半導體材料的斷片作為支持片的先前的製造方法相比，能夠簡化製作支持片的步驟。即，先前需要上述（1）～（5）的步驟，與此相對，支持片形成用膜不包含半導體晶圓，故能夠省略與半導體晶圓的背面研磨相關的（1）、（2）及（4）的步驟。另外，由於不使用較樹脂材料昂貴的半導體晶圓，故亦能夠削減成本。再者，由於熱硬化性樹脂層相對於其他構件（例如基板）具有接著性，因此可不在支持片上另外設置接著劑層等。
自進一步提高支持片的拾取性的觀點出發，亦可在使鄰接的支持片的間隔較（B）步驟後更擴大的狀態下實施支持片的拾取。即，例如作為基材膜使用具有熱收縮性的膜，並且黏著層具有未被支持片形成用膜覆蓋的周緣區域的形態。然後，在（B）步驟中在以包圍支持片形成用膜的方式將切割環貼附在周緣區域的狀態下將支持片形成用膜單片化，（B）步驟後，藉由加熱基材膜中的切割環的內側區域，使該內側區域的基材膜收縮。藉由此種方法對基材膜的中央區域施加張力，從而可擴大鄰接的支持片的間隔。藉此，能夠進一步抑制拾取錯誤的發生，並且能夠提高拾取步驟中的支持片的視認性。
本揭示的一個方面是有關於一種具有支石墓結構的半導體裝置的製造方法。該製造方法包括：經過所述（A）步驟及（B）步驟而在黏著層的表面上形成多個支持片的步驟、以及以下的步驟。 （C）自黏著層拾取支持片的步驟； （D）在基板上配置第一晶片的步驟； （E）在基板上且為第一晶片的周圍或應配置第一晶片的區域的周圍，配置多個支持片的步驟； （F）準備帶接著劑片的晶片的步驟，所述帶接著劑片的晶片具備第二晶片、及設置在第二晶片的一個面上的接著劑片； （G）藉由在多個支持片的表面上配置帶接著劑片的晶片來構築支石墓結構的步驟。
（D）步驟及（E）步驟可先實施任一項。在先實施（D）步驟的情況下，在（E）步驟中，只要在基板上且為第一晶片的周圍配置多個支持片即可。另一方面，在先實施（E）步驟的情況下，在（E）步驟中，在基板上且為應配置第一晶片的區域的周圍配置多個支持片，然後，在（D）步驟中，在該區域配置第一晶片即可。
本揭示的一個方面是有關於一種切口形成至中途的積層膜。第一方式的積層膜依次具備基材膜、黏著層、支持片形成用膜，所述支持片形成用膜由熱硬化性樹脂層或使熱硬化性樹脂層中的至少一部分硬化而成的層構成，支持片形成用膜在與黏著層相對側的面的相反側的面上，具有直至該膜的厚度方向的中途的切口。第二方式的積層膜依次具備基材膜、黏著層、支持片形成用膜，所述支持片形成用膜包括熱硬化性樹脂層及較該熱硬化性樹脂層具有更高剛性的樹脂層或金屬層，且熱硬化性樹脂層位於樹脂層與黏著層之間、或金屬層與黏著層之間，支持片形成用膜在與黏著層相對側的面的相反側的面上，具有切斷樹脂層或金屬層且直至熱硬化性樹脂層的厚度方向的中途的切口。 [發明的效果]
根據本揭示，提供一種有效率地製造拾取性優異的支持片的方法。另外，根據本揭示，提供一種使用所述支持片來製造具有支石墓結構的半導體裝置的方法。
以下，參照圖式對本揭示的實施方式進行詳細說明。其中，本發明不限定於以下的實施方式。再者，本說明書中，所謂「(甲基)丙烯酸」是指丙烯酸或甲基丙烯酸，所謂「(甲基)丙烯酸酯」是指丙烯酸酯或與其對應的甲基丙烯酸酯。所謂「A或B」，只要包含A與B的任一者即可，亦可兩者均包含。
於本說明書中，用語「層」於以平面圖的形式進行觀察時，除了於整個面形成的形狀的結構以外，亦包含部分地形成的形狀的結構。另外，於本說明書中，「步驟」這一用語不僅是指獨立的步驟，即便在無法與其他步驟明確地加以區分的情況下，只要達成該步驟的預期的作用，則亦包含於本用語中。另外，使用「～」所表示的數值範圍表示包含「～」的前後所記載的數值分別作為最小值及最大值的範圍。
於本說明書中，關於組成物中的各成分的含量，於在組成物中存在多種相當於各成分的物質的情況下，只要無特別說明，則是指組成物中存在的所述多種物質的合計量。另外，例示材料只要無特別說明，則可單獨使用，亦可組合使用二種以上。另外，本說明書中階段性地記載的數值範圍中，某階段的數值範圍的上限值或下限值亦可替換為其他階段的數值範圍的上限值或下限值。另外，本說明書中所記載的數值範圍中，該數值範圍的上限值或下限值可替換為實施例中所示的值。
（半導體裝置） 圖1是示意性地表示具有支石墓結構的半導體裝置的一例的剖面圖。該圖所示的半導體裝置100包括：基板10、配置在基板10的表面上的晶片T1（第一晶片）、配置於基板10的表面上且為晶片T1的周圍的多個支持片Dc、配置於晶片T1的上方的晶片T2（第二晶片）、由晶片T2與多個支持片Dc夾持的接著劑片Tc、積層在晶片T2上的晶片T3、晶片T4、將基板10的表面上的電極（未圖示）與晶片T1～晶片T4分別電連接的多個導線w；以及填充在晶片T1與晶片T2的間隙等中的密封材50。
在本實施方式中，藉由多個支持片Dc、晶片T2、以及位於支持片Dc與晶片T2之間的接著劑片Tc而在基板10上構成支石墓結構。晶片T1與接著劑片Tc分離。藉由適當設定支持片Dc的厚度，能夠確保用於連接晶片T1的上表面與基板10的導線w的空間。藉由使晶片T1與接著劑片Tc分離，能夠防止與晶片T1連接的導線w的上部接觸晶片T2所導致的導線w的短路。另外，由於無需將導線埋入與晶片T2接觸的接著劑片Tc，故具有能夠減薄接著劑片Tc的優點。
如圖1所示，晶片T1與晶片T2之間的接著劑片Tc覆蓋晶片T2中的與晶片T1相對的區域，並且自區域連續地延伸至晶片T2的周緣側。即，一個接著劑片Tc覆蓋晶片T2的區域，並夾設在晶片T2與多個支持片之間而將該些接著。再者，圖1中示出了接著劑片Tc設置成覆蓋晶片T2的一個面（下表面）的整體的形態。然而，由於接著劑片Tc在半導體裝置100的製造過程中可能收縮，因此只要實質上覆蓋晶片T2的一個面（下表面）的整體即可，例如，於晶片T2的周緣的一部分亦可存在未被接著劑片Tc覆蓋的部位。圖1中的晶片T2的下表面相當於晶片的背面。近年來晶片的背面多形成有凹凸。藉由晶片T2背面的實質上的整體被接著劑片Tc覆蓋，能夠抑制晶片T2產生裂縫或破裂。
基板10可以是有機基板，亦可以是引線框架等金屬基板。基板10中，自抑制半導體裝置100的翹曲的觀點來看，基板10的厚度例如為90 μm～300 μm，亦可為90 μm～210 μm。
晶片T1例如是控制器晶片，藉由接著劑片T1c接著於基板10且藉由導線w與基板10電連接。俯視下的晶片T1的形狀例如為矩形（正方形或長方形）。晶片T1的一邊的長度例如為5 mm以下，亦可為2 mm～5 mm或1 mm～5 mm。晶片T1的厚度例如為10 μm～150 μm，亦可為20 μm～100 μm。
晶片T2例如是記憶體晶片，並經由接著劑片Tc而接著在支持片Dc上。俯視時，晶片T2具有大於晶片T1的尺寸。俯視下的晶片T2的形狀例如為矩形（正方形或長方形）。晶片T2的一邊的長度例如為20 mm以下，亦可為4 mm～20 mm或4 mm～12 mm。晶片T2的厚度例如是10 μm～170 μm，亦可為20 μm～120 μm。再者，晶片T3、晶片T4亦例如是記憶體晶片，經由接著劑片Tc接著在晶片T2上。晶片T3、晶片T4的一邊的長度只要與晶片T2相同即可，晶片T3、晶片T4的厚度亦與晶片T2相同即可。
支持片Dc發揮在晶片T1的周圍形成空間的間隔物的作用。支持片Dc為由熱硬化性樹脂組成物的硬化物構成。再者，如圖2的（a）所示，可在晶片T1的兩側的隔開的位置配置兩個支持片Dc（形狀：長方形），亦可如圖2的（b）所示，在與晶片T1的角部對應的位置分別配置一個支持片Dc（形狀：正方形，共計4個）。俯視下的支持片Dc的一邊的長度例如為20 mm以下，亦可為1 mm～20 mm或1 mm～12 mm。支持片Dc的厚度（高度）例如為10 μm～180 μm，亦可為20 μm～120 μm。
（支持片的製造方法） 本實施方式的支持片的製造方法包括以下的步驟。 （A）準備支持片形成用積層膜20（以下，視情況而稱為「積層膜20」）的步驟，其依次具備：基材膜1、黏著層2、以及支持片形成用膜D（參照圖3的（a）及圖3的（b））； （B）藉由將支持片形成用膜D單片化，而在黏著層2的表面上形成多個支持片Da的步驟（參照圖5的（c））； 再者，圖1所示的支持片Dc是熱硬化性樹脂組成物硬化後的支持片。另一方面，支持片Da是熱硬化性樹脂組成物完全硬化之前的狀態的支持片。
[（A）步驟] 積層膜20具備基材膜1、黏著層2、及支持片形成用膜D。基材膜1較佳為例如為聚對苯二甲酸乙二酯膜（PET（polyethylene terephthalate）膜）、聚烯烴膜，且具有熱收縮性。黏著層2具有與基材膜1相對的第一面F1及其相反側的第二面F2。黏著層2藉由沖孔等形成為圓形（參照圖3的（a））。黏著層2為由紫外線硬化型的黏著劑構成。即，黏著層2具有藉由照射紫外線而黏著性降低的性質。支持片形成用膜D藉由沖孔等形成為圓形，具有較黏著層2小的直徑（參照圖3的（a））。支持片形成用膜D為由熱硬化性樹脂組成物構成。
構成支持片形成用膜D的熱硬化性樹脂組成物經過半硬化（B階段）狀態，藉由之後的硬化處理能夠成為完全硬化物（C階段）狀態。熱硬化性樹脂組成物含有環氧樹脂、硬化劑、彈性體（例如丙烯酸樹脂），並根據需要進一步含有無機填料及硬化促進劑等。對於構成支持片形成用膜D的熱硬化性樹脂組成物的詳細情況將在後面敘述。
積層膜20例如可藉由將第一積層膜與第二積層膜貼合來製造，所述第一積層膜具有基材膜1且在基材膜1的表面上具有黏著層2，所述第二積層膜具有覆蓋膜3且在覆蓋膜3的表面上具有支持片形成用膜D（參照圖4）。第一積層膜可經過如下步驟而獲得：在基材膜1的表面上藉由塗佈而形成黏著層的步驟、以及藉由沖孔等將黏著層加工成規定形狀（例如圓形）的步驟。第二積層膜可經過如下步驟而獲得：在覆蓋膜3（例如PET膜或聚乙烯膜）的表面上藉由塗佈而形成支持片形成用膜的步驟、及藉由沖孔等將支持片形成用膜加工成規定的形狀（例如、圓形）的步驟。當使用積層膜20時，覆蓋膜3在適當的時機被剝離。
[（B）步驟] 如圖5的（a）所示，將切割環DR貼附於積層膜20。即，將切割環DR貼附於黏著層2的周緣區域2a，成為在切割環DR的內側配置有支持片形成用膜D的狀態。繼而，如圖5的（b）所示，將切口C形成至支持片形成用膜D的厚度方向的中途。藉此，能夠得到具有被半切割的支持片形成用膜D的積層膜25。即，積層膜25依次具備基材膜1、黏著層2、支持片形成用膜D，且支持片形成用膜D在與黏著層2相對側的面的相反側的面上，具有直至支持片形成用膜D的厚度方向的中途的切口C。切口C例如用刀片或雷射形成即可。將支持片形成用膜D的厚度設為100時，切口C的深度為10～75即可，亦可為25～50。切口C形成為格子狀（參照圖7）。再者，切口C的圖案不限於格子狀，只要是與支持片Da的形狀對應的形態即可。如圖7所示，較佳為切口C形成至支持片形成用膜D的外緣。支持片形成用膜D的直徑例如可為300 mm～310 mm或300 mm～305 mm。支持片形成用膜D的俯視下的形狀不限於圖3的（a）所示的圓形，亦可為矩形（正方形或長方形）。
其後，例如藉由在-15℃～0℃的溫度條件下的冷卻擴展，將支持片形成用膜D單片化。藉此，可自支持片形成用膜D獲得多個支持片Da。如圖5的（c）所示，藉由用環R將基材膜1中的切割環DR的內側區域1a上推，對基材膜1賦予張力即可。在（B）步驟中，將支持片形成用膜D半切割後，藉由冷卻擴展將支持片形成用膜D單片化，藉此支持片Da的邊緣不進入黏著層2，因此能夠實現優異的拾取性。
作為基材膜1而使用具有熱收縮性的膜的情況下，亦可在（B）步驟後，藉由對基材膜1中的切割環DR的內側區域1a加熱而使內側區域1a收縮。圖6的（a）是示意性地表示藉由加熱器H的吹風來加熱內側區域1a的狀態的剖面圖。使內側區域1a呈環狀收縮而對基材膜1賦予張力，藉此能夠擴大鄰接的支持片Da的間隔。藉此，能夠更進一步抑制拾取錯誤的發生，並且能夠提高拾取步驟中的支持片Da的視認性。
（半導體裝置的製造方法） 對半導體裝置100的製造方法進行說明。本實施方式的製造方法包括經過所述（A）步驟及（B）步驟而在黏著層2的表面上形成多個支持片Da的步驟、及以下的步驟。 （C）自黏著層2拾取支持片Da的步驟（參照圖6的（b））； （D）在基板10上配置第一晶片T1的步驟； （E）在基板10上且為第一晶片T1的周圍配置多個支持片Da的步驟（參照圖8）； （F）準備帶接著劑片的晶片T2a的步驟，所述帶接著劑片的晶片T2a具備第二晶片T2、及設置在第二晶片T2的一個面上的接著劑片Ta（參照圖9）； （G）藉由在多個支持片Dc的表面上配置帶接著劑片的晶片T2a來構築支石墓結構的步驟（參照圖10）； （H）用密封材50密封晶片T1與晶片T2的間隙等的步驟（參照圖1）。
[（C）步驟] （C）步驟是自黏著層2拾取支持片Da的步驟。首先，藉由對黏著層2照射紫外線，使黏著層2與支持片Da之間的黏著力下降。之後，如圖6的（b）所示，藉由用上推夾具42上推支持片Da，自黏著層2剝離支持片Da，並且用抽吸夾頭44進行抽吸來拾取支持片Da。再者，亦可藉由對切割前的支持片形成用膜D或拾取前的支持片Da進行加熱，使熱硬化性樹脂的硬化反應進行。在拾取時藉由支持片Da適度地硬化而能夠實現優異的拾取性。再者，在（C）步驟中，亦可使用圖5的（c）所示的環R對基材膜1賦予張力。
[（D）步驟] （D）步驟是在基板10上配置第一晶片T1的步驟。例如，首先，經由接著劑層T1c將晶片T1配置在基板10上的規定位置。然後，晶片T1藉由導線w與基板10電連接。（D）步驟可為在（E）步驟之前進行的步驟，亦可在（A）步驟之前、（A）步驟與（B）步驟之間、（B）步驟與（C）步驟之間、或（C）步驟與（E）步驟之間。
[（E）步驟] （E）步驟是在基板10上且為第一晶片T1的周圍配置多個支持片Da的步驟。經過所述步驟製作圖8所示的結構體30。結構體30包括基板10、配置在基板10的表面上的晶片T1、及多個支持片Da。支持片Da的配置藉由壓接處理進行即可。壓接處理例如較佳為在80℃～180℃、0.01 MPa～0.50 Mpa的條件下實施0.5秒～3.0秒。再者，支持片Da可在（E）步驟的時刻完全硬化而成為支持片Dc，亦可不在該時刻完全硬化。支持片Da較佳為在（G）步驟開始前的時刻完全硬化而成為支持片Dc。
[（F）步驟] （F）步驟是準備圖9所示的帶接著劑片的晶片T2a的步驟。帶接著劑片的晶片T2a包括晶片T2、及設置在晶片T2的一個表面的接著劑片Ta。帶接著劑片的晶片T2a例如能夠使用半導體晶圓及切割-黏晶一體型膜，經過切割步驟及拾取步驟而獲得。
[（G）步驟] （G）步驟是以接著劑片Ta與多個支持片Dc的上表面接觸的方式，在晶片T1的上方配置帶接著劑片的晶片T2a的步驟。具體而言，經由接著劑片Ta將晶片T2壓接於支持片Dc的上表面。該壓接處理例如較佳為在80℃～180℃、0.01 MPa～0.50 MPa的條件下實施0.5秒～3.0秒。繼而，藉由加熱使接著劑片Ta硬化。該硬化處理例如較佳為在60℃～175℃、0.01 MPa～1.0 MPa的條件下實施5分鐘以上。藉此，接著劑片Ta硬化而成為接著劑片Tc。經過該步驟，在基板10上構築支石墓結構（參照圖10）。藉由使晶片T1與帶接著劑片的晶片T2a分離，能夠防止因導線w的上部與晶片T2接觸而引起的導線w的短路。另外，由於無需在與晶片T2接觸的接著劑片Ta中埋入導線，故具有能夠使接著劑片Ta變薄的優點。
在（G）步驟後、（H）步驟前，經由接著劑片在晶片T2上配置晶片T3，進而，經由接著劑片在晶片T3上配置晶片T4。接著劑片只要是與上述接著劑片Ta同樣的熱硬化性樹脂組成物即可，藉由加熱硬化而成為接著劑片Tc（參照圖1）。另一方面，藉由導線w分別將晶片T2、晶片T3、晶片T4與基板10電連接。再者，積層在晶片T1上方的晶片的數量不限於本實施方式中的三個，適當設定即可。
[（H）步驟] （H）步驟是用密封材50將晶片T1與晶片T2之間的間隙等密封的步驟。經過該步驟，完成圖1所示的半導體裝置100。
（構成支持片形成用膜的熱硬化性樹脂組成物） 如上所述，構成支持片形成用膜D的熱硬化性樹脂組成物含有環氧樹脂、硬化劑及彈性體，根據需要更含有無機填料及硬化促進劑等。根據本發明者等人的研究，較佳為支持片Da及硬化後的支持片Dc具有以下特性。 ·特性1：在基板10的規定位置熱壓接支持片Da時不易產生位置偏移（120℃下的支持片Da的熔融黏度例如為4300 Pa·s～50000 Pa·s或5000 Pa·s～40000 Pa·s）； ·特性2：在半導體裝置100內支持片Dc發揮應力緩和性（熱硬化性樹脂組成物含有彈性體（橡膠成分））； ·特性3：與帶接著劑片的晶片的接著劑片Tc的接著強度充分高（支持片Dc相對於接著劑片Tc的晶粒剪切（dieshear）強度例如為2.0 Mpa～7.0 Mpa或3.0 Mpa～6.0 Mpa）； ·特性4：伴隨硬化的收縮率充分小； ·特性5：在拾取步驟中基於照相機的支持片Da的視認性良好（熱硬化性樹脂組成物例如含有著色劑）； ·特性6：支持片Dc具有充分的機械強度。
[環氧樹脂] 環氧樹脂若為進行硬化而具有接著作用者，則並無特別限定。可使用：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂等二官能環氧樹脂；苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂等酚醛清漆型環氧樹脂等。另外，可應用多官能環氧樹脂、縮水甘油胺型環氧樹脂、含雜環的環氧樹脂或脂環式環氧樹脂等普遍已知的樹脂。該些可單獨使用一種，亦可併用兩種以上。
[硬化劑] 作為硬化劑，例如可列舉酚樹脂、酯化合物、芳香族胺、脂肪族胺及酸酐。其中，自實現高的晶粒剪切強度的觀點而言，較佳為酚樹脂。作為酚樹脂的市售品，例如可列舉：迪愛生（DIC）（股）製造的LF-4871（商品名，BPA酚醛清漆型酚樹脂）、愛沃特（AIR WATER）（股）製造的HE-100C-30（商品名，苯基芳烷基型酚樹脂）、迪愛生（DIC）（股）製造的菲諾萊特（Phenolite）KA及TD系列、三井化學（股）製造的美萊克（Milex）XLC-系列及XL系列（例如美萊克（Milex）XLC-LL）、愛沃特（AIR WATER）（股）製造的HE系列（例如HE100C-30）、明和化成（股）製造的MEHC-7800系列（例如MEHC-7800-4S）、JEF化學（JFE Chemical）（股）製造的JDPP系列。該些可單獨使用一種，亦可併用兩種以上。
關於環氧樹脂與酚樹脂的調配量，自實現高的晶粒剪切強度的觀點而言，環氧當量與羥基當量的當量比分別較佳為0.6～1.5，更佳為0.7～1.4，進而佳為0.8～1.3。藉由使調配比在上述範圍內，容易將硬化性及流動性雙方達到充分高的水準。
[彈性體] 作為彈性體，例如可列舉：丙烯酸樹脂、聚酯樹脂、聚醯胺樹脂、聚醯亞胺樹脂、矽酮樹脂、聚丁二烯、丙烯腈、環氧改質聚丁二烯、順丁烯二酸酐改質聚丁二烯、酚改質聚丁二烯及羧基改質丙烯腈。
自實現高的晶粒剪切強度的觀點而言，作為彈性體較佳為丙烯酸系樹脂，進而，更佳為將丙烯酸縮水甘油酯或甲基丙烯酸縮水甘油酯等具有環氧基或縮水甘油基作為交聯性官能基的官能性單體聚合而得到的含環氧基的(甲基)丙烯酸共聚物等丙烯酸系樹脂。在丙烯酸系樹脂中，較佳為含環氧基的(甲基)丙烯酸酯共聚物以及含環氧基的丙烯酸橡膠，更佳為含環氧基的丙烯酸橡膠。含環氧基的丙烯酸橡膠是以丙烯酸酯為主要成分，主要由丙烯酸丁酯與丙烯腈等共聚物、丙烯酸乙酯與丙烯腈等共聚物構成的具有環氧基的橡膠。再者，丙烯酸系樹脂不僅可具有環氧基，亦可具有醇性或酚性羥基、羧基等交聯性官能基。
作為丙烯酸樹脂的市售品，可列舉：長瀨化成（Nagase ChemteX）（股）製造的SG-70L、SG-708-6、WS-023 EK30、SG-280 EK23、SG-P3溶劑變更品（商品名，丙烯酸橡膠，重量平均分子量：80萬，Tg：12℃，溶劑為環己酮）等。
自實現高的晶粒剪切強度的觀點而言，丙烯酸樹脂的玻璃轉移溫度（Tg）較佳為-50℃～50℃，更佳為-30℃～30℃。自實現高的晶粒剪切強度的觀點而言，丙烯酸樹脂的重量平均分子量（Mw）較佳為10萬～300萬，更佳為50萬～200萬。此處，Mw是指藉由凝膠滲透層析法（Gel Permeation Chromatography，GPC）測定，使用基於標準聚苯乙烯的標準曲線進行換算而得到的值。再者，藉由使用分子量分佈窄的丙烯酸樹脂，具有能夠形成高彈性的接著劑片的傾向。
自實現高的晶粒剪切強度的觀點而言，相對於環氧樹脂及環氧樹脂硬化劑的合計100質量份，熱硬化性樹脂組成物中所含的丙烯酸樹脂的量較佳為10質量份～200質量份，更佳為20質量份～100質量份。
[無機填料] 作為無機填料，例如可列舉：氫氧化鋁、氫氧化鎂、碳酸鈣、碳酸鎂、矽酸鈣、矽酸鎂、氧化鈣、氧化鎂、氧化鋁、氮化鋁、硼酸鋁晶須、氮化硼及結晶性二氧化矽、非晶性二氧化矽。該些可單獨使用一種，亦可併用兩種以上。
就實現高的晶粒剪切強度的觀點而言，無機填料的平均粒徑較佳為0.005 μm～1.0 μm，更佳為0.05 μm～0.5 μm。就實現高的晶粒剪切強度的觀點而言，無機填料的表面較佳為經化學修飾。（已補充）適合作為對表面進行化學修飾的材料者可列舉矽烷偶合劑。作為矽烷偶合劑的官能基的種類，例如可列舉乙烯基、丙烯醯基、環氧基、巰基、胺基、二胺基、烷氧基、乙氧基。
就實現高的晶粒剪切強度的觀點而言，相對於熱硬化性樹脂組成物的樹脂成分100質量份，無機填料的含量較佳為20質量份～200質量份，更佳為30質量份～100質量份。
[硬化促進劑] 作為硬化促進劑，例如可列舉：咪唑類及其衍生物、有機磷系化合物、二級胺類、三級胺類、及四級銨鹽。就實現高的晶粒剪切強度的觀點而言，較佳為咪唑系的化合物。作為咪唑類，可列舉2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。該些可單獨使用一種，亦可併用兩種以上。
就實現高的晶粒剪切強度的觀點而言，相對於環氧樹脂及環氧樹脂硬化劑的合計100質量份，熱硬化性樹脂組成物的硬化促進劑的含量較佳為0.04質量份～3質量份，更佳為0.04質量份～0.2質量份。
以上，詳細地說明了本揭示的實施方式，但本發明並不限定於所述實施方式。例如，在所述實施方式中，例示了具有紫外線硬化型的黏著層2的積層膜20，但黏著層2亦可為感壓型。再者，感壓型的接著層可含有具有光反應性的具有碳-碳雙鍵的樹脂，亦可不含有。例如，黏著層可藉由對其規定區域照射紫外線而降低該區域的黏著性，例如，亦可殘存具有光反應性的具有碳-碳雙鍵的樹脂。
在所述實施方式中，如圖3的（b）所示，例示了具備由熱硬化性樹脂層構成的支持片形成用膜D的支持片形成用積層膜20，但支持片形成用積層膜亦可由使熱硬化性樹脂層中的至少一部分硬化而成的層構成。另外，支持片形成用積層膜亦可具備包括熱硬化性樹脂層、及較該熱硬化性樹脂層具有更高剛性的樹脂層或金屬層的多層膜。圖11的（a）所示的支持片形成用積層膜20A具有雙層膜D2（支持片形成用膜），該雙層膜D2具有熱硬化性樹脂層5、及較熱硬化性樹脂層具有更高剛性的樹脂層6。即，在支持片形成用積層膜20A中，在黏著層2與最外面的樹脂層6之間配置有熱硬化性樹脂層5。再者，熱硬化性樹脂層5為由構成第一實施方式的支持片形成用膜D的熱硬化性樹脂組成物構成。樹脂層6的厚度例如為5 μm～100 μm，亦可為10 μm～90 μm或20 μm～80 μm。樹脂層6例如為聚醯亞胺層。
圖11的（b）所示的支持片形成用積層膜20B具有三層膜D3（支持片形成用膜），該三層膜D3包括：較熱硬化性樹脂層具有更高剛性的樹脂層6、及夾持樹脂層6的二層的熱硬化性樹脂層5a、熱硬化性樹脂層5b。在支持片形成用積層膜20B中，在黏著層2的表面上配置有三層膜D3。
圖12的（a）是示意性地表示將雙層膜D2半切割後的狀態的剖面圖。在（B）步驟中，切斷雙層膜D2的樹脂層6且將切口C形成至熱硬化性樹脂層5的厚度方向的中途即可。藉此，能夠得到具有被半切割的雙層膜D2的積層膜25A。即，積層膜25A依次具備基材膜1、黏著層2、被半切割的雙層膜D2。如圖12的（a）所示，雙層膜D2在與黏著層2相對側的面的相反側的面上具有切斷樹脂層6並直至熱硬化性樹脂層5的厚度方向的中途的切口C。樹脂層6被單片化，藉此形成多個樹脂片6p。
圖12的（b）是示意性地表示將三層膜D3半切割後的狀態的剖面圖。在（B）步驟中，切斷三層膜D3的熱硬化性樹脂層5a及樹脂層6並且將切口C形成至熱硬化性樹脂層5b的厚度方向的中途即可。藉此，能夠得到具有被半切割的三層膜D3的積層膜25B。即，積層膜25B依次具備基材膜1、黏著層2、被半切割的三層膜D3。如圖12的（b）所示，三層膜D3在與黏著層2相對側的面的相反側的面上具有切斷熱硬化性樹脂層5a及樹脂層6並直至熱硬化性樹脂層5b的厚度方向的中途的切口C。熱硬化性樹脂層5a被單片化，藉此形成多個接著劑片5p，樹脂層6被單片化，藉此形成多個樹脂片6p。將熱硬化性樹脂層5b的厚度設為100時，切口C以10～75（更佳為25～50）的厚度切斷熱硬化性樹脂層5b即可。
支持片形成用積層膜20A、支持片形成用積層膜20B包含較熱硬化性樹脂層5具有更高剛性的樹脂層6，藉此即使在藉由切割而被單片化之後不實施熱硬化性樹脂層5的熱硬化處理，亦能夠實現優異的拾取性。
在支持片形成用積層膜20A、支持片形成用積層膜20B中，可採用較熱硬化性樹脂層高的金屬層（例如、銅層或鋁層）來代替樹脂層6。金屬層的厚度例如為5 μm～100 μm，亦可為10 μm～90 μm或20 μm～80 μm。藉由使支持片形成用積層膜20A、支持片形成用積層膜20B包含金屬層，除了優異的拾取性以外，藉由樹脂材料與金屬材料的光學對比度，還能夠在拾取步驟中實現支持片的優異的視認性。 [產業上之可利用性]
根據本揭示，提供一種有效率地製造拾取性優異的支持片的方法。另外，根據本揭示，提供一種使用所述支持片來製造具有支石墓結構的半導體裝置的方法。
1:基材膜 1a:內側區域 2:黏著層 2a:周緣區域 3:覆蓋層 5、5a、5b:熱硬化性樹脂層 5p:接著劑片 6:樹脂層 6p:樹脂片 10:基板 20、20A、20B:支持片形成用積層膜（積層膜） 25、25A、25B:積層膜 30:結構體 42:上推夾具 44:抽吸夾頭 50:密封材 100:半導體裝置 C:切口 D:支持片形成用膜 D2:雙層膜（支持片形成用膜） D3:三層膜（支持片形成用膜） Da:支持片 Dc:支持片（硬化物） DR:切割環 F1:第一面 F2:第二面 H:加熱器 R:環 T1:第一晶片（晶片） T2:第二晶片（晶片） T3、T4:晶片 T1c:接著劑片/接著劑層 T2a:帶接著劑片的晶片 Ta:接著劑片 Tc:接著劑片（硬化物） w:導線
圖1是示意性地表示本揭示的半導體裝置的一例的剖面圖。 圖2的（a）及圖2的（b）是示意性地表示第一晶片與多個支持片的位置關係的例子的平面圖。 圖3的（a）是示意性地表示支持片形成用積層膜的一例的平面圖，圖3的（b）是圖3的（a）的b-b線處的剖面圖。 圖4是示意性地表示貼合黏著層與支持片形成用膜的步驟的剖面圖。 圖5的（a）～圖5的（c）是示意性地表示支持片的製作過程的剖面圖。 圖6的（a）是示意性地表示藉由加熱器的吹風來加熱基材膜的內側區域的情況的剖面圖，圖6的（b）是示意性地表示自黏著層拾取支持片的情況的剖面圖。 圖7是示意性地表示經半切割的支持片形成用膜的一例的平面圖。 圖8是示意性地表示在基板上且為第一晶片的周圍配置多個支持片的狀態的剖面圖。 圖9是示意性地表示帶接著劑片的晶片的一例的剖面圖。 圖10是示意性地表示形成在基板上的支石墓結構的剖面圖。 圖11的（a）及圖11的（b）是分別示意性地表示支持片形成用積層膜的其他實施方式的剖面圖。 圖12的（a）是示意性地表示將圖11的（a）所示的雙層膜半切割後的狀態的剖面圖，圖12的（b）是示意性地表示將圖11的（b）所示的三層膜半切割後的狀態的剖面圖。
1:基材膜
1a:內側區域
2:黏著層
2a:周緣區域
25:積層膜
C:切口
D:支持片形成用膜
Da:支持片
DR:切割環
F1:第一面
F2:第二面
R:環

Claims (9)

  1. 一種支持片的製造方法，其為具有支石墓結構的半導體裝置的製造中所使用的支持片的製造方法，所述支石墓結構包括：基板；第一晶片，配置於所述基板上；多個支持片，配置於所述基板上且為所述第一晶片的周圍；以及第二晶片，由所述多個支持片支持且配置成覆蓋所述第一晶片，且所述支持片的製造方法包括以下步驟： （A）準備積層膜的步驟，所述積層膜依次具備：基材膜、黏著層、以及支持片形成用膜；以及 （B）藉由將所述支持片形成用膜單片化，而在所述黏著層的表面上形成多個支持片的步驟，且 所述支持片形成用膜為由熱硬化性樹脂層構成的膜、或者為由使熱硬化性樹脂層中的至少一部分硬化而成的層構成的膜， （B）步驟依次包括：將切口形成至所述支持片形成用膜的厚度方向的中途的步驟；及藉由擴展而將經冷卻的狀態的所述支持片形成用膜單片化的步驟。
  2. 一種支持片的製造方法，其為具有支石墓結構的半導體裝置的製造中所使用的支持片的製造方法，所述支石墓結構包括：基板；第一晶片，配置於所述基板上；多個支持片，配置於所述基板上且為所述第一晶片的周圍；以及第二晶片，由所述多個支持片支持且配置成覆蓋所述第一晶片，且所述支持片的製造方法包括以下步驟： （A）準備積層膜的步驟，所述積層膜依次具備：基材膜、黏著層、以及支持片形成用膜；以及 （B）藉由將所述支持片形成用膜單片化，而在所述黏著層的表面上形成多個支持片的步驟，且 所述支持片形成用膜為包括熱硬化性樹脂層、以及較所述熱硬化性樹脂層具有更高剛性的樹脂層或金屬層的多層膜，且在所述積層膜中所述熱硬化性樹脂層位於所述樹脂層或所述金屬層與所述黏著層之間， （B）步驟依次包括：切斷所述支持片形成用膜的所述樹脂層或所述金屬層並且將切口形成至所述熱硬化性樹脂層的厚度方向的中途的步驟；及藉由擴展而將經冷卻的狀態的所述支持片形成用膜單片化的步驟。
  3. 如請求項2所述的支持片的製造方法，其中所述樹脂層為聚醯亞胺層。
  4. 如請求項2所述的支持片的製造方法，其中所述金屬層為銅層或鋁層。
  5. 如請求項1至請求項4中任一項所述的支持片的製造方法，其中所述基材膜具有熱收縮性， 所述黏著層具有未被所述支持片形成用膜覆蓋的周緣區域，在（B）步驟中在以包圍所述支持片形成用膜的方式將切割環貼附於所述周緣區域的狀態下將支持片形成用膜單片化，且 所述支持片的製造方法在（B）步驟之後，包括藉由加熱所述基材膜中的所述切割環的內側區域而使所述內側區域的所述基材膜收縮的步驟。
  6. 如請求項1至請求項5中任一項所述的支持片的製造方法，其中所述黏著層是紫外線硬化型，且 所述支持片的製造方法在（B）步驟之後包括對所述黏著層照射紫外線的步驟。
  7. 一種半導體裝置的製造方法，其為製造具有支石墓結構的半導體裝置的方法，所述支石墓結構包括：基板；第一晶片，配置於所述基板上；多個支持片，配置於所述基板上且為所述第一晶片的周圍；以及第二晶片，由所述多個支持片支持且配置成覆蓋所述第一晶片，其中所述半導體裝置的製造方法包括以下步驟： 藉由如請求項1至請求項6中任一項所述的支持片的製造方法，而在所述黏著層的表面上形成多個支持片的步驟； （C）自所述黏著層拾取所述支持片的步驟； （D）在基板上配置第一晶片的步驟； （E）在所述基板上且為所述第一晶片的周圍或應配置所述第一晶片的區域的周圍，配置多個所述支持片的步驟； （F）準備帶接著劑片的晶片的步驟，所述帶接著劑片的晶片具備第二晶片、及設置在所述第二晶片的一個面上的接著劑片；以及 （G）藉由在多個所述支持片的表面上配置所述帶接著劑片的晶片來構築支石墓結構的步驟。
  8. 一種積層膜，依次包括： 基材膜； 黏著層；以及 支持片形成用膜，由熱硬化性樹脂層構成或由使熱硬化性樹脂層中的至少一部分硬化而成的層構成，且 所述支持片形成用膜在與所述黏著層相對側的面的相反側的面上具有直至所述膜的厚度方向的中途的切口。
  9. 一種積層膜，依次包括： 基材膜； 黏著層；以及 支持片形成用膜，包括熱硬化性樹脂層、以及較所述熱硬化性樹脂層具有更高剛性的樹脂層或金屬層，且 所述熱硬化性樹脂層位於所述樹脂層與所述黏著層之間、或所述金屬層與所述黏著層之間， 所述支持片形成用膜在與所述黏著層相對側的面的相反側的面上具有切斷所述樹脂層或所述金屬層並直至所述熱硬化性樹脂層的厚度方向的中途的切口。
TW109113892A 2019-04-25 2020-04-24 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜 TW202105620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/017692 WO2020217397A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
WOPCT/JP2019/017692 2019-04-25

Publications (1)

Publication Number Publication Date
TW202105620A true TW202105620A (zh) 2021-02-01

Family

ID=72940646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113892A TW202105620A (zh) 2019-04-25 2020-04-24 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜

Country Status (7)

Country Link
US (1) US11935870B2 (zh)
JP (1) JP7494844B2 (zh)
KR (1) KR20220002257A (zh)
CN (1) CN113574666A (zh)
SG (1) SG11202110162UA (zh)
TW (1) TW202105620A (zh)
WO (2) WO2020217397A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法
JP2023102570A (ja) * 2022-01-12 2023-07-25 株式会社レゾナック 個片化体形成用積層フィルム及びその製造方法、並びに半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP5791866B2 (ja) * 2009-03-06 2015-10-07 株式会社ディスコ ワーク分割装置
KR20110083969A (ko) 2010-01-15 2011-07-21 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
JP5840479B2 (ja) * 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
US9412722B1 (en) 2015-02-12 2016-08-09 Dawning Leading Technology Inc. Multichip stacking package structure and method for manufacturing the same
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP6603479B2 (ja) 2015-05-18 2019-11-06 日東電工株式会社 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置
US20190012841A1 (en) * 2017-07-09 2019-01-10 Eyedaptic, Inc. Artificial intelligence enhanced system for adaptive control driven ar/vr visual aids

Also Published As

Publication number Publication date
WO2020217397A1 (ja) 2020-10-29
JP7494844B2 (ja) 2024-06-04
US11935870B2 (en) 2024-03-19
SG11202110162UA (en) 2021-11-29
WO2020218531A1 (ja) 2020-10-29
CN113574666A (zh) 2021-10-29
KR20220002257A (ko) 2022-01-06
JPWO2020218531A1 (zh) 2020-10-29
US20220149009A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
TW202105620A (zh) 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
JP7494841B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP7494843B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
TW202107668A (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TWI844668B (zh) 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜
TW202420557A (zh) 具有支石墓結構的半導體裝置的製造方法
JP7482112B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム
TW202044423A (zh) 具有支石墓結構的半導體裝置及其製造方法
TW202213552A (zh) 半導體裝置及其製造方法