JP7351335B2 - ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム - Google Patents

ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム Download PDF

Info

Publication number
JP7351335B2
JP7351335B2 JP2021515416A JP2021515416A JP7351335B2 JP 7351335 B2 JP7351335 B2 JP 7351335B2 JP 2021515416 A JP2021515416 A JP 2021515416A JP 2021515416 A JP2021515416 A JP 2021515416A JP 7351335 B2 JP7351335 B2 JP 7351335B2
Authority
JP
Japan
Prior art keywords
chip
support piece
piece
adhesive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021515416A
Other languages
English (en)
Other versions
JPWO2020217395A1 (ja
Inventor
慎太郎 橋本
紘平 谷口
達也 矢羽田
義信 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2020217395A1 publication Critical patent/JPWO2020217395A1/ja
Priority to JP2023096869A priority Critical patent/JP2023115060A/ja
Application granted granted Critical
Publication of JP7351335B2 publication Critical patent/JP7351335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本開示は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片の製造方法に関する。また、本開示は、ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルムに関する。なお、ドルメン（ｄｏｌｍｅｎ、支石墓）は、石墳墓の一種であり、複数の支柱石と、その上に載せられた板状の岩とを備える。ドルメン構造を有する半導体装置において、支持片が「支柱石」に相当し、第二のチップが「板状の岩」に相当する。
近年、半導体装置の分野において、高集積、小型化及び高速化が求められている。半導体装置の一態様として、基板上に配置されたコントローラーチップの上に半導体チップを積層させる構造が注目を集めている。例えば、特許文献１は、コントローラダイと、コントローラダイの上に支持部材によって支持されたメモリダイとを含む半導体ダイアセンブリを開示している。特許文献１の図１Ａに図示された半導体アセンブリ１００はドルメン構造を有するということができる。すなわち、半導体アセンブリ１００は、パッケージ基板１０２と、その表面上に配置されたコントローラダイ１０３と、コントローラダイ１０３の上方に配置されたメモリダイ１０６ａ，１０６ｂと、メモリダイ１０６ａを支持する支持部材１３０ａ，１３０ｂとを備える。
特表２０１７－５１５３０６号公報
特許文献１は、支持部材（支持片）として、シリコン等の半導体材料を使用できること、より具体的には半導体ウェハをダイシングして得られる半導体材料の断片を使用できることを開示している（特許文献１の［００１２］、［００１４］及び図２参照）。半導体チップを使用してドルメン構造用の支持片を製造するには、通常の半導体チップの製造と同様、例えば、以下の各工程が必要である。
（１）半導体ウェハにバックグラインドテープを貼り付ける工程
（２）半導体ウェハをバックグラインドする工程
（３）ダイシングリングとその中に配置されたバックグラインド後の半導体ウェハに対し、粘着層と接着剤層とを有するフィルム（ダイシング・ダイボンディング一体型フィルム）を貼り付ける工程
（４）半導体ウェハからバックグラインドテープを剥がす工程
（５）半導体ウェハを個片化する工程
（６）半導体チップと接着剤片の積層体からなる支持片を粘着層からピックアップする工程
本発明者らの検討によると、半導体チップ以外の材料（例えば、樹脂材料）を用いることによって、ドルメン構造を有する半導体装置の製造プロセスにおいて支持片を作製する工程を簡略化できることが見出された。ところで、通常の半導体チップの製造に用いられる装置（例えば、ダイボンダ等）を使用して、粘着層から支持片をピックアップすると、ピックアップ対象である支持片を効率よくピックアップできない場合がある。この理由の１つとして、粘着層から支持片をピックアップする工程の前において、支持片のダイボンダ等の装置に付属されるカメラによる視認性が充分でないことが挙げられる。
そこで、本開示は、カメラによる視認性に優れる支持片を効率的に製造する支持片の製造方法を提供する。また、本開示は、ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルムを提供する。
本開示の一側面は、ドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片の製造方法に関する。支持片の製造方法は以下の工程を含む。
（Ａ）基材フィルムと、粘着層と、少なくとも金属層を含む多層構造を有する支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程
（Ｂ）支持片形成用フィルムを個片化することによって、粘着層の表面上に複数の支持片を形成する工程
（Ｃ）粘着層から支持片をピックアップする工程
本開示の一側面に係る支持片の製造方法によれば、支持片形成用フィルムを個片化して支持片を得ることができる。これによって、支持片として、半導体ウェハをダイシングして得られる半導体材料の断片を使用する従来の製造方法と比較すると、支持片を作製する工程を簡略化できる。すなわち、従来、上述の（１）～（６）の工程を必要としていたのに対し、支持片形成用フィルムは半導体ウェハを含まないため、半導体ウェハのバックグラインドに関する（１）、（２）及び（４）の工程を省略できる。また、樹脂材料と比較して高価な半導体ウェハを使用しないため、コストも削減できる。
また、本開示の一側面に係る支持片の製造方法によれば、粘着層から支持片をピックアップする工程において、カメラによる視認性に優れる支持片を効率的に製造することが可能となる。カメラによる視認性が向上する理由としては、例えば、上記支持片形成用フィルムが金属層を含むことによって、支持片形成用フィルムを個片化したときに、支持片に含まれる金属層の金属材料と粘着層の樹脂材料とによって、光学的なコントラストがより高くなるためであると考えられる。
本開示に係る支持片の製造方法は、（Ｂ）工程と（Ｃ）工程の間に、支持片の位置をカメラで認識する工程を含んでいてもよい。
（Ａ）工程で準備する積層フィルムの粘着層は、感圧型であっても、紫外線硬化型であってもよい。すなわち、粘着層は、紫外線照射によって硬化するものであっても、そうでなくてもよく、換言すれば、光反応性を有する炭素－炭素二重結合を有する樹脂を含有しても、含有しなくてもよい。なお、感圧型の粘着層が光反応性を有する炭素－炭素二重結合を有する樹脂を含有してもよい。例えば、粘着層は、その所定の領域に紫外線を照射することによって当該領域の粘着性を低下させたものであってもよく、例えば、光反応性を有する炭素－炭素二重結合を有する樹脂が残存していてもよい。粘着層が紫外線硬化型である場合、（Ｂ）工程と（Ｃ）工程の間に、粘着層に紫外線を照射する工程を実施することで粘着層の粘着性を低下させることができる。
本開示の一側面は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法に関する。半導体装置の製造方法は以下の工程を含む。
（Ｄ）基板上に第一のチップを配置する工程
（Ｅ）基板上であって第一のチップの周囲に上記の製造方法によって得られる複数の支持片を配置する工程
（Ｆ）第二のチップと、第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程
（Ｇ）複数の支持片の表面上に接着剤片付きチップを配置することによってドルメン構造を構築する工程
支持片形成用フィルムが熱硬化性樹脂層を含む場合、支持片形成用フィルム又は支持片を加熱して熱硬化性樹脂層又は接着剤片を硬化させる工程は適切なタイミングで実施すればよく、例えば、（Ｇ）工程よりも前に実施すればよい。複数の支持片の表面に接するように接着剤片付きチップを配置する段階において、熱硬化性樹脂層が既に硬化していることで接着剤片付きチップの配置に伴って支持片が変形することを抑制できる。なお、熱硬化性樹脂層は他の部材（例えば、基板）に対して接着性を有するため、支持片に接着剤層等を別途設けなくてもよい。
本開示の一側面は、ドルメン構造を有する半導体装置に関する。すなわち、半導体装置は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含み、支持片が、少なくとも金属片を含む。
本開示に係る上記半導体装置は、第二のチップの一方の面上に設けられており且つ第二のチップと複数の支持片とによって挟まれている接着剤片を更に備えてもよい。この場合、上記第一のチップは、接着剤片と離間していてもよいし、接着剤片と接していてもよい。
本開示の一側面は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムに関する。支持片形成用積層フィルムは、基材フィルムと、粘着層と、少なくとも金属層を含む多層構造を有する支持片形成用フィルムとをこの順序で備える。
上記支持片形成用フィルムの厚さは、例えば、５～１８０μｍ又は２０～１２０μｍであってよい。支持片形成用フィルムの厚さがこの範囲であることで、第一のチップ（例えば、コントローラチップ）に対して適度な高さのドルメン構造を構築できる。支持片形成用フィルムは熱硬化性樹脂層を含んでもよい。熱硬化性樹脂層は、例えば、エポキシ樹脂を含み、エラストマを含むことが好ましい。支持片を構成する熱硬化性樹脂層がエラストマを含むことで半導体装置内における応力を緩和できる。
本開示の一側面は、支持片形成用積層フィルムの製造方法に関する。支持片形成用積層フィルムの製造方法は、基材フィルムと、その一方の面上に形成された粘着層とを有する粘着フィルムを準備する工程と、粘着層の表面上に、少なくとも金属層を含む多層構造を有する支持片形成用フィルムを積層する工程とを含む。
本開示によれば、カメラによる視認性に優れる支持片を効率的に製造する支持片の製造方法が提供される。また、本開示によれば、ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルムが提供される。
図１は、半導体装置の第一実施形態を模式的に示す断面図である。 図２（ａ）、図２（ｂ）、及び図２（ｃ）は、第一のチップと複数の支持片との位置関係の例を模式的に示す平面図である。 図３（ａ）は、支持片形成用積層フィルムの一実施形態を模式的に示す平面図であり、図３（ｂ）は、図３（ａ）のｂ－ｂ線における断面図である。 図４は、粘着層と支持片形成用フィルムとを貼り合わせる工程を模式的に示す断面図である。 図５（ａ）、図５（ｂ）、図５（ｃ）、及び図５（ｄ）は、支持片の製造方法の一実施形態を模式的に示す断面図である。 図６（ａ）は、個片化後の支持片形成用フィルムの一実施形態を模式的に示す平面図であり、図６（ｂ）は、図６（ａ）の部分Ｅにおける拡大図である。 図７は、基板上であって第一のチップの周囲に複数の支持片を配置した状態を模式的に示す断面図である。 図８は、接着剤片付きチップの一例を模式的に示す断面図である。 図９は、基板上に形成されたドルメン構造を模式的に示す断面図である。 図１０は、半導体装置の第二実施形態を模式的に示す断面図である。 図１１は、支持片形成用積層フィルムの他の実施形態を模式的に示す断面図である。
以下、図面を参照しつつ、本開示の実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、本明細書において、「（メタ）アクリル酸」とは、アクリル酸又はメタクリル酸を意味し、「（メタ）アクリレート」とは、アクリレート又はそれに対応するメタクリレートを意味する。「Ａ又はＢ」とは、ＡとＢのどちらか一方を含んでいればよく、両方とも含んでいてもよい。
本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。また、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
本明細書において組成物中の各成分の含有量は、組成物中に各成分に該当する物質が複数存在する場合、特に断らない限り、組成物中に存在する当該複数の物質の合計量を意味する。また、例示材料は特に断らない限り単独で用いてもよいし、２種以上を組み合わせて用いてもよい。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
＜第一実施形態＞
（半導体装置）
図１は、半導体装置の第一実施形態を模式的に示す断面図である。図１に示す半導体装置１００は、基板１０と、基板１０の表面上に配置されたチップＴ１（第一のチップ）と、基板１０の表面上であってチップＴ１の周囲に配置された複数の支持片Ｄｃと、チップＴ１の上方に配置されたチップＴ２（第二のチップ）と、チップＴ２と複数の支持片Ｄｃとによって挟まれている接着剤片Ｔｃと、チップＴ２上に積層されたチップＴ３，Ｔ４と、基板１０の表面上の電極（不図示）とチップＴ１～Ｔ４とをそれぞれ電気的に接続する複数のワイヤｗと、チップＴ１とチップＴ２との隙間等に充填された封止材５０とを備える。
本実施形態においては、複数の支持片Ｄｃと、チップＴ２と、支持片ＤｃとチップＴ２との間に位置する接着剤片Ｔｃとによって基板１０上にドルメン構造が構成されている。チップＴ１は、接着剤片Ｔｃと離間している。支持片Ｄｃの厚さを適宜設定することで、チップＴ１の上面と基板１０とを接続するワイヤｗのためのスペースを確保することができる。
基板１０は、有機基板であってもよく、リードフレーム等の金属基板であってもよい。基板１０は、半導体装置１００の反りを抑制する観点から、基板１０の厚さは、例えば、９０～３００μｍであり、９０～２１０μｍであってもよい。
チップＴ１は、例えば、コントローラーチップであり、接着剤片Ｔｃによって基板１０に接着され且つワイヤｗによって基板１０と電気的に接続されている。平面視におけるチップＴ１の形状は、例えば矩形（正方形又は長方形）である。チップＴ１の一辺の長さは、例えば、５ｍｍ以下であり、２～５ｍｍ又は１～５ｍｍであってもよい。チップＴ１の厚さは、例えば、１０～１５０μｍであり、２０～１００μｍであってもよい。
チップＴ２は、例えば、メモリチップであり、接着剤片Ｔｃを介して支持片Ｄｃの上に接着されている。平面視でチップＴ２は、チップＴ１よりも大きいサイズを有する。平面視におけるチップＴ２の形状は、例えば、矩形（正方形又は長方形）である。チップＴ２の一辺の長さは、例えば、２０ｍｍ以下であり、４～２０ｍｍ又は４～１２ｍｍであってもよい。チップＴ２の厚さは、例えば、１０～１７０μｍであり、２０～１２０μｍであってもよい。なお、チップＴ３，Ｔ４も、例えば、メモリチップであり、接着剤片Ｔｃを介してチップＴ２の上に接着されている。チップＴ３，Ｔ４の一辺の長さは、チップＴ２と同様であればよく、チップＴ３，Ｔ４の厚さもチップＴ２と同様であればよい。
支持片Ｄｃは、チップＴ１の周囲に空間を形成するスペーサーの役割を果たす。支持片Ｄｃは、金属片６ｐを含む。支持片Ｄｃは、二つの接着剤片５ｃと、これらに挟まれた金属片６ｐとによって構成されている。接着剤片５ｃは熱硬化性樹脂組成物（接着剤片５ｐ）の硬化物からなる。金属片６ｐは金属材料（例えば、銅、ニッケル、チタン、ステンレス、アルミニウム等）からなる。なお、図２（ａ）に示すように、チップＴ１の両側の離れた位置に、二つの支持片Ｄｃ（形状：長方形）を配置してもよいし、図２（ｂ）に示すように、チップＴ１の角に対応する位置にそれぞれ一つの支持片Ｄｃ（形状：正方形、計４個）を配置してもよいし、図２（ｃ）に示すように、チップＴ１の辺に対応する位置にそれぞれ一つの支持片Ｄｃ（形状：長方形、計４個）を配置してもよい。平面視における支持片Ｄｃの一辺の長さは、例えば、２０ｍｍ以下であり、１～２０ｍｍ又は１～１２ｍｍであってもよい。支持片Ｄｃの厚さ（高さ）は、例えば、１０～１８０μｍであり、２０～１２０μｍであってもよい。
（支持片の製造方法）
支持片の製造方法の一例について説明する。本実施形態に係る製造方法は、以下の（Ａ）～（Ｃ）の工程を含む。
（Ａ）基材フィルム１と、粘着層２と、少なくとも金属層６を含む多層構造を有する支持片形成用フィルムＤとをこの順序で備える支持片形成用積層フィルム２０（以下、場合により「積層フィルム２０」という。）を準備する工程（図３、図４参照）
（Ｂ）支持片形成用フィルムＤを個片化することによって、粘着層２の表面上に複数の支持片Ｄａを形成する工程（図５（ｂ）参照）
（Ｃ）粘着層２から支持片Ｄａをピックアップする工程（図５（ｄ）参照）
なお、図１に示す支持片Ｄｃは、これに含まれる接着剤片（熱硬化性樹組成物）が硬化した後のものである。一方、支持片Ｄａは、これに含まれる接着剤片（熱硬化性樹組成物）が完全に硬化する前の状態のものである（例えば、図５（ｂ）参照）。
（Ａ）～（Ｃ）の工程は、複数の支持片Ｄａを製造するプロセスである。以下、図３～５を参照しながら、（Ａ）～（Ｃ）工程について説明する。
［（Ａ）工程］
（Ａ）工程は、積層フィルム２０を準備する工程である。積層フィルム２０は、基材フィルム１と、粘着層２と、少なくとも金属層６を含む多層構造を有する支持片形成用フィルムＤとを備える。基材フィルム１は、例えば、ポリエチレンテレフタレートフィルム（ＰＥＴフィルム）である。粘着層２は、パンチング等によって円形に形成されている（図３（ａ）参照）。粘着層２は、感圧型の粘着剤からなるものであっても、紫外線硬化型の粘着剤からなるものであってもよい。粘着層２が紫外線硬化型の粘着剤からなるものである場合、粘着層２は紫外線が照射されることによって粘着性が低下する性質を有する。支持片形成用フィルムＤは、パンチング等によって円形に形成されており、粘着層２よりも小さい直径を有する（図３（ａ）参照）。支持片形成用フィルムＤは、二つの熱硬化性樹脂層５と、これらに挟まれた金属層６とによって構成されている。
熱硬化性樹脂層５の厚さは、例えば、３～６０μｍであり、５～４０μｍ又は１０～３０μｍであってもよい。二つの熱硬化性樹脂層５の厚さは同じであってもよいし、異なっていてもよい。熱硬化性樹脂層５は熱硬化性樹脂組成物からなる。熱硬化性樹脂組成物は、半硬化（Ｂステージ）状態を経て、その後の硬化処理によって完全硬化物（Ｃステージ）状態となり得るものである。熱硬化性樹脂組成物は、エポキシ樹脂と、硬化剤と、エラストマ（例えば、アクリル樹脂）とを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。二つの熱硬化性樹脂層５の組成は同じであってもよいし、異なっていてもよい。熱硬化性樹脂層５を構成する熱硬化性樹脂組成物の詳細については後述する。
金属層６の厚さは、例えば、５～１００μｍであり、１０～９０μｍ又は２０～８０μｍであってもよい。金属層６の厚さが上記範囲であることで、支持片Ｄａをピックアップする工程において（図５（ｄ）参照）、金属片６ｐがバネ板のような役割を果たし、優れたピックアップ性を達成できる。金属層６としては、例えば、銅層、ニッケル層、チタン層、ステンレス層、アルミニウム層等が挙げられる。金属層６は、銅層であってよい。積層フィルム２０が金属層６を含むことで、樹脂材料と金属材料の光学的なコントラストによって、ピックアップ工程において支持片Ｄａのカメラによる視認性が向上し得る。また、銅、アルミニウム等の金属の熱伝導率は、半導体チップを構成するシリコンの熱伝導率よりも大きい傾向にあるため、金属層６を有する支持片Ｄａを用いて製造される半導体装置は、放熱性に優れることが推測される。
積層フィルム２０の厚さは、例えば、５～１８０μｍ又は２０～１２０μｍであってよい。積層フィルム２０の厚さがこの範囲であることで、第一のチップ（例えば、コントローラチップ）に対して適度な高さのドルメン構造を構築できる。
積層フィルム２０は、例えば、基材フィルム１とその表面上に粘着層２とを有する第１の積層フィルムと、カバーフィルム３とその表面上に支持片形成用フィルムＤとを有する第２の積層フィルムとを貼り合わせることによって作製することができる（図４参照）。第１の積層フィルムは、基材フィルム１の表面上に粘着層を塗工によって形成する工程と、粘着層をパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。第２の積層フィルムは、カバーフィルム３（例えば、ＰＥＴフィルム又はポリエチレンフィルム）の表面上に熱硬化性樹脂層５を塗工によって形成する工程と、熱硬化性樹脂層５の表面に金属層６を形成する工程と、金属層６の表面上に熱硬化性樹脂層５を塗工によって形成する工程と、これらの工程を経て形成された支持片形成用フィルムをパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。積層フィルム２０を使用するに際し、カバーフィルム３は適当なタイミングで剥がされる。
［（Ｂ）工程］
（Ｂ）工程は、支持片形成用フィルムＤを個片化することによって、粘着層２の表面上に複数の支持片Ｄａを形成する工程である。図５（ａ）に示されるように、積層フィルム２０にダイシングリングＤＲを貼り付ける。すなわち、積層フィルム２０の粘着層２にダイシングリングＤＲを貼り付け、ダイシングリングＤＲの内側に支持片形成用フィルムＤが配置された状態にする。支持片形成用フィルムＤをダイシングによって個片化する（図５（ｂ）参照）。これによって、支持片形成用フィルムＤから多数の支持片Ｄａが得られる。支持片Ｄａは、二つの接着剤片５ｐと、これらに挟まれた金属片６ｐとによって構成される。
［（Ｃ）工程］
（Ｃ）工程は、粘着層２から支持片Ｄａをピックアップする工程である。図５（ｃ）に示されるように、基材フィルム１をエキスパンドすることで、支持片Ｄａを互いに離間させる。次いで、図５（ｄ）に示されるように、支持片Ｄａを突き上げ治具４２で突き上げることによって粘着層２から支持片Ｄａを剥離させるとともに、吸引コレット４４で吸引して支持片Ｄａをピックアップする。
図６（ａ）は、個片化後の支持片形成用フィルムの一実施形態を模式的に示す平面図であり、図６（ｂ）は、図６（ａ）の部分Ｅにおける拡大図である。本明細書において、「カメラによる視認性」は、個片化後の支持片形成用フィルムを通常の半導体チップの製造に用いられる装置（例えば、ダイボンダ等）に付属されるカメラによって観察したときに、粘着層２に対する支持片Ｄａの確認のし易さを意味する。この確認のし易さは、例えば、粘着層２と支持片Ｄａとの光学的なコントラストを高くする（大きくする）ことによって向上し得る。
本実施形態に係る支持片の製造方法は、（Ｂ）工程と（Ｃ）工程の間に、支持片の位置をカメラで認識する工程を含んでいてもよい。
本実施形態に係る支持片の製造方法によれば、積層フィルム２０が金属層６を含むことから、樹脂材料と金属材料の光学的なコントラストがより高くなり、支持片Ｄａのカメラによる視認性が向上し、支持片Ｄａをより効率よくピックアップすることが可能となる。
（半導体装置の製造方法）
半導体装置１００の製造方法について説明する。本実施形態に係る製造方法は、以下の（Ｄ）～（Ｈ）の工程を含む。
（Ｄ）基板１０上に第一のチップＴ１を配置する工程
（Ｅ）基板１０上であって第一のチップＴ１の周囲に上記の製造方法によって得られる複数の支持片Ｄａ（少なくとも金属片６ｐを含む支持片Ｄａ）を配置する工程（図７参照）
（Ｆ）第二のチップＴ２と、第二のチップＴ２の一方の面上に設けられた接着剤片Ｔａとを備える接着剤片付きチップＴ２ａを準備する工程（図８参照）
（Ｇ）複数の支持片Ｄｃの表面上に接着剤片付きチップＴ２ａを配置することによってドルメン構造を構築する工程（図９参照）
（Ｈ）チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程（図１参照）
（Ｄ）～（Ｈ）工程は、複数の支持片Ｄａを使用してドルメン構造を基板１０上に構築していくプロセスである。以下、図７～９を参照しながら、（Ｄ）～（Ｈ）工程について説明する。
［（Ｄ）工程］
（Ｄ）工程は、基板１０上に第一のチップＴ１を配置する工程である。例えば、まず、基板１０上の所定の位置に接着剤層Ｔ１ｃを介してチップＴ１を配置する。その後、チップＴ１はワイヤｗで基板１０と電気的に接続される。
［（Ｅ）工程］
（Ｅ）工程は、基板１０上であって第一のチップＴ１の周囲に複数の支持片Ｄａを配置する工程である。この工程を経て、図７に示す構造体３０が作製される。構造体３０は、基板１０と、その表面上に配置されたチップＴ１と、複数の支持片Ｄａとを備える。支持片Ｄａの配置は圧着処理によって行えばよい。圧着処理は、例えば、８０～１８０℃、０．０１～０．５０ＭＰａの条件で、０．５～３．０秒間にわたって実施することが好ましい。なお、支持片Ｄａは、これに含まれる接着剤片５ｐが（Ｅ）工程の時点で完全に硬化して支持片Ｄｃとなっていてもよく、この時点では完全硬化していなくてもよい。支持片Ｄａに含まれる接着剤片５ｐは（Ｇ）工程の開始前の時点で完全硬化して接着剤片５ｃとなっていることが好ましい。
［（Ｆ）工程］
（Ｆ）工程は、図８に示す接着剤片付きチップＴ２ａを準備する工程である。接着剤片付きチップＴ２ａは、チップＴ２と、その一方の表面に設けられた接着剤片Ｔａとを備える。接着剤片付きチップＴ２ａは、例えば、半導体ウェハ及びダイシング・ダイボンディング一体型フィルムを使用し、ダイシング工程及びピックアップ工程を経て得ることができる。
［（Ｇ）工程］
（Ｇ）工程は、複数の支持片Ｄｃの上面に接着剤片Ｔａが接するように、チップＴ１の上方に接着剤片付きチップＴ２ａを配置する工程である。具体的には、支持片Ｄｃの上面に接着剤片Ｔａを介してチップＴ２を圧着する。この圧着処理は、例えば、８０～１８０℃、０．０１～０．５０ＭＰａの条件で、０．５～３．０秒間にわたって実施することが好ましい。次に、加熱によって接着剤片Ｔａを硬化させる。この硬化処理は、例えば、６０～１７５℃、０．０１～１．０ＭＰａの条件で、５分間以上にわたって実施することが好ましい。これによって、接着剤片Ｔａが硬化して接着剤片Ｔｃとなる。この工程を経て、基板１０上にドルメン構造が構築される（図９参照）。
（Ｇ）工程後であって（Ｈ）工程前に、チップＴ２の上に接着剤片を介してチップＴ３を配置し、更に、チップＴ３の上に接着剤片を介してチップＴ４を配置する。接着剤片は上述の接着剤片Ｔａと同様の熱硬化性樹脂組成物であればよく、加熱硬化によって接着剤片Ｔｃとなる（図１参照）。他方、チップＴ２，Ｔ３，Ｔ４と基板１０とをワイヤｗで電気的にそれぞれ接続する。なお、チップＴ１の上方に積層するチップの数は本実施形態の三つに限定されず、適宜設定すればよい。
［（Ｈ）工程］
（Ｈ）工程は、チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程である。この工程を経て図１に示す半導体装置１００が完成する。
（熱硬化性樹脂組成物）
熱硬化性樹脂層５を構成する熱硬化性樹脂組成物は、上述のとおり、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。本発明者らの検討によると、支持片Ｄａ及び硬化後の支持片Ｄｃは以下の特性を有することが好ましい。
・特性１：基板１０の所定の位置に支持片Ｄａを熱圧着したとき位置ずれが生じにくいこと（１２０℃における接着剤片５ｐの溶融粘度（ずり粘度）が、例えば、４３００～５００００Ｐａ・ｓ又は５０００～４００００Ｐａ・ｓであること）
・特性２：半導体装置１００内において接着剤片５ｃが応力緩和性を発揮すること（熱硬化性樹脂組成物がエラストマ（ゴム成分）を含むこと）
・特性３：接着剤片付きチップの接着剤片Ｔｃとの接着強度が充分に高いこと（接着剤片Ｔｃに対する接着剤片５ｃ（すなわち、熱硬化性樹脂層からなるフィルムの硬化物）のダイシェア強度（シェア強度）が、例えば、２．０～７．０Ｍｐａ又は３．０～６．０Ｍｐａであること）
・特性４：硬化に伴う収縮率が充分に小さいこと
・特性５：ピックアップ工程においてカメラによる支持片Ｄａの視認性が良いこと（熱硬化性樹脂組成物が、例えば、着色料を含んでいること）
・特性６：接着剤片５ｃが充分な機械的強度を有すること
［エポキシ樹脂］
エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂、脂環式エポキシ樹脂等、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
［硬化剤］
硬化剤としては、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン、酸無水物等が挙げられる。これらのうち、高いダイシェア強度（シェア強度）を達成する観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品としては、例えば、ＤＩＣ株式会社製のＬＦ－４８７１（商品名、ＢＰＡノボラック型フェノール樹脂）、エア・ウォーター株式会社製のＨＥ－１００Ｃ－３０（商品名、フェニルアラキル型フェノール樹脂）、ＤＩＣ株式会社製のフェノライトＫＡ及びＴＤシリーズ、三井化学株式会社製のミレックスＸＬＣ－シリーズとＸＬシリーズ（例えば、ミレックスＸＬＣ－ＬＬ）、エア・ウォーター株式会社製のＨＥシリーズ（例えば、ＨＥ１００Ｃ－３０）、明和化成株式会社製のＭＥＨＣ－７８００シリーズ（例えばＭＥＨＣ－７８００－４Ｓ）、ＪＥＦケミカル株式会社製のＪＤＰＰシリーズ、群栄化学工業株式会社製のＰＳＭシリーズ（例えば、ＰＳＭ－４３２６）等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
エポキシ樹脂とフェノール樹脂の配合量は、高いダイシェア強度（シェア強度）を達成する観点から、それぞれエポキシ当量と水酸基当量の当量比が０．６～１．５であることが好ましく、０．７～１．４であることがより好ましく、０．８～１．３であることが更に好ましい。配合比が上記範囲内であることで、硬化性及び流動性の両方を充分に高水準に達成し易い。
［エラストマ］
エラストマとしては、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン、カルボキシ変性アクリロニトリルが挙げられる。
高いダイシェア強度（シェア強度）を達成する観点から、エラストマとしてアクリル系樹脂が好ましく、更に、グリシジルアクリレート又はグリシジルメタクリレート等のエポキシ基又はグリシジル基を架橋性官能基として有する官能性モノマーを重合して得たエポキシ基含有（メタ）アクリル共重合体等のアクリル系樹脂がより好ましい。アクリル系樹脂のなかでもエポキシ基含有（メタ）アクリル酸エステル共重合体及びエポキシ基含有アクリルゴムが好ましく、エポキシ基含有アクリルゴムがより好ましい。エポキシ基含有アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレートとアクリロニトリル等の共重合体、エチルアクリレートとアクリロニトリル等の共重合体などからなる、エポキシ基を有するゴムである。なお、アクリル系樹脂は、エポキシ基だけでなく、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有していてもよい。
アクリル樹脂の市販品としては、例えば、ナガセケムテック株式会社製のＳＧ－７０Ｌ、ＳＧ－７０８－６、ＷＳ－０２３ ＥＫ３０、ＳＧ－２８０ ＥＫ２３、ＳＧ－Ｐ３溶剤変更品（商品名、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）等が挙げられる。
アクリル樹脂のガラス転移温度（Ｔｇ）は、高いダイシェア強度（シェア強度）を達成する観点から、－５０～５０℃であることが好ましく、－３０～３０℃であることがより好ましい。アクリル樹脂の重量平均分子量（Ｍｗ）は、高いダイシェア強度（シェア強度）を達成する観点から、１０万～３００万であることが好ましく、５０万～２００万であることがより好ましい。ここで、Ｍｗは、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。なお、分子量分布の狭いアクリル樹脂を用いることによって、高弾性の接着剤片を形成できる傾向にある。
熱硬化性樹脂組成物に含まれるアクリル樹脂の量は、高いダイシェア強度（シェア強度）を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して１０～２００質量部であることが好ましく、２０～１００質量部であることがより好ましい。
［無機フィラー］
無機フィラーとしては、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素、結晶性シリカ、非晶性シリカ等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
無機フィラーの平均粒径は、高いダイシェア強度（シェア強度）を達成する観点から、０．００５μｍ～１．０μｍが好ましく、０．０５～０．５μｍがより好ましい。無機フィラーの表面は、高いダイシェア強度（シェア強度）を達成する観点から、化学修飾されていることが好ましい。表面を化学修飾する材料としては、例えば、シランカップリング剤等が挙げられる。シランカップリング剤の官能基の種類としては、例えば、ビニル基、アクリロイル基、エポキシ基、メルカプト基、アミノ基、ジアミノ基、アルコキシ基、エトキシ基等が挙げられる。
高いダイシェア強度（シェア強度）を達成する観点から、熱硬化性樹脂組成物の樹脂成分１００質量部に対して、無機フィラーの含有量は２０～２００質量部であることが好ましく、３０～１００質量部であることがより好ましい。
［硬化促進剤］
硬化促進剤としては、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、第四級アンモニウム塩等が挙げられる。高いダイシェア強度（シェア強度）を達成する観点から、イミダゾール系の化合物が好ましい。イミダゾール類としては、例えば、２－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－シアノエチル－２－フェニルイミダゾール、１－シアノエチル－２－メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
熱硬化性樹脂組成物における硬化促進剤の含有量は、高いダイシェア強度（シェア強度）を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して０．０４～３質量部が好ましく、０．０４～０．２質量部がより好ましい。
＜第二実施形態＞
図１０は、半導体装置の第二実施形態を模式的に示す断面図である。第一実施形態に係る半導体装置１００はチップＴ１が接着剤片Ｔｃと離間している態様であるのに対し、本実施形態に係る半導体装置２００はチップＴ１が接着剤片Ｔｃと接している。つまり、接着剤片Ｔｃは、チップＴ１の上面及び支持片Ｄｃの上面に接している。例えば、支持片形成用フィルムＤの厚さを適宜設定することで、チップＴ１の上面の位置と支持片Ｄｃの上面の位置を一致させることができる。
半導体装置２００においては、チップＴ１が基板１０に対し、ワイヤボンディングではなく、フリップチップ接続されている。なお、チップＴ２とともに接着剤片付きチップＴ２ａを構成する接着剤片Ｔａに埋め込まれる構成とすれば、基板１０にチップＴ１がワイヤボンディングされた態様であっても、チップＴ１が接着剤片Ｔｃと接した状態とすることができる。
以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。
上記実施形態においては、図３（ｂ）に示すように、三層構造の支持片形成用フィルムＤを備える支持片形成用積層フィルム２０を例示しているが、支持片形成用積層フィルムは二層であっても四層以上であってもよい。図１１に示す支持片形成用積層フィルム２０Ａは、熱硬化性樹脂層５と、金属層６とを有する二層フィルムＤ２（支持片形成用フィルム）を有する。すなわち、支持片形成用積層フィルム２０Ａにおいては、粘着層２と最外面の金属層６との間に熱硬化性樹脂層５が配置されている。
支持片形成用積層フィルム２０Ａは、例えば、以下の工程を経て製造することができる。
・基材フィルム１と、粘着層２と、熱硬化性樹脂層５とをこの順序で備える積層フィルムを準備する工程
・上記積層フィルムの表面に金属層６を貼り合わせる工程
本開示によれば、粘着層から支持片をピックアップする工程において、ピックアップ対象である支持片のカメラによる視認性を向上させることが可能な支持片の製造方法が提供される。また、本開示によれば、ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法が提供される。
１…基材フィルム、２…粘着層、５…熱硬化性樹脂層、５ｃ…接着剤片（硬化物）、５ｐ…接着剤片、６…金属層、６ｐ…金属片、１０…基板、２０，２０Ａ…支持片形成用積層フィルム、５０…封止材、１００，２００…半導体装置、Ｄ…支持片形成用フィルム、Ｄ２…二層フィルム（支持片形成用フィルム）、Ｄａ，Ｄｃ…支持片、Ｔ１…第一のチップ、Ｔ２…第二のチップ、Ｔ２ａ…接着剤片付きチップ、Ｔａ，Ｔｃ…接着剤片。

Claims (6)

  1. 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片の製造方法であって、
    （Ａ）基材フィルムと、粘着層と、少なくとも金属層を含む多層構造を有する支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程と、
    （Ｂ）前記支持片形成用フィルムを個片化することによって、前記粘着層の表面上に複数の支持片を形成する工程と、
    （Ｃ）前記粘着層から前記支持片をピックアップする工程と、
    を含む、支持片の製造方法。
  2. （Ｂ）工程と（Ｃ）工程の間に、前記支持片の位置をカメラで認識する工程を含む、請求項１に記載の支持片の製造方法。
  3. 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法であって、
    （Ｄ）基板上に第一のチップを配置する工程と、
    （Ｅ）前記基板上であって前記第一のチップの周囲に請求項１又は２に記載の製造方法によって得られる複数の支持片を配置する工程と、
    （Ｆ）第二のチップと、前記第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程と、
    （Ｇ）複数の前記支持片の表面上に前記接着剤片付きチップを配置することによってドルメン構造を構築する工程と、
    を含む、半導体装置の製造方法。
  4. 前記支持片形成用フィルムが熱硬化性樹脂層を含み、
    （Ｇ）工程よりも前に、前記支持片形成用フィルム又は前記支持片を加熱する工程を含む、請求項３に記載の半導体装置の製造方法。
  5. 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムであって、
    基材フィルムと、
    粘着層と、
    少なくとも金属層を含む多層構造を有する支持片形成用フィルムと、
    をこの順序で備える、支持片形成用積層フィルム。
  6. 前記支持片形成用フィルムが熱硬化性樹脂層を含む、請求項５に記載の支持片形成用積層フィルム。
JP2021515416A 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム Active JP7351335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023096869A JP2023115060A (ja) 2019-04-25 2023-06-13 ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/017689 WO2020217395A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023096869A Division JP2023115060A (ja) 2019-04-25 2023-06-13 ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム

Publications (2)

Publication Number Publication Date
JPWO2020217395A1 JPWO2020217395A1 (ja) 2020-10-29
JP7351335B2 true JP7351335B2 (ja) 2023-09-27

Family

ID=72940650

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021515416A Active JP7351335B2 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
JP2023096869A Withdrawn JP2023115060A (ja) 2019-04-25 2023-06-13 ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023096869A Withdrawn JP2023115060A (ja) 2019-04-25 2023-06-13 ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム

Country Status (5)

Country Link
JP (2) JP7351335B2 (ja)
KR (1) KR20210146898A (ja)
CN (1) CN113632225A (ja)
TW (1) TW202107666A (ja)
WO (1) WO2020217395A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2006005333A (ja) 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20070181990A1 (en) 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
US20080029885A1 (en) 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2013131557A (ja) 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
US20130270717A1 (en) 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003124433A (ja) 2001-08-27 2003-04-25 Samsung Electronics Co Ltd マルチチップパッケージ
JP2006005333A (ja) 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20070181990A1 (en) 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
US20080029885A1 (en) 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2013131557A (ja) 2011-12-20 2013-07-04 Toshiba Corp 半導体装置およびその製造方法
US20130270717A1 (en) 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017515306A (ja) 2014-04-29 2017-06-08 マイクロン テクノロジー， インク． 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法

Also Published As

Publication number Publication date
JP2023115060A (ja) 2023-08-18
TW202107666A (zh) 2021-02-16
CN113632225A (zh) 2021-11-09
KR20210146898A (ko) 2021-12-06
WO2020217395A1 (ja) 2020-10-29
JPWO2020217395A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
WO2020100998A1 (ja) 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
JP7452545B2 (ja) 支持片の製造方法、半導体装置の製造方法、及び支持片形成用積層フィルム
WO2020218523A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218526A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218531A1 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
JP7294410B2 (ja) ドルメン構造を有する半導体装置及びその製造方法
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
TWI830901B (zh) 半導體裝置的製造方法
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2022004849A1 (ja) 半導体装置及びその製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2020217405A1 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230828

R151 Written notification of patent or utility model registration

Ref document number: 7351335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350