WO2022004849A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2022004849A1
WO2022004849A1 PCT/JP2021/024974 JP2021024974W WO2022004849A1 WO 2022004849 A1 WO2022004849 A1 WO 2022004849A1 JP 2021024974 W JP2021024974 W JP 2021024974W WO 2022004849 A1 WO2022004849 A1 WO 2022004849A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive
chip
semiconductor device
adhesive member
piece
Prior art date
Application number
PCT/JP2021/024974
Other languages
English (en)
French (fr)
Inventor
紘平 谷口
義信 尾崎
圭 板垣
和弘 山本
奏美 中村
裕貴 橋本
Original Assignee
昭和電工マテリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工マテリアルズ株式会社 filed Critical 昭和電工マテリアルズ株式会社
Priority to JP2022534115A priority Critical patent/JPWO2022004849A1/ja
Priority to US18/003,345 priority patent/US20230253366A1/en
Priority to KR1020237000433A priority patent/KR20230034291A/ko
Priority to CN202180045780.XA priority patent/CN115769694A/zh
Publication of WO2022004849A1 publication Critical patent/WO2022004849A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Definitions

  • This disclosure relates to a semiconductor device and its manufacturing method.
  • Semiconductor devices are manufactured through the following processes. First, the semiconductor wafer is fixed with an adhesive sheet for dicing, and the semiconductor wafer is separated into semiconductor chips in that state. After that, an expanding step, a pick-up step, a die bonding step, a reflow step, and the like are carried out.
  • connection reliability is one of the important characteristics required for semiconductor devices.
  • a film-like adhesive for die bonding has been developed in consideration of properties such as heat resistance, moisture resistance, and reflow resistance.
  • Patent Document 1 discloses an adhesive sheet containing a resin and a filler containing a high molecular weight component and a thermosetting component containing an epoxy resin as a main component.
  • the present inventors have developed a process for efficiently manufacturing a semiconductor device (for example, a three-dimensional NAND memory) having a high capacity by stacking semiconductor chips (hereinafter, simply referred to as “chips”) in multiple stages.
  • a semiconductor device for example, a three-dimensional NAND memory
  • chips semiconductor chips
  • FIG. 17A is a cross-sectional view schematically showing a structure in a manufacturing process of a semiconductor device.
  • the structure 30 shown in FIG. 17A includes a substrate 10 and four chips T1, T2, T3, and T4 laminated on the substrate 10.
  • the four chips T1, T2, T3, and T4 are laminated at positions displaced from each other in the lateral direction (direction orthogonal to the stacking direction) due to electrical connection by wires.
  • the chip T1 is adhered to the substrate 10 by the adhesive piece A1, and the adhesive pieces A2, A3, and A4 are interposed between the semiconductor elements T1, T2, T3, and T4.
  • FIG. 17B is shown.
  • peeling is likely to occur between the first-stage chip T1 and the adhesive piece A2.
  • the cause of this is inferred as follows by the present inventors.
  • the semiconductor elements T1, T2, T3, and T4 have the property of being easily warped (warping stress) due to the complicated circuit layer and the thin semiconductor layer.
  • the overhang portion H is formed by stacking a plurality of chips with their positions shifted in the lateral direction.
  • the present disclosure provides a semiconductor device including a plurality of stacked chips, which can sufficiently suppress peeling due to warpage of the chips inside the semiconductor device, and a method for efficiently manufacturing the semiconductor device. ..
  • the first aspect of the semiconductor device of the present disclosure is a substrate, an adhesive member arranged on the surface of the substrate, a first chip laminated on the adhesive member via a first adhesive piece, and the first.
  • the chip is provided with a second chip laminated via a second adhesive piece, and the adhesive member comprises a pair of surface layers made of a cured product of a thermosetting resin composition and a pair of surface layers. It has a multi-layer structure including an intermediate layer arranged between them.
  • the adhesive member has a multi-layer structure including a pair of surface layers made of a cured product of the thermosetting resin composition and an intermediate layer arranged between the pair of surface layers. Even if the member is relatively thick, the warp of the chip itself can be suppressed. That is, compared to the case where the entire adhesive member is made of a thermosetting resin composition, the presence of an intermediate layer in the thickness direction is caused by the warp stress of the chips in the process of laminating a plurality of chips. It is possible to prevent the thickness of the adhesive member from becoming uneven.
  • a second aspect of the semiconductor device of the present disclosure is a substrate, a chip arranged on the surface of the substrate (eg, a controller chip), and a plurality of supports arranged on the surface of the substrate and around the chip.
  • the adhesive member comprises a piece, an adhesive member supported by a plurality of support pieces and arranged so as to cover the chip, and a first chip laminated on the adhesive member via a first adhesive piece.
  • it has a multilayer structure including a pair of surface layers made of a cured product of a thermosetting resin composition and an intermediate layer arranged between the pair of surface layers.
  • the semiconductor device According to the semiconductor device according to the second aspect, a sufficiently high adhesive strength is obtained because the interface on which the warping stress is easily concentrated is composed of the adhesive member and the first adhesive piece, and peeling is performed at this interface. Can be suppressed from occurring. Further, according to the semiconductor device according to the second aspect, since the first chip is arranged so as to cover the chip (for example, the controller chip), space saving can be achieved. Further, as in the first aspect, since the adhesive member has a multi-layer structure, the warp of the chip itself can be suppressed.
  • the semiconductor device may further include a second chip laminated on the first chip via a second piece of adhesive.
  • a third aspect of the semiconductor device of the present disclosure is arranged on the surface of a substrate, a chip with a first adhesive piece disposed on the surface of the substrate, and a chip with a first adhesive piece.
  • a pair of surface layers and a pair of surface layers made of a cured product of a thermosetting resin composition are provided with an adhesive member and a chip with a second adhesive piece arranged on the surface of the adhesive member. It has a multi-layer structure including an intermediate layer arranged between the two. According to this semiconductor device, since the interface where the warp stress is easily concentrated is composed of the adhesive member and the adhesive piece, sufficiently high adhesive strength can be obtained, and it is possible to suppress the occurrence of peeling at this interface. Can be done. Further, as in the first aspect, since the adhesive member has a multi-layer structure, the warp of the chip itself can be suppressed.
  • the method for manufacturing a semiconductor device includes a step of laminating a first chip on the surface of an adhesive member via a first adhesive piece and a second adhesive piece on the surface of the first chip.
  • the first and second adhesive pieces are made of a thermosetting resin composition
  • the adhesive member is a pair of surface layers made of a thermosetting resin composition. It has a multi-layer structure including an intermediate layer arranged between a pair of surface layers, and the adhesive member, the first adhesive piece, and the second adhesive piece are collectively cured.
  • the interface where the warp stress is easily concentrated is formed by the adhesive member and the first adhesive piece.
  • the adhesive pieces are not cured every time one chip is laminated, and a predetermined number of chips are laminated and then collectively. Even if the curing treatment is carried out, it is possible to sufficiently suppress the occurrence of peeling at the above interface. Being able to collectively cure a plurality of adhesive pieces interposed between a plurality of stacked chips contributes to improving the manufacturing efficiency of a semiconductor device.
  • the intermediate layer of the adhesive member is, for example, a polyimide layer or a metal layer from the viewpoint of strength, heat resistance, and the like.
  • a semiconductor device including a plurality of stacked chips, which can sufficiently suppress peeling due to warpage of the chips inside the semiconductor device, and a method for efficiently manufacturing the semiconductor device. Provided.
  • FIG. 1 is a cross-sectional view schematically showing a first embodiment of the semiconductor device according to the present disclosure.
  • FIG. 2A is a plan view schematically showing an example of a laminated film for forming an adhesive member
  • FIG. 2B is a cross-sectional view taken along the line bb of FIG. 2A.
  • FIG. 3 is a cross-sectional view schematically showing a step of bonding the adhesive layer and the laminated film for forming an adhesive member.
  • 4 (a) to 4 (d) are cross-sectional views schematically showing a manufacturing process of the adhesive member.
  • FIG. 5 is a cross-sectional view schematically showing an example of a chip with an adhesive piece.
  • FIG. 1 is a cross-sectional view schematically showing a first embodiment of the semiconductor device according to the present disclosure.
  • FIG. 2A is a plan view schematically showing an example of a laminated film for forming an adhesive member
  • FIG. 2B is a cross-sectional view taken along the line b
  • FIG. 6 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG.
  • FIG. 7 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG.
  • FIG. 8 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG.
  • FIG. 9 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG.
  • FIG. 10 is a cross-sectional view schematically showing a second embodiment of the semiconductor device according to the present disclosure.
  • 11 (a) and 11 (b) are plan views schematically showing an example of the positional relationship between the chip and the plurality of support pieces.
  • FIG. 12 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG. FIG.
  • FIG. 13 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG.
  • FIG. 14 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG.
  • FIG. 15 is a cross-sectional view schematically showing a process of manufacturing the semiconductor device shown in FIG.
  • FIG. 16 is a cross-sectional view schematically showing a third embodiment of the semiconductor device according to the present disclosure.
  • FIG. 17A is a cross-sectional view schematically showing a process of manufacturing a semiconductor device
  • FIG. 17B is a structure in which peeling occurs between a first-stage semiconductor element and a second-stage semiconductor element. It is sectional drawing which shows the body.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to the present embodiment.
  • the semiconductor device 100 shown in this figure is, for example, a three-dimensional NAND type memory.
  • the semiconductor device 100 includes a substrate 10, a controller chip Tc arranged on the surface of the substrate 10, an adhesive member 15 arranged on the surface of the substrate 10, and five chips laminated on the surface of the adhesive member 15. It includes T1, T2, T3, T4, T5, wires Wa and Wb for electrically connecting electrodes 10a and 10b on the surface of the substrate 10 and chips, and a sealing layer 50 for sealing them.
  • An adhesive piece A1 (first adhesive piece) is arranged between the adhesive member 15 and the chip T1 (first chip).
  • An adhesive piece A2 (second adhesive piece) is arranged between the tip T1 and the tip T2 (second chip).
  • An adhesive piece A3 is arranged between the chips T2 and the chips T3.
  • An adhesive piece A4 is arranged between the chips T3 and the chips T4.
  • An adhesive piece A5 is arranged between the chips T4 and the chips T5.
  • the side portion (a part of the peripheral portion) of the chip T1 projects laterally from the adhesive member 15.
  • the side portion (part of the peripheral edge portion) of the upper chip (for example, chip T2) projects laterally from the lower chip (for example, chip T1).
  • the overhang portion H is configured.
  • the substrate 10 may be an organic substrate or a metal substrate such as a lead frame. From the viewpoint of suppressing the warp of the semiconductor device 100, the thickness of the substrate 10 is, for example, 90 to 300 ⁇ m, and may be 90 to 210 ⁇ m.
  • the controller chip Tc is adhered to the substrate 10 by the adhesive piece Ac and electrically connected to the electrode 10a by the wire Wa.
  • the shape of the controller chip Tc in a plan view is, for example, a rectangle (square or rectangle).
  • the length of one side of the controller chip Tc is, for example, 5 mm or less, and may be 2 to 5 mm or 1 to 5 mm.
  • the thickness of the controller chip Tc is, for example, 10 to 150 ⁇ m, and may be 20 to 100 ⁇ m.
  • the thickness of the adhesive piece Ac is, for example, 5 to 40 ⁇ m, and may be 10 to 25 ⁇ m.
  • the total thickness of the controller chip Tc and the adhesive piece Ac (distance from the upper surface of the substrate 10 to the upper surface of the controller chip Tc) is, for example, 25 to 190 ⁇ m, and may be 30 to 125 ⁇ m.
  • the adhesive member 15 has a three-layer structure including a pair of surface layers 15a and 15a and an intermediate layer 15b arranged between them. Each of the pair of surface layers 15a and 15a is made of a cured product of a thermosetting resin composition having adhesiveness.
  • the surface layer 15a adheres the chip T1 to the substrate 10 via the adhesive piece A1.
  • the adhesive member 15 since the interface where the stress of warpage is likely to occur is composed of the adhesive member 15 and the adhesive piece A1, it is possible to sufficiently suppress the occurrence of peeling at this interface. Since the adhesive member 15 has a multi-layer structure, even if the adhesive member 15 is relatively thick, the warp of the chip itself can be suppressed.
  • the total thickness of the adhesive member 15 is, for example, 35 to 150 ⁇ m, and may be 70 to 90 ⁇ m or 40 to 60 ⁇ m.
  • the adhesive member 15 is preferably thicker than the sum of the thickness of the controller chip Tc and the thickness of the adhesive piece Ac.
  • the controller chip Tc can be arranged on the surface of the substrate 10 near the overhang portion H side of the chips T1, T2, T3, T4, and T5, and can be connected to the electrode 10a by the wire Wa.
  • the thickness of the surface layer 15a is, for example, 5 to 40 ⁇ m, and may be 5 to 25 ⁇ m or 5 to 20 ⁇ m.
  • the thicknesses of the two surface layers 15a may be the same or different.
  • the surface layer 15a is made of a thermosetting resin composition.
  • the thermosetting resin composition can be in a semi-cured (B stage) state and then in a completely cured product (C stage) state by a subsequent curing treatment.
  • the thermosetting resin composition contains an epoxy resin, a curing agent, an elastomer (for example, an acrylic resin), and, if necessary, an inorganic filler, a curing accelerator, and the like.
  • the composition of the two surface layers 15a may be the same or different.
  • the thickness of the intermediate layer 15b is, for example, 5 to 75 ⁇ m, and may be 10 to 75 ⁇ m or 10 to 50 ⁇ m.
  • the intermediate layer 15b is preferably made of a material having sufficiently high mechanical strength. Specific examples of the material include resins such as polyimide and polyethylene terephthalate (PET), and metals such as copper and aluminum.
  • the tensile elastic modulus of the material constituting the intermediate layer 15b is, for example, 8.0 MPa or more, and may be 9.0 MPa or more or 10.0 MPa or more.
  • the intermediate layer 15b is made of a resin material
  • the intermediate layer 15b is made of a material different from the resin material constituting the surface layer 15a. Since the adhesive member 15 has a plurality of layers made of different materials, the functions can be shared among the layers, and the functionality of the adhesive member can be improved as compared with the one composed of a plurality of layers of the same material. can.
  • the surface layer 15a shown in FIG. 1 is after the thermosetting tree composition constituting the surface layer 15a has been cured.
  • the surface layer 15P and the surface layer 15p obtained by fragmenting the surface layer 15p are in a state before the thermosetting tree composition contained therein is completely cured (FIGS. 2B and 4). (B)).
  • the laminated film 20 for forming an adhesive member shown in FIGS. 2 (a) and 2 (b) (hereinafter, referred to as “laminated film 20” in some cases) is prepared.
  • the laminated film 20 includes a base film 1, an adhesive layer 2, and an adhesive film 15F.
  • the base film 1 is, for example, a polyethylene terephthalate film (PET film).
  • PET film polyethylene terephthalate film
  • the adhesive layer 2 is formed in a circular shape by punching or the like (see FIG. 2A).
  • the adhesive layer 2 is made of, for example, an ultraviolet curable adhesive.
  • the adhesive layer 2 has a property that the adhesiveness is lowered by being irradiated with ultraviolet rays.
  • the adhesive film 15F is formed in a circular shape by punching or the like, and has a diameter smaller than that of the adhesive layer 2 (see FIG. 2A).
  • the adhesive film 15F is composed of a pair of surface layers 15P made of a thermosetting resin layer and an intermediate layer 15B sandwiched between them.
  • the thickness of the surface layer 15P is substantially the same as that of the surface layer 15a described above, for example, 5 to 40 ⁇ m, and may be 5 to 25 ⁇ m or 5 to 20 ⁇ m.
  • the thickness of the intermediate layer 15B is the same as that of the intermediate layer 15b described above, for example, 5 to 75 ⁇ m, and may be 10 to 75 ⁇ m or 10 to 50 ⁇ m.
  • the tensile elastic modulus of the intermediate layer 15B is, for example, 8.0 MPa or more, and may be 9.0 MPa or more or 10.0 MPa or more.
  • the intermediate layer 15B acts like a spring plate in the process of picking up the adhesive member 15 (see FIG. 4D), and is an excellent pickup. You can achieve sex.
  • the upper limit of the tensile elastic modulus of the intermediate layer 15B is about 15 MPa from the viewpoint of easy availability of materials. Examples of the material constituting the intermediate layer 15B include polyimide and polyethylene terephthalate (PET).
  • the intermediate layer 15B may be a layer made of a thermosetting resin composition or a photocurable resin composition that has been cured so that the tensile elastic modulus is within the above range.
  • the laminated film 20 includes, for example, a first laminated film having a base film 1 and an adhesive layer 2 on the surface thereof, and a second laminated film having a cover film 3 and an adhesive film 15F on the surface thereof. It can be produced by laminating (see FIG. 3).
  • the first laminated film is obtained through a step of forming an adhesive layer on the surface of the base film 1 by coating and a step of processing the adhesive layer into a predetermined shape (for example, a circle) by punching or the like.
  • the second laminated film includes a step of forming a surface layer 15P on the surface of a cover film 3 (for example, a PET film or a polyethylene film) by coating, and a step of forming an intermediate layer 15B on the surface of the surface layer 15P. It is obtained through a step of forming the surface layer 15P on the surface of the intermediate layer 15B by coating and a step of processing the adhesive film formed through these steps into a predetermined shape (for example, circular shape) by punching or the like.
  • a predetermined shape for example, circular shape
  • the dicing ring DR is attached to the laminated film 20. That is, the dicing ring DR is attached to the adhesive layer 2 of the laminated film 20, and the adhesive film 15F is arranged inside the dicing ring DR.
  • the adhesive film 15F is separated into individual pieces by dicing (see FIG. 4B). As a result, a large number of adhesive members 15 can be obtained from the adhesive film 15F.
  • the adhesive layer 2 with ultraviolet rays
  • the adhesive force between the adhesive layer 2 and the adhesive member 15 is reduced.
  • the base film 1 is expanded to separate the adhesive members 15 from each other.
  • tension is applied to the base film 1 by pushing up the inner region of the dicing ring DR in the base film 1 with the ring Ra, and the adhesive members 15 are separated from each other.
  • the adhesive member 15 is peeled off from the adhesive layer 2 by pushing up the adhesive member 15 with the push-up jig 42, and the adhesive member 15 is picked up by suction with the suction collet 44.
  • the curing reaction of the thermosetting resin may be allowed to proceed by heating the adhesive film 15F before dicing or the adhesive member 15 before picking up. Excellent pick-up property can be achieved because the adhesive member 15 is appropriately cured when picking up. It is preferable that the notch for individualization is formed up to the outer edge of the adhesive member 15.
  • the diameter of the adhesive film 15F may be, for example, 300 to 310 mm or 300 to 305 mm.
  • the shape of the adhesive film 15F in a plan view is not limited to the circle shown in FIG. 2A, and may be a rectangle (square or rectangle).
  • the chips T1, T2, T3, T4, and T5 shown in FIG. 1 are, for example, memory chips.
  • the shape of the chips T1, T2, T3, T4, and T5 in a plan view is, for example, a rectangle (square or rectangle).
  • the length of one side of the chips T1, T2, T3, T4, and T5 is, for example, 12 mm or less, and may be 6 to 10 mm or 2 to 4 mm.
  • the ratio B / A of the length B of the long side to the length A of the short side is, for example, 1.5 to 4, 1.8 to 3.5 or 2. It may be 1 to 3.2.
  • the thickness of the chips T1, T2, T3, T4, T5 is, for example, 10 to 170 ⁇ m, and may be 10 to 30 ⁇ m. These chips have a complex circuit layer (upper surface side in FIG. 1) and a relatively thin semiconductor layer (lower surface side in FIG. 1). As the ratio of the thickness of the semiconductor layer to the total thickness of the chip becomes smaller, the chip tends to warp on the smile side (see FIG. 17). For example, when this ratio is 80% or less, warpage on the smile side is likely to occur.
  • the lengths of the sides of the five chips T1, T2, T3, T4, and T5 may be the same or different from each other, and the thickness is also the same. Warping in the smile direction means that the tip warps so as to be convex downward.
  • the chips T1, T2, T3, T4, and T5 can be manufactured, for example, by attaching a dicing / die bonding integrated film to a semiconductor wafer having a circuit surface, and then performing a dicing step, a pick-up step, and the like. In this case, a large number of laminates (chips with adhesive pieces) of an adhesive piece in which die bonding is individualized and a chip in which a semiconductor wafer is individualized can be obtained.
  • FIG. 5 is a cross-sectional view schematically showing an example of a chip with an adhesive piece.
  • the chip 31 with an adhesive piece shown in this figure is composed of a chip T1 and an adhesive piece A1 (before curing) laminated on a surface of the chip T1 opposite to the circuit surface.
  • the lower surface of the chip T1 in FIG. 5 corresponds to the back surface of the chip. In recent years, the back surface of chips is often uneven. Since substantially the entire back surface of the chip T1 is covered with the adhesive piece A1, it is possible to prevent the chip T1 from cracking or cracking.
  • the semiconductor device 100 is manufactured through the following steps.
  • A1 A step of arranging the controller chip Tc on the surface of the substrate 10 (see FIG. 6).
  • B1 A step of arranging the adhesive member 15 on the surface of the substrate 10 (see FIG. 7).
  • the step (B1) may be carried out after the step (A1), or the step (A1) may be carried out after the step (B1).
  • Step of laminating 31 (see FIG. 8).
  • D1 A step of laminating a plurality of chips 32, 33, 34, 35 with adhesive pieces on the surface of the chip T1 (see FIG. 9). As described above, the presence of the adhesive member 15 can suppress the warpage of the chip itself.
  • E1 A step of collectively performing a curing process of the adhesive member 15 and a plurality of adhesive pieces A1, A2, A3, A4, A5.
  • F1 A step of sealing chips, wires, and the like on the surface of the substrate 10 with a sealing material (see FIG. 1).
  • the interface where the warp stress is easily concentrated is formed by the adhesive member and the first adhesive piece.
  • the adhesive pieces are not cured every time one chip is laminated, and a predetermined number of chips are laminated and then collectively. Even if the curing treatment is carried out, it is possible to sufficiently suppress the occurrence of peeling at the above interface. Being able to collectively cure a plurality of adhesive pieces interposed between a plurality of stacked chips contributes to improving the manufacturing efficiency of a semiconductor device.
  • thermosetting resin composition used for forming the surface layer 15p of the adhesive member 15
  • the thermosetting resin composition contains an epoxy resin, a curing agent, an elastomer, and, if necessary, an inorganic filler, a curing accelerator, and the like.
  • the surface layer 15p and the cured surface layer 15a preferably have the following characteristics.
  • -Characteristic 1 Positional displacement is unlikely to occur when the adhesive member 15 is thermocompression bonded to a predetermined position on the substrate 10 (the melt viscosity of the surface layer 15p at 120 ° C. is, for example, 4300 to 50,000 Pa ⁇ s or 5000 to 40,000 Pa ⁇ s.
  • -Characteristic 2 The surface layer 15a exhibits stress relaxation property in the semiconductor device 100 (the thermosetting resin composition contains an elastomer (rubber component)).
  • -Characteristic 3 The surface layer 15a has a high adhesive strength to the adhesive piece A1 (the die share strength of the surface layer 15a to the adhesive piece A1 is, for example, 2.0 to 7.0 Mpa or 3.0 to 6.0 Mpa.
  • -Characteristic 4 The shrinkage rate due to curing is sufficiently small.
  • -Characteristic 5 The visibility of the adhesive member 15 by the camera is good in the pickup process (the thermosetting resin composition contains, for example, a colorant. )
  • -Characteristic 6 The surface layer 15a has sufficient mechanical strength.
  • Epoxy resin The epoxy resin is not particularly limited as long as it is cured and has an adhesive action.
  • Bifunctional epoxy resins such as bisphenol A type epoxy resin, bisphenol F type epoxy resin, and bisphenol S type epoxy resin, novolak type epoxy resins such as phenol novolac type epoxy resin and cresol novolak type epoxy resin can be used.
  • novolak type epoxy resins such as phenol novolac type epoxy resin and cresol novolak type epoxy resin
  • generally known ones such as a polyfunctional epoxy resin, a glycidylamine type epoxy resin, a heterocyclic-containing epoxy resin or an alicyclic epoxy resin can be applied. These may be used alone or in combination of two or more.
  • phenolic resins examples include phenolic resins, ester compounds, aromatic amines, aliphatic amines and acid anhydrides. Of these, phenolic resins are preferable from the viewpoint of achieving high die share strength.
  • Commercially available phenolic resins include, for example, LF-4871 (trade name, BPA novolac type phenolic resin) manufactured by DIC Co., Ltd. and HE-100C-30 (trade name, phenylarakil type) manufactured by Air Water Co., Ltd. Phenol resin), Phenolite KA and TD series manufactured by DIC Co., Ltd., Millex XLC-series and XL series manufactured by Mitsui Chemicals Co., Ltd.
  • Millex XLC-LL HE series manufactured by Air Water Co., Ltd.
  • HE100C-30 HE100C-30
  • MEHC-7800 series manufactured by Meiwa Kasei Co., Ltd. for example, MEHC-7800-4S
  • JDPP series manufactured by JEF Chemical Co., Ltd. can be mentioned. These may be used alone or in combination of two or more.
  • the blending amount of the epoxy resin and the phenol resin is preferably 0.6 to 1.5, and 0.7 to 1.4, respectively, from the viewpoint of achieving high die shear strength. It is more preferably present, and further preferably 0.8 to 1.3. When the compounding ratio is within the above range, it is easy to achieve a sufficiently high level of both curability and fluidity.
  • Examples of the elastoma include acrylic resin, polyester resin, polyamide resin, polyimide resin, silicone resin, polybutadiene, acrylonitrile, epoxy-modified polybutadiene, maleic anhydride-modified polybutadiene, phenol-modified polybutadiene and carboxy-modified acrylonitrile.
  • an acrylic resin is preferable as the elastoma, and further, an epoxy group-containing obtained by polymerizing an epoxy group such as glycidyl acrylate or glycidyl methacrylate or a functional monomer having a glycidyl group as a crosslinkable functional group.
  • Acrylic resins such as (meth) acrylic copolymers are more preferable.
  • an epoxy group-containing (meth) acrylic acid ester copolymer and an epoxy group-containing acrylic rubber are preferable, and an epoxy group-containing acrylic rubber is more preferable.
  • the epoxy group-containing acrylic rubber is a rubber having an epoxy group, which is mainly composed of an acrylic acid ester as a main component, a copolymer such as butyl acrylate and acrylonitrile, and a copolymer such as ethyl acrylate and acrylonitrile.
  • the acrylic resin may have not only an epoxy group but also a crosslinkable functional group such as an alcoholic or phenolic hydroxyl group or a carboxyl group.
  • acrylic resin products include SG-70L, SG-708-6, WS-023 EK30, SG-280 EK23, SG-P3 solvent-changed products (trade name, acrylic rubber, weight) manufactured by Nagase Chemtech Co., Ltd. Average molecular weight: 800,000, Tg: 12 ° C., solvent is cyclohexanone) and the like.
  • the glass transition temperature (Tg) of the acrylic resin is preferably ⁇ 50 to 50 ° C., more preferably ⁇ 30 to 30 ° C. from the viewpoint of achieving high die shear strength.
  • the weight average molecular weight (Mw) of the acrylic resin is preferably 100,000 to 3,000,000, more preferably 500,000 to 2,000,000, from the viewpoint of achieving high die share strength.
  • Mw means a value measured by gel permeation chromatography (GPC) and converted using a calibration curve made of standard polystyrene.
  • the amount of the acrylic resin contained in the thermosetting resin composition is preferably 10 to 200 parts by mass with respect to 100 parts by mass of the total of the epoxy resin and the epoxy resin curing agent from the viewpoint of achieving high die shear strength. It is more preferably 20 to 100 parts by mass.
  • Inorganic fillers include, for example, aluminum hydroxide, magnesium hydroxide, calcium carbonate, magnesium carbonate, calcium silicate, magnesium silicate, calcium oxide, magnesium oxide, aluminum oxide, aluminum nitride, aluminum borate whisker, boron nitride and crystalline. Examples include silica and amorphous silica. These may be used alone or in combination of two or more.
  • the average particle size of the inorganic filler is preferably 0.005 ⁇ m to 1.0 ⁇ m, more preferably 0.05 to 0.5 ⁇ m, from the viewpoint of achieving high die shear strength.
  • the surface of the inorganic filler is preferably chemically modified from the viewpoint of achieving high die shear strength.
  • Silane coupling agents are suitable as materials for chemically modifying the surface. Examples of the functional group of the silane coupling agent include a vinyl group, an acryloyl group, an epoxy group, a mercapto group, an amino group, a diamino group, an alkoxy group and an ethoxy group.
  • the content of the inorganic filler is preferably 20 to 200 parts by mass, preferably 30 to 100 parts by mass with respect to 100 parts by mass of the resin component of the thermosetting resin composition. Is more preferable.
  • Examples of the curing accelerator include imidazoles and derivatives thereof, organic phosphorus compounds, secondary amines, tertiary amines, and quaternary ammonium salts. From the viewpoint of achieving high die share strength, imidazole-based compounds are preferable. Examples of the imidazoles include 2-methylimidazole, 1-benzyl-2-methylimidazole, 1-cyanoethyl-2-phenylimidazole, 1-cyanoethyl-2-methylimidazole and the like. These may be used alone or in combination of two or more.
  • the content of the curing accelerator in the thermosetting resin composition is preferably 0.04 to 3 parts by mass with respect to 100 parts by mass of the total of the epoxy resin and the epoxy resin curing agent from the viewpoint of achieving high die shear strength, and is 0. .04 to 0.2 parts by mass is more preferable.
  • FIG. 10 is a cross-sectional view schematically showing the semiconductor device according to the present embodiment.
  • the semiconductor device 200 shown in this figure includes a substrate 10, a controller chip Tc arranged on the substrate 10, a plurality of support pieces S arranged on the substrate 10 and around the controller chip Tc, and a plurality of supports.
  • An adhesive member 15 supported by the piece S and arranged so as to cover the controller chip Tc, five chips T1, T2, T3, T4, T5 laminated on the surface of the adhesive member 15, and on the surface of the substrate 10.
  • the electrodes 10a and 10b of the above are provided with wires Wa and Wb for electrically connecting the chips and a sealing layer 50 for sealing them.
  • An adhesive piece A1 is arranged between the adhesive member 15 and the chip T1.
  • An adhesive piece A2 is arranged between the chip T1 and the chip T2.
  • An adhesive piece A3 is arranged between the chips T2 and the chips T3.
  • An adhesive piece A4 is arranged between the chips T3 and the chips T4.
  • An adhesive piece A5 is arranged between the chips T4 and the chips T5.
  • the semiconductor device 200 since the interface where the warp stress is easily concentrated is composed of the adhesive member 15 and the adhesive piece A1, sufficiently high adhesive strength is obtained, and it is possible to suppress the occurrence of peeling at this interface. can do. Further, according to the semiconductor device 200, since the chip T1 is arranged so as to cover the controller chip Tc, space saving can be achieved.
  • the difference between the semiconductor device 200 and the semiconductor device 100 according to the first embodiment will be mainly described.
  • a dolmen structure is formed on the substrate 10 by a plurality of support pieces S and an adhesive member 15.
  • a dolmen (dolmen) is a kind of stone tomb, and includes a plurality of pillar stones and a plate-shaped rock placed on the pillar stone.
  • the support piece S corresponds to a "pillar stone”
  • the adhesive member 15 corresponds to a "plate-shaped rock”.
  • the support piece S acts as a spacer that forms a space around the controller chip Tc.
  • the support piece S is, for example, entirely composed of a cured product of a thermosetting resin composition.
  • the support piece S may be a laminate (dummy chip) of a chip and an adhesive piece provided on one surface of the chip, or may have a multilayer structure similar to that of the adhesive member 15. good. Since the support piece S has a plurality of layers made of different materials, the functions can be shared among the layers, and the function of the support piece can be enhanced as compared with the support piece S made of a plurality of layers of the same material. can.
  • two support pieces S may be arranged at distant positions on both sides of the controller chip Tc, or as shown in FIG. 11B, the chip may be arranged.
  • One support piece S (shape: square, total of four) may be arranged at a position corresponding to the corner of T1.
  • the length of one side of the support piece S in a plan view is, for example, 20 mm or less, and may be 1 to 20 mm or 1 to 12 mm.
  • the thickness (height) of the support piece S is, for example, 10 to 180 ⁇ m, and may be 20 to 120 ⁇ m.
  • the chip T1 is separated from the adhesive member 15. By appropriately setting the thickness of the support piece S, it is possible to secure a space for the wire Wa connecting the upper surface of the chip T1 and the substrate 10. As shown in FIG. 10, the adhesive member 15 covers the region R of the adhesive piece A1 facing the controller chip Tc and continuously extends to the upper surface of the plurality of support pieces S.
  • the semiconductor device 200 is manufactured through the following steps.
  • A2) A step of arranging a controller chip Tc and a plurality of support pieces S around the controller chip Tc on the surface of the substrate 10 (see FIG. 12).
  • the plurality of support pieces S may be arranged after the controller chip Tc is arranged, or the controller chip Tc may be arranged after the plurality of support pieces S are arranged.
  • B2) A step of arranging the adhesive member 15 so as to be supported by a plurality of support pieces S and to cover the controller chip Tc (see FIG. 13).
  • C2) A step of laminating a chip 31 with an adhesive piece on the surface of the adhesive member 15 (see FIG. 14).
  • (D2) A step of laminating a plurality of chips 32, 33, 34, 35 with adhesive pieces on the surface of the chip 31 with adhesive pieces (see FIG. 15).
  • the chip 32 with the adhesive piece is placed at a position shifted laterally (rightward in FIG. 15) with respect to the chip T1, and the same lateral direction (right in FIG. 15) is placed with respect to the chip T2.
  • the chip 33 with the adhesive piece is placed at a position shifted in the direction).
  • the chip 34 with the adhesive piece is placed at a position shifted in the lateral direction (left direction in FIG. 15) opposite to the chip T3, and in the same lateral direction (left direction in FIG. 15) with respect to the chip T4.
  • E2 A step of collectively performing the curing treatment of the adhesive member 15 and a plurality of adhesive pieces A1, A2, A3, A4, A5.
  • F2 A step of sealing chips, wires, and the like on the surface of the substrate 10 with a sealing material (see FIG. 10).
  • FIG. 16 is a cross-sectional view schematically showing the semiconductor device according to the present embodiment.
  • the semiconductor device 300 shown in this figure is an adhesive member arranged between a substrate 10, two chips 31 and 32 with adhesive pieces laminated on the surface of the substrate 10, and two chips 31 and 32 with adhesive pieces.
  • the 15 is provided with wires Wa and Wb for electrically connecting the electrodes 10a on the surface of the substrate 10 and the chips T1 and T2, and a sealing layer 50 for sealing them.
  • the adhesive piece A2 is arranged between the adhesive member 15 and the chip T2.
  • the adhesive member 15 has a smaller area than the chips 31 and 32 with adhesive pieces, and the side portion of the upper surface of the chip T1 is not covered by the adhesive member 15.
  • the side portion of the lower surface of the adhesive piece A2 is also not covered with the adhesive member 15. According to the semiconductor device 300, since the interface where the warp stress is easily concentrated is composed of the adhesive member 15 and the adhesive piece A2, sufficiently high adhesive strength can be obtained, and the occurrence of peeling at this interface is suppressed. can do.
  • the present invention is not limited to the above embodiments.
  • the chip 31 with the adhesive piece adheresive piece A1 and the chip T1 are laminated at a position shifted laterally (to the right in FIGS. 8 and 14) with respect to the adhesive member 15.
  • the chip 31 with the adhesive piece may be arranged directly above the adhesive member 15.
  • a semiconductor device including a plurality of stacked chips, which can sufficiently suppress peeling due to warpage of the chips inside the semiconductor device, and a method for efficiently manufacturing the semiconductor device. Provided.

Abstract

本開示に係る半導体装置は、基板と、基板の表面上に配置された接着部材と、接着部材に第一の接着剤片を介して積層された第一のチップと、第一のチップに第二の接着剤片を介して積層された第二のチップとを備える。上記接着部材は、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有する。

Description

半導体装置及びその製造方法
　本開示は半導体装置及びその製造方法に関する。
　半導体装置は以下の工程を経て製造される。まず、ダイシング用粘着シートで半導体ウェハを固定し、その状態で半導体ウェハを半導体チップに個片化する。その後、エキスパンド工程、ピックアップ工程、ダイボンディング工程及びリフロー工程等が実施される。
　半導体装置に求められる重要な特性の一つとして接続信頼性が挙げられる。接続信頼性を向上させるために、耐熱性、耐湿性、及び耐リフロー性等の特性を考慮したダイボンディング用のフィルム状接着剤の開発が行われている。例えば、特許文献１は、高分子量成分と、エポキシ樹脂を主成分とする熱硬化性成分とを含む樹脂及びフィラーを含有する接着シートを開示する。
国際公開第２００５／１０３１８０号
　本発明者らは、半導体チップ（以下、単に「チップ」と言う。）を多段に積層することによって高容量化した半導体装置（例えば、三次元ＮＡＮＤ型メモリ）を効率的に製造するプロセスの開発を進めている。三次元ＮＡＮＤ用ウェハは、複雑な回路層と、比較的薄い半導体層（例えば、１５～２５μｍ程度）とからなるため、これを個片化して得た半導体素子は反りが生じやすいという課題を有している。
　図１７（ａ）は、半導体装置の製造過程における構造体を模式的に示す断面図である。図１７（ａ）に示す構造体３０は、基板１０と、その上に積層された四つのチップＴ１，Ｔ２，Ｔ３，Ｔ４とを備える。四つのチップＴ１，Ｔ２，Ｔ３，Ｔ４は、ワイヤによる電気的な接続のため、横方向（積層方向と直交する方向）に互いにずれた位置に積層されている。チップＴ１は接着剤片Ａ１によって基板１０に接着されており、半導体素子Ｔ１，Ｔ２，Ｔ３，Ｔ４の間には接着剤片Ａ２，Ａ３，Ａ４が介在している。
　本発明者らの検討によると、チップＴ１，Ｔ２，Ｔ３，Ｔ４がそれぞれ複雑な回路層（上面側）と比較的薄い半導体層（下面側）とを有するものである場合、図１７（ｂ）に示すように、一段目のチップＴ１と、接着剤片Ａ２との間で剥離が生じやすい。この原因について、本発明者ら以下のとおり推察する。
・複雑な回路層及び薄い半導体層に起因して、上述のとおり、半導体素子Ｔ１，Ｔ２，Ｔ３，Ｔ４が反りやすい性質（反り応力）を有している。
・複数のチップを横方向に位置をずらして積層することでオーバーハング部Ｈが形成されている。
・二段目のチップＴ２をマウントした段階では剥離が起きないことは確認済みであるから、三段目及び四段目のチップＴ２，Ｔ３をマウントすることで、二段目のチップＴ２のオーバーハング部Ｈに上方向の力（一段目のチップＴ１との間で剥離させる方向の反り応力）が増大する。
　本開示は、積層された複数のチップを備える半導体装置であって、その内部においてチップの反りに起因する剥離が生じることを十分に抑制できる半導体装置及びこれを効率的に製造する方法を提供する。
　本開示の半導体装置の第一の態様は、基板と、基板の表面上に配置された接着部材と、接着部材に第一の接着剤片を介して積層された第一のチップと、第一のチップに第二の接着剤片を介して積層された第二のチップとを備え、上記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有する。
　第一の態様に係る半導体装置によれば、反り応力が集中しやすい界面が接着部材と第一の接着剤片とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、接着部材が、上記のとおり、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造であることで、接着部材を比較的厚くしても、チップの反り自体を抑制できる。すなわち、接着部材の全体が熱硬化性樹脂組成物からなる場合と比較し、厚さ方向に中間層が存在することで、複数のチップを積層していくプロセスにおいて、チップの反り応力に起因して接着部材の厚さが不均一になることを抑制することができる。
　本開示の半導体装置の第二の態様は、基板と、基板の表面上に配置されたチップ（例えば、コントローラチップ）と、基板の表面上であって上記チップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ上記チップを覆うように配置された接着部材と、接着部材に第一の接着剤片を介して積層された第一のチップとを備え、上記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有する。
　第二の態様に係る半導体装置によれば、反り応力が集中しやすい界面が接着部材と第一の接着剤片とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、第二の態様に係る半導体装置によれば、チップ（例えば、コントローラチップ）を覆うように第一のチップが配置されるため、省スペース化を図ることができる。更に、第一の態様と同様、接着部材が多層構造であることで、チップの反り自体を抑制できる。この半導体装置は、第一のチップに第二の接着剤片を介して積層された第二のチップを更に備えてもよい。
　本開示の半導体装置の第三の態様は、基板と、基板の表面上に配置された第一の接着剤片付きチップと、第一の接着剤片付きチップの接着剤片の表面上に配置された接着部材と、接着部材の表面上に配置された第二の接着剤片付きチップとを備え、上記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有する。この半導体装置によれば、反り応力が集中しやすい界面が接着部材と接着剤片とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、第一の態様と同様、接着部材が多層構造であることで、チップの反り自体を抑制できる。
　本開示に係る半導体装置の製造方法は、接着部材の表面上に第一の接着剤片を介して第一のチップを積層する工程と、第一のチップの表面上に第二の接着剤片を介して第二のチップを積層する工程とを含み、第一及び第二の接着剤片が熱硬化性樹脂組成物からなり、接着部材は、熱硬化性樹脂組成物からなる一対の表面層と、一対の表面層の間に配置された中間層とを含む多層構造を有し、接着部材、第一の接着剤片及び第二の接着剤片の硬化処理を一括して実施する。
　上記製造方法によれば、接着部材の表面上に第一の接着剤片を介して第一のチップを積層するため、反り応力が集中しやすい界面を接着部材と第一の接着剤片とによって構成させることができる。このため、その後、第一のチップの上方にチップを積層するにあたり、一つのチップを積層するごとに接着剤片の硬化処理を実施せずに、所定の数のチップを積層した後に一括して硬化処理を実施しても、上記界面において剥離が発生することを十分に抑制することができる。積層された複数のチップの間に介在する複数の接着剤片を一括して硬化処理できることは半導体装置の製造効率向上に寄与する。
　本開示において、接着部材の中間層は、強度及び耐熱性等の観点から、例えば、ポリイミド層又は金属層である。
　本開示によれば、積層された複数のチップを備える半導体装置であって、その内部においてチップの反りに起因する剥離が生じることを十分に抑制できる半導体装置及びこれを効率的に製造する方法が提供される。
図１は本開示に係る半導体装置の第一実施形態を模式的に示す断面図である。 図２（ａ）は接着部材形成用積層フィルムの一例を模式的に示す平面図であり、図２（ｂ）は図２（ａ）のｂ－ｂ線における断面図である。 図３は粘着層と接着部材形成用積層フィルムとを貼り合わせる工程を模式的に示す断面図である。 図４（ａ）～図４（ｄ）は接着部材の作製過程を模式的に示す断面図である。 図５は接着剤片付きチップの一例を模式的に示す断面図である。 図６は図１に示す半導体装置を製造する過程を模式的に示す断面図である。 図７は図１に示す半導体装置を製造する過程を模式的に示す断面図である。 図８は図１に示す半導体装置を製造する過程を模式的に示す断面図である。 図９は図１に示す半導体装置を製造する過程を模式的に示す断面図である。 図１０は本開示に係る半導体装置の第二実施形態を模式的に示す断面図である。 図１１（ａ）及び図１１（ｂ）はチップと複数の支持片との位置関係の例を模式的に示す平面図である。 図１２は図１０に示す半導体装置を製造する過程を模式的に示す断面図である。 図１３は図１０に示す半導体装置を製造する過程を模式的に示す断面図である。 図１４は図１０に示す半導体装置を製造する過程を模式的に示す断面図である。 図１５は図１０に示す半導体装置を製造する過程を模式的に示す断面図である。 図１６は本開示に係る半導体装置の第三実施形態を模式的に示す断面図である。 図１７（ａ）は半導体装置を製造する過程を模式的に示す断面図であり、図１７（ｂ）は一段目の半導体素子と二段目の半導体素子との間に剥離が生じている構造体を示す断面図である。
　以下、図面を参照しながら本開示の実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。なお、本明細書における「（メタ）アクリル」の記載は、「アクリル」及びそれに対応する「メタクリル」を意味する。
＜第一実施形態＞
［半導体装置］
　図１は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置１００は、例えば、三次元ＮＡＮＤ型メモリである。半導体装置１００は、基板１０と、基板１０の表面上に配置されたコントローラーチップＴｃと、基板１０の表面上に配置された接着部材１５と、接着部材１５の表面上に積層された五つのチップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５と、基板１０の表面上の電極１０ａ，１０ｂとチップを電気的に接続するワイヤＷａ，Ｗｂと、これらを封止している封止層５０とを備える。接着部材１５とチップＴ１（第一のチップ）の間に接着剤片Ａ１（第一の接着剤片）が配置されている。チップＴ１とチップＴ２（第二のチップ）の間に接着剤片Ａ２（第二の接着剤片）が配置されている。チップＴ２とチップＴ３の間に接着剤片Ａ３が配置されている。チップＴ３とチップＴ４の間に接着剤片Ａ４が配置されている。チップＴ４とチップＴ５の間に接着剤片Ａ５が配置されている。図１に示すように、チップＴ１の側部（周縁部の一部）は接着部材１５よりも側方に張り出している。また、上段のチップ（例えば、チップＴ２）の側部（周縁部の一部）はその下段のチップ（例えば、チップＴ１）よりも側方に張り出している。これらにより、オーバーハング部Ｈが構成される。
　基板１０は、有機基板であってもよく、リードフレーム等の金属基板であってもよい。基板１０は、半導体装置１００の反りを抑制する観点から、基板１０の厚さは、例えば、９０～３００μｍであり、９０～２１０μｍであってもよい。
　コントローラーチップＴｃは、接着剤片Ａｃによって基板１０に接着され且つワイヤＷａによって電極１０ａと電気的に接続されている。平面視におけるコントローラーチップＴｃの形状は、例えば矩形（正方形又は長方形）である。コントローラーチップＴｃの一辺の長さは、例えば、５ｍｍ以下であり、２～５ｍｍ又は１～５ｍｍであってもよい。コントローラーチップＴｃの厚さは、例えば、１０～１５０μｍであり、２０～１００μｍであってもよい。接着剤片Ａｃの厚さは、例えば、５～４０μｍであり、１０～２５μｍであってもよい。コントローラーチップＴｃの厚さと接着剤片Ａｃの厚さの合計（基板１０の上面からコントローラーチップＴｃの上面までの距離）は、例えば、２５～１９０μｍであり、３０～１２５μｍであってもよい。
　接着部材１５は、一対の表面層１５ａ，１５ａと、これらの間に配置された中間層１５ｂとを含む三層構造を有する。一対の表面層１５ａ，１５ａはいずれも、接着性を有する熱硬化性樹脂組成物の硬化物からなる。表面層１５ａが接着剤片Ａ１を介してチップＴ１を基板１０に接着している。本実施形態においては、反りの応力が生じやすい界面が接着部材１５と接着剤片Ａ１とによって構成されているため、この界面において剥離が発生することを十分に抑制することができる。接着部材１５が多層構造であることで、接着部材１５を比較的厚くしても、チップの反り自体を抑制できる。すなわち、接着部材の全体が熱硬化性樹脂組成物からなる場合と比較し、厚さ方向に中間層１５ｂが存在することで、チップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５を順次積層していくプロセスにおいてチップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５の反り応力に起因して接着部材１５の厚さが不均一になることを抑制することができる。
　接着部材１５の全体の厚さは、例えば、３５～１５０μｍであり、７０～９０μｍ又は４０～６０μｍであってもよい。接着部材１５は、コントローラーチップＴｃの厚さと接着剤片Ａｃの厚さの合計よりも厚いことが好ましい。これにより、基板１０の表面上であってチップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５のオーバーハング部Ｈ側の近くにコントローラーチップＴｃを配置し且つワイヤＷａで電極１０ａと接続することができる。
　表面層１５ａの厚さは、例えば、５～４０μｍであり、５～２５μｍ又は５～２０μｍであってもよい。二つの表面層１５ａの厚さは同じであってもよいし、異なっていてもよい。表面層１５ａは熱硬化性樹脂組成物からなる。熱硬化性樹脂組成物は、半硬化（Ｂステージ）状態を経て、その後の硬化処理によって完全硬化物（Ｃステージ）状態となり得るものである。熱硬化性樹脂組成物は、エポキシ樹脂と、硬化剤と、エラストマ（例えば、アクリル樹脂）とを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。二つの表面層１５ａの組成は同じであってもよいし、異なっていてもよい。
　中間層１５ｂの厚さは、例えば、５～７５μｍであり、１０～７５μｍ又は１０～５０μｍであってもよい。中間層１５ｂは、十分に機械的強度が高い材質からなることが好ましい。材質の具体例として、ポリイミド及びポリエチレンテレフタレート（ＰＥＴ）等の樹脂、並びに、銅及びアルミニウム等の金属が挙げられる。中間層１５ｂを構成する材質の引張弾性率は、例えば、８．０ＭＰａ以上であり、９．０ＭＰａ以上又は１０．０ＭＰａ以上であってもよい。なお、中間層１５ｂが樹脂材料からなる場合、中間層１５ｂは表面層１５ａを構成する樹脂材料と異なる材質で構成されている。接着部材１５が互いに異なる材質からなる複数の層を有することで、各層に機能を分担させることができ、同じ材質の複数の層からなるものと比較して接着部材の高機能化を図ることができる。
（接着部材の作製方法）
　接着部材の作製方法の一例について説明する。なお、図１に示す表面層１５ａは、これを構成する熱硬化性樹組成物が硬化した後のものである。一方、表面層１５Ｐ及びこれを個片化して得られる表面層１５ｐは、これらに含まれる熱硬化性樹組成物が完全に硬化する前の状態のものである（図２（ｂ）及び図４（ｂ）参照）。
　まず、図２（ａ）及び図２（ｂ）に示す接着部材形成用積層フィルム２０（以下、場合により「積層フィルム２０」という。）を準備する。積層フィルム２０は、基材フィルム１と、粘着層２と、接着フィルム１５Ｆとを備える。基材フィルム１は、例えば、ポリエチレンテレフタレートフィルム（ＰＥＴフィルム）である。粘着層２は、パンチング等によって円形に形成されている（図２（ａ）参照）。粘着層２は、例えば、紫外線硬化型の粘着剤からなる。この粘着層２は紫外線が照射されることによって粘着性が低下する性質を有する。接着フィルム１５Ｆは、パンチング等によって円形に形成されており、粘着層２よりも小さい直径を有する（図２（ａ）参照）。
　接着フィルム１５Ｆは、熱硬化性樹脂層からなる一対の表面層１５Ｐと、これらに挟まれた中間層１５Ｂとによって構成されている。表面層１５Ｐの厚さは、上述の表面層１５ａと実質的に同じであり、例えば、５～４０μｍであり、５～２５μｍ又は５～２０μｍあってもよい。中間層１５Ｂの厚さは、上述の中間層１５ｂと同じであり、例えば、５～７５μｍであり、１０～７５μｍ又は１０～５０μｍであってもよい。中間層１５Ｂの引張弾性率は、例えば、８．０ＭＰａ以上であり、９．０ＭＰａ以上又は１０．０ＭＰａ以上であってもよい。中間層１５Ｂの引張弾性率が８．０ＭＰａ以上であることで、接着部材１５をピックアップする工程において（図４（ｄ）参照）、中間層１５ｂがバネ板のような役割を果たし、優れたピックアップ性を達成できる。なお、中間層１５Ｂの引張弾性率の上限値は材料の入手のしやすさの点から１５ＭＰａ程度である。中間層１５Ｂを構成する材質としては、例えば、ポリイミド及びポリエチレンテレフタレート（ＰＥＴ）が挙げられる。中間層１５Ｂは引張弾性率が上記範囲となるように硬化処理が施された熱硬化性樹脂組成物又は光硬化性樹脂組成物からなる層であってもよい。
　積層フィルム２０は、例えば、基材フィルム１とその表面上に粘着層２とを有する第１の積層フィルムと、カバーフィルム３とその表面上に接着フィルム１５Ｆとを有する第２の積層フィルムとを貼り合わせることによって作製することができる（図３参照）。第１の積層フィルムは、基材フィルム１の表面上に粘着層を塗工によって形成する工程と、粘着層をパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。第２の積層フィルムは、カバーフィルム３（例えば、ＰＥＴフィルム又はポリエチレンフィルム）の表面上に表面層１５Ｐを塗工によって形成する工程と、表面層１５Ｐの表面に中間層１５Ｂを形成する工程と、中間層１５Ｂの表面上に表面層１５Ｐを塗工によって形成する工程と、これらの工程を経て形成された接着フィルムをパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。積層フィルム２０を使用するに際し、カバーフィルム３は適当なタイミングで剥がされる。
　図４（ａ）に示されたように、積層フィルム２０にダイシングリングＤＲを貼り付ける。すなわち、積層フィルム２０の粘着層２にダイシングリングＤＲを貼り付け、ダイシングリングＤＲの内側に接着フィルム１５Ｆが配置された状態にする。接着フィルム１５Ｆをダイシングによって個片化する（図４（ｂ）参照）。これにより、接着フィルム１５Ｆから多数の接着部材１５が得られる。その後、例えば、粘着層２に対して紫外線を照射することにより、粘着層２と接着部材１５との間の粘着力を低下させる。紫外線照射後、図４（ｃ）に示されるように、基材フィルム１をエキスパンドすることで、接着部材１５を互いに離間させる。すなわち、基材フィルム１におけるダイシングリングＤＲの内側領域をリングＲａで突き上げることによって基材フィルム１に張力を付与し、接着部材１５を互いに離間させる。図４（ｄ）に示されるように、接着部材１５を突き上げ治具４２で突き上げることによって粘着層２から接着部材１５を剥離させるとともに、吸引コレット４４で吸引して接着部材１５をピックアップする。なお、ダイシング前の接着フィルム１５Ｆ又はピックアップ前の接着部材１５を加熱することによって、熱硬化性樹脂の硬化反応を進行させておいてもよい。ピックアップする際に接着部材１５が適度に硬化していることで優れたピックアップ性を達成し得る。個片化のための切り込みは接着部材１５の外縁まで形成されていることが好ましい。接着フィルム１５Ｆの直径は、例えば、３００～３１０ｍｍ又は３００～３０５ｍｍであってもよい。接着フィルム１５Ｆの平面視における形状は、図２（ａ）に示す円形に限られず、矩形（正方形又は長方形）であってもよい。
　図１に示すチップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５は、例えば、メモリチップである。平面視におけるチップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５の形状は、例えば矩形（正方形又は長方形）である。チップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５の一辺の長さは、例えば、１２ｍｍ以下であり、６～１０ｍｍ又は２～４ｍｍであってもよい。これらのチップの形状が長方形である場合、短辺の長さＡに対する長辺の長さＢの比Ｂ／Ａは、例えば、１．５～４であり、１．８～３．５又は２．１～３．２であってもよい。チップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５の厚さは、例えば、１０～１７０μｍであり、１０～３０μｍであってもよい。これらのチップは、複雑な回路層（図１における上面側）と、比較的薄い半導体層（図１における下面側）とを有する。チップの全体の厚さに占める半導体層の厚さの比率が小さくなるにしたがって、チップはスマイル側の反りが生じやすくなる（図１７参照）。例えば、この比率が８０％以下の場合、スマイル側の反りが生じやすい。なお、五つのチップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５の一辺の長さは同じであっても、互いに異なっていてもよく、厚さについても同様である。スマイル方向の反りは、チップが下に凸となるように反ることを意味する。
　チップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５は、例えば、回路面を有する半導体ウェハに、ダイシング・ダイボンディング一体型フィルムを貼り付けた後、ダイシング工程及びピックアップ工程等を経て作製することができる。この場合、ダイボンディングが個片化されてなる接着剤片と、半導体ウェハが個片化されてなるチップとの多数の積層体（接着剤片付きチップ）が得られる。図５は接着剤片付きチップの一例を模式的に示す断面図である。この図に示す接着剤片付きチップ３１は、チップＴ１と、チップＴ１の回路面とは反対側の面に積層された接着剤片Ａ１（硬化前）とによって構成されている。なお、図５におけるチップＴ１の下面はチップの裏面に相当する。近年のチップの裏面は凹凸が形成されていることが多い。チップＴ１の裏面の実質的全体が接着剤片Ａ１で覆われていることで、チップＴ１にクラック又は割れが生じることを抑制できる。
［半導体装置の製造方法］
　半導体装置１００は以下の工程を経て製造される。
（Ａ１）基板１０の表面上にコントローラーチップＴｃを配置する工程（図６参照）。
（Ｂ１）基板１０の表面上に接着部材１５を配置する工程（図７参照）。なお、（Ａ１）工程の後に（Ｂ１）工程を実施してもよいし、（Ｂ１）工程の後に（Ａ１）工程を実施してもよい
（Ｃ１）接着部材１５の表面上に接着剤片付きチップ３１を積層する工程（図８参照）。
（Ｄ１）チップＴ１の表面上に複数の接着剤片付きチップ３２，３３，３４，３５を積層する工程（図９参照）。上述のとおり、接着部材１５の存在により、チップの反り自体を抑制できる。このため、チップの表面上に接着剤片付きチップを圧着する際、チップの反りに起因したトラップボイドが生じることを十分に抑制できる。
（Ｅ１）接着部材１５及び複数の接着剤片Ａ１，Ａ２，Ａ３，Ａ４，Ａ５の硬化処理を一括して実施する工程。
（Ｆ１）基板１０の表面上のチップ及びワイヤ等を封止材に封止する工程（図１参照）。
　上記製造方法によれば、接着部材の表面上に第一の接着剤片を介して第一のチップを積層するため、反り応力が集中しやすい界面を接着部材と第一の接着剤片とによって構成させることができる。このため、その後、第一のチップの上方にチップを積層するにあたり、一つのチップを積層するごとに接着剤片の硬化処理を実施せずに、所定の数のチップを積層した後に一括して硬化処理を実施しても、上記界面において剥離が発生することを十分に抑制することができる。積層された複数のチップの間に介在する複数の接着剤片を一括して硬化処理できることは半導体装置の製造効率向上に寄与する。
（熱硬化性樹脂組成物）
　以下、接着部材１５の表面層１５ｐの形成に使用する熱硬化性樹脂組成物について説明する。熱硬化性樹脂組成物は、上述のとおり、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。表面層１５ｐ及び硬化後の表面層１５ａは以下の特性を有することが好ましい。
・特性１：基板１０の所定の位置に接着部材１５を熱圧着したとき位置ずれが生じにくいこと（１２０℃における表面層１５ｐの溶融粘度が、例えば、４３００～５００００Ｐａ・ｓ又は５０００～４００００Ｐａ・ｓであること）
・特性２：半導体装置１００内において表面層１５ａが応力緩和性を発揮すること（熱硬化性樹脂組成物がエラストマ（ゴム成分）を含むこと）
・特性３：表面層１５ａが接着剤片Ａ１に対する高い接着強度を有すること（接着剤片Ａ１に対する表面層１５ａのダイシェア強度が、例えば、２．０～７．０Ｍｐａ又は３．０～６．０Ｍｐａであること）
・特性４：硬化に伴う収縮率が十分に小さいこと
・特性５：ピックアップ工程においてカメラによる接着部材１５の視認性が良いこと（熱硬化性樹脂組成物が、例えば、着色料を含んでいること）
・特性６：表面層１５ａが十分な機械的強度を有すること
［エポキシ樹脂］
　エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂または脂環式エポキシ樹脂など、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
［硬化剤］
　硬化剤として、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン及び酸無水物が挙げられる。これらのうち、高いダイシェア強度を達成する観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品として、例えば、ＤＩＣ（株）製のＬＦ－４８７１（商品名、ＢＰＡノボラック型フェノール樹脂）、エア・ウォーター（株）製のＨＥ－１００Ｃ－３０（商品名、フェニルアラキル型フェノール樹脂）、ＤＩＣ（株）製のフェノライトＫＡ及びＴＤシリーズ、三井化学（株）製のミレックスＸＬＣ－シリーズとＸＬシリーズ（例えば、ミレックスＸＬＣ－ＬＬ）、エア・ウォーター（株）製のＨＥシリーズ（例えば、ＨＥ１００Ｃ－３０）、明和化成（株）製のＭＥＨＣ－７８００シリーズ（例えばＭＥＨＣ－７８００－４Ｓ）、ＪＥＦケミカル（株）製のＪＤＰＰシリーズが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
　エポキシ樹脂とフェノール樹脂の配合量は、高いダイシェア強度を達成する観点から、それぞれエポキシ当量と水酸基当量の当量比が０．６～１．５であることが好ましく、０．７～１．４であることがより好ましく、０．８～１．３であることが更に好ましい。配合比が上記範囲内であることで、硬化性及び流動性の両方を十分に高水準に達成しやすい。
［エラストマ］
　エラストマとして、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン及びカルボキシ変性アクリロニトリルが挙げられる。
　高いダイシェア強度を達成する観点から、エラストマとしてアクリル系樹脂が好ましく、更に、グリシジルアクリレート又はグリシジルメタクリレート等のエポキシ基又はグリシジル基を架橋性官能基として有する官能性モノマーを重合して得たエポキシ基含有（メタ）アクリル共重合体等のアクリル系樹脂がより好ましい。アクリル系樹脂のなかでもエポキシ基含有（メタ）アクリル酸エステル共重合体及びエポキシ基含有アクリルゴムが好ましく、エポキシ基含有アクリルゴムがより好ましい。エポキシ基含有アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレートとアクリロニトリル等の共重合体、エチルアクリレートとアクリロニトリル等の共重合体などからなる、エポキシ基を有するゴムである。なお、アクリル系樹脂は、エポキシ基だけでなく、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有していてもよい。
　アクリル樹脂の市販品としては、ナガセケムテック（株）製のＳＧ－７０Ｌ、ＳＧ－７０８－６、ＷＳ－０２３　ＥＫ３０、ＳＧ－２８０　ＥＫ２３、ＳＧ－Ｐ３溶剤変更品（商品名、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）等が挙げられる。
　アクリル樹脂のガラス転移温度（Ｔｇ）は、高いダイシェア強度を達成する観点から、－５０～５０℃であることが好ましく、－３０～３０℃であることがより好ましい。アクリル樹脂の重量平均分子量（Ｍｗ）は、高いダイシェア強度を達成する観点から、１０万～３００万であることが好ましく、５０万～２００万であることがより好ましい。ここで、Ｍｗは、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。なお、分子量分布の狭いアクリル樹脂を用いることにより、高弾性の接着剤片を形成できる傾向にある。
　熱硬化性樹脂組成物に含まれるアクリル樹脂の量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して１０～２００質量部であることが好ましく、２０～１００質量部であることがより好ましい。
［無機フィラー］
　無機フィラーとして、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素及び結晶性シリカ、非晶性シリカが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
　無機フィラーの平均粒径は、高いダイシェア強度を達成する観点から、０．００５μｍ～１．０μｍが好ましく、０．０５～０．５μｍがより好ましい。無機フィラーの表面は、高いダイシェア強度を達成する観点から、化学修飾されていることが好ましい。表面を化学修飾する材料として適したものにシランカップリング剤が挙げられる。シランカップリング剤の官能基の種類として、例えば、ビニル基、アクリロイル基、エポキシ基、メルカプト基、アミノ基、ジアミノ基、アルコキシ基、エトキシ基が挙げられる。
　高いダイシェア強度を達成する観点から、熱硬化性樹脂組成物の樹脂成分１００質量部に対して、無機フィラーの含有量は２０～２００質量部であることが好ましく、３０～１００質量部であることがより好ましい。
［硬化促進剤］
　硬化促進剤として、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、及び第四級アンモニウム塩が挙げられる。高いダイシェア強度を達成する観点から、イミダゾール系の化合物が好ましい。イミダゾール類としては、２－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－シアノエチル－２－フェニルイミダゾール、１－シアノエチル－２－メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
　熱硬化性樹脂組成物における硬化促進剤の含有量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して０．０４～３質量部が好ましく、０．０４～０．２質量部がより好ましい。
＜第二実施形態＞
［半導体装置］
　図１０は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置２００は、基板１０と、基板１０上に配置されたコントローラーチップＴｃと、基板１０上であってコントローラーチップＴｃの周囲に配置された複数の支持片Ｓと、複数の支持片Ｓによって支持され且つコントローラーチップＴｃを覆うように配置された接着部材１５と、接着部材１５の表面上に積層された五つのチップＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５と、基板１０の表面上の電極１０ａ，１０ｂとチップを電気的に接続するワイヤＷａ，Ｗｂと、これらを封止している封止層５０とを備える。接着部材１５とチップＴ１の間に接着剤片Ａ１が配置されている。チップＴ１とチップＴ２の間に接着剤片Ａ２が配置されている。チップＴ２とチップＴ３の間に接着剤片Ａ３が配置されている。チップＴ３とチップＴ４の間に接着剤片Ａ４が配置されている。チップＴ４とチップＴ５の間に接着剤片Ａ５が配置されている。
　半導体装置２００によれば、反り応力が集中しやすい界面が接着部材１５と接着剤片Ａ１とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。また、半導体装置２００によれば、コントローラーチップＴｃを覆うようにチップＴ１が配置されるため、省スペース化を図ることができる。以下、半導体装置２００について、第一実施形態に係る半導体装置１００と相違する点について主に説明する。
　本実施形態においては、複数の支持片Ｓと、接着部材１５とによって基板１０上にドルメン構造が構成されている。なお、ドルメン（ｄｏｌｍｅｎ、支石墓）は、石墳墓の一種であり、複数の支柱石と、その上に載せられた板状の岩とを備える。半導体装置２００において、支持片Ｓが「支柱石」に相当し、接着部材１５が「板状の岩」に相当する。
　支持片Ｓは、コントローラーチップＴｃの周囲に空間を形成するスペーサーの役割を果たす。支持片Ｓは、例えば、その全体が熱硬化性樹脂組成物の硬化物からなる。支持片Ｓは、チップと、このチップの一方の面に設けられた接着剤片との積層体（ダミーチップ）であってもよく、接着部材１５と同様の多層構造を有するものであってもよい。支持片Ｓが互いに異なる材質からなる複数の層を有することで、各層に機能を分担させることができ、同じ材質の複数の層からなるものと比較して支持片の高機能化を図ることができる。
　図１１（ａ）に示すように、コントローラーチップＴｃの両側の離れた位置に、二つの支持片Ｓ（形状：長方形）を配置してもよいし、図１１（ｂ）に示すように、チップＴ１の角に対応する位置にそれぞれ一つの支持片Ｓ（形状：正方形、計４個）を配置してもよい。平面視における支持片Ｓの一辺の長さは、例えば、２０ｍｍ以下であり、１～２０ｍｍ又は１～１２ｍｍであってもよい。支持片Ｓの厚さ（高さ）は、例えば、１０～１８０μｍであり、２０～１２０μｍであってもよい。
　チップＴ１は、接着部材１５と離間している。支持片Ｓの厚さを適宜設定することで、チップＴ１の上面と基板１０とを接続するワイヤＷａのためのスペースを確保することができる。図１０に示すように、接着部材１５は、接着剤片Ａ１におけるコントローラーチップＴｃと対面する領域Ｒを覆うとともに、複数の支持片Ｓの上面にまで連続的に延在している。
［半導体装置の製造方法］
　半導体装置２００は以下の工程を経て製造される。
（Ａ２）基板１０の表面上にコントローラーチップＴｃ及びその周囲に複数の支持片Ｓを配置する工程（図１２参照）。なお、コントローラーチップＴｃを配置した後に複数の支持片Ｓを配置してもよいし、複数の支持片Ｓを配置した後にコントローラーチップＴｃを配置してもよい。
（Ｂ２）複数の支持片Ｓによって支持され且つコントローラーチップＴｃを覆うように接着部材１５を配置する工程（図１３参照）。
（Ｃ２）接着部材１５の表面上に接着剤片付きチップ３１を積層する工程（図１４参照）。
（Ｄ２）接着剤片付きチップ３１の表面上に複数の接着剤片付きチップ３２，３３，３４，３５を積層する工程（図１５参照）。図１５に示すように、チップＴ１に対して横方向（図１５における右方向）にずらした位置に接着剤片付きチップ３２を配置し、チップＴ２に対してこれと同じ横方向（図１５における右方向）にずらした位置に接着剤片付きチップ３３を配置する。その後、チップＴ３に対して反対の横方向（図１５における左方向）にずらした位置に接着剤片付きチップ３４を配置し、チップＴ４に対してこれと同じ横方向（図１５における左方向）にずらした位置に接着剤片付きチップ３５を配置する。これにより、チップに対してワイヤを接続するスペースを確保できるとともに、省スペース化を図ることができる。
（Ｅ２）接着部材１５及び複数の接着剤片Ａ１，Ａ２，Ａ３，Ａ４，Ａ５の硬化処理を一括して実施する工程。
（Ｆ２）基板１０の表面上のチップ及びワイヤ等を封止材に封止する工程（図１０参照）。
＜第三実施形態＞
　図１６は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置３００は、基板１０と、基板１０の表面上に積層された二つの接着剤片付きチップ３１，３２と、二つの接着剤片付きチップ３１，３２の間に配置された接着部材１５と、基板１０の表面上の電極１０ａとチップＴ１，Ｔ２を電気的に接続するワイヤＷａ，Ｗｂと、これらを封止している封止層５０とを備える。接着部材１５とチップＴ２の間に接着剤片Ａ２が配置されている。
　接着剤片付きチップ３１，３２の側部（周縁部の一部）は接着部材１５よりも側方に張り出している。平面視において、接着部材１５は接着剤片付きチップ３１，３２より面積が小さく、チップＴ１の上面の側部は接着部材１５に覆われていない。接着剤片Ａ２の下面の側部も接着部材１５に覆われていない。半導体装置３００によれば、反り応力が集中しやすい界面が接着部材１５と接着剤片Ａ２とによって構成されているために十分に高い接着強度が得られ、この界面において剥離が発生することを抑制することができる。
　以上、本開示の複数の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、第一及び第二実施形態において、接着部材１５に対して横方向（図８及び図１４における右方向）にずらした位置に、接着剤片付きチップ３１（接着剤片Ａ１とチップＴ１の積層体）を配置する場合を例示したが、接着部材１５の直上に接着剤片付きチップ３１を配置してもよい。接着部材１５の表面上にチップＴ１を配置することで、基板１０の表面からチップＴ１までの距離を確保しやすい。このため、基板１０の表面に配置される他の部材（例えば、図８に示すコントローラーチップＴｃ）にチップＴ１が接触することを十分に抑制できる。なお、三層構造の接着部材１５の代わりに、これと同程度の厚さを有する接着剤層（単層）からなる接着部材を使用した場合も上記距離を確保することができる。しかし、かかる接着部材は接着部材１５と比較して切削性及びハンドリング性が劣るため、半導体装置の生産性も低下する。
　本開示によれば、積層された複数のチップを備える半導体装置であって、その内部においてチップの反りに起因する剥離が生じることを十分に抑制できる半導体装置及びこれを効率的に製造する方法が提供される。
１…基材フィルム、２…粘着層、３…カバーフィルム、１０…基板、１０ａ，１０ｂ…電極、１５…接着部材、１５ａ，１５ｐ，１５Ｐ…表面層、１５ｂ，１５Ｂ…中間層、１５Ｆ…接着フィルム、２０…接着部材形成用積層フィルム、３１，３２，３３，３４，３５…接着剤片付きチップ、４２…突き上げ治具、４４…吸引コレット、５０…封止層、１００，２００，３００…半導体装置、Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａｃ…接着剤片、ＤＲ…ダイシングリング、Ｈ…オーバーハング部、Ｒ…領域、Ｓ…支持片、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５…チップ、Ｔｃ…コントローラーチップ、Ｗａ，Ｗｂ…ワイヤ

Claims (11)

  1. 　基板と、
    　前記基板の表面上に配置された接着部材と、
    　前記接着部材に第一の接着剤片を介して積層された第一のチップと、
    　前記第一のチップに第二の接着剤片を介して積層された第二のチップと、
    を備え、
    　前記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有する、半導体装置。
  2. 　基板と、
    　前記基板の表面上に配置されたチップと、
    　前記基板の表面上であって前記チップの周囲に配置された複数の支持片と、
    　前記複数の支持片によって支持され且つ前記チップを覆うように配置された接着部材と、
    　前記接着部材に第一の接着剤片を介して積層された第一のチップと、
    を備え、
    　前記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有する、半導体装置。
  3. 　前記第一のチップに第二の接着剤片を介して積層された第二のチップを更に備える、請求項２に記載の半導体装置。
  4. 　前記第二のチップの少なくとも一部の周縁部が前記第一のチップよりも側方に張り出している、請求項１又は３に記載の半導体装置。
  5. 　前記第一のチップの少なくとも一部の周縁部が前記接着部材よりも側方に張り出している、請求項１～４のいずれか一項に記載の半導体装置。
  6. 　基板と、
    　前記基板の表面上に配置された第一の接着剤片付きチップと、
    　前記第一の接着剤片付きチップの接着剤片の表面上に配置された接着部材と、
    　前記接着部材の表面上に配置された第二の接着剤片付きチップと、
    を備え、
    　前記接着部材が、熱硬化性樹脂組成物の硬化物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有する、半導体装置。
  7. 　前記第二の接着剤片付きチップの少なくとも一部の周縁部が前記接着部材よりも側方に張り出している、請求項６に記載の半導体装置。
  8. 　前記中間層がポリイミド層である、請求項１～７のいずれか一項に記載の半導体装置。
  9. 　前記中間層が金属層である、請求項１～７のいずれか一項に記載の半導体装置。
  10. 　三次元ＮＡＮＤ型メモリである、請求項１～９のいずれか一項に記載の半導体装置。
  11. 　基板上において、接着部材の表面上に第一の接着剤片を介して第一のチップを積層する工程と、
    　前記第一のチップの表面上に第二の接着剤片を介して第二のチップを積層する工程と、
    を含み、
    　前記第一及び第二の接着剤片は、熱硬化性樹脂組成物からなり、
    　前記接着部材は、熱硬化性樹脂組成物からなる一対の表面層と、前記一対の表面層の間に配置された中間層とを含む多層構造を有し、
    　前記接着部材、前記第一の接着剤片及び前記第二の接着剤片の硬化処理を一括して実施する、半導体装置の製造方法。
PCT/JP2021/024974 2020-07-03 2021-07-01 半導体装置及びその製造方法 WO2022004849A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022534115A JPWO2022004849A1 (ja) 2020-07-03 2021-07-01
US18/003,345 US20230253366A1 (en) 2020-07-03 2021-07-01 Semiconductor device and method for producing same
KR1020237000433A KR20230034291A (ko) 2020-07-03 2021-07-01 반도체 장치 및 그 제조 방법
CN202180045780.XA CN115769694A (zh) 2020-07-03 2021-07-01 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-115568 2020-07-03
JP2020115568 2020-07-03

Publications (1)

Publication Number Publication Date
WO2022004849A1 true WO2022004849A1 (ja) 2022-01-06

Family

ID=79315335

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/024974 WO2022004849A1 (ja) 2020-07-03 2021-07-01 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US20230253366A1 (ja)
JP (1) JPWO2022004849A1 (ja)
KR (1) KR20230034291A (ja)
CN (1) CN115769694A (ja)
TW (1) TW202213552A (ja)
WO (1) WO2022004849A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010024427A (ja) * 2008-06-17 2010-02-04 Hitachi Chem Co Ltd 接着剤組成物、フィルム状接着剤、接着シート、接着剤層付半導体ウェハ、半導体装置及び半導体装置の製造方法
JP2014053538A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 積層型半導体装置とその製造方法
WO2020100308A1 (ja) * 2018-11-16 2020-05-22 日立化成株式会社 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
WO2020218523A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101165131B1 (ko) 2004-04-20 2012-07-12 히다치 가세고교 가부시끼가이샤 접착시트, 반도체장치, 및 반도체장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010024427A (ja) * 2008-06-17 2010-02-04 Hitachi Chem Co Ltd 接着剤組成物、フィルム状接着剤、接着シート、接着剤層付半導体ウェハ、半導体装置及び半導体装置の製造方法
JP2014053538A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 積層型半導体装置とその製造方法
WO2020100308A1 (ja) * 2018-11-16 2020-05-22 日立化成株式会社 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
WO2020218523A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Also Published As

Publication number Publication date
KR20230034291A (ko) 2023-03-09
US20230253366A1 (en) 2023-08-10
JPWO2022004849A1 (ja) 2022-01-06
TW202213552A (zh) 2022-04-01
CN115769694A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
WO2022004849A1 (ja) 半導体装置及びその製造方法
WO2020218523A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
WO2020218526A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP7452545B2 (ja) 支持片の製造方法、半導体装置の製造方法、及び支持片形成用積層フィルム
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2023079693A1 (ja) 補強された半導体チップの製造方法、フィルム付き半導体チップ、半導体チップの補強方法、補強用フィルム、及び半導体装置
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
TWI830901B (zh) 半導體裝置的製造方法
JP7294410B2 (ja) ドルメン構造を有する半導体装置及びその製造方法
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
KR20210107709A (ko) 반도체 장치의 제조 방법, 필름상 접착제 및 다이싱·다이본딩 일체형 필름

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21834591

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022534115

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21834591

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 11202261607X

Country of ref document: SG