JP7247733B2 - ドルメン構造を有する半導体装置の製造方法 - Google Patents

ドルメン構造を有する半導体装置の製造方法 Download PDF

Info

Publication number
JP7247733B2
JP7247733B2 JP2019084154A JP2019084154A JP7247733B2 JP 7247733 B2 JP7247733 B2 JP 7247733B2 JP 2019084154 A JP2019084154 A JP 2019084154A JP 2019084154 A JP2019084154 A JP 2019084154A JP 7247733 B2 JP7247733 B2 JP 7247733B2
Authority
JP
Japan
Prior art keywords
chip
support piece
piece
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019084154A
Other languages
English (en)
Other versions
JP2020181894A (ja
Inventor
圭 板垣
義信 尾崎
紘平 谷口
慎太郎 橋本
達也 矢羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2019084154A priority Critical patent/JP7247733B2/ja
Publication of JP2020181894A publication Critical patent/JP2020181894A/ja
Application granted granted Critical
Publication of JP7247733B2 publication Critical patent/JP7247733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本開示は、基板と、基板上に配置された第一のチップと、基板上であって第一のチップの周囲に配置された複数の支持片と、複数の支持片によって支持され且つ第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法に関する。なお、ドルメン（ｄｏｌｍｅｎ、支石墓）は、石墳墓の一種であり、複数の支柱石と、その上に載せられた板状の岩とを備える。ドルメン構造を有する半導体装置において、支持片が「支柱石」に相当し、第二のチップが「板状の岩」に相当する。
近年、半導体装置の分野において、高集積、小型化及び高速化が求められている。半導体装置の一態様として、基板上に配置されたコントローラーチップの上に半導体チップを積層させる構造が注目を集めている。例えば、特許文献１は、コントローラダイと、コントローラダイの上に支持部材によって支持されたメモリダイとを含む半導体ダイアセンブリを開示している。特許文献１の図１Ａに図示された半導体アセンブリ１００はドルメン構造を有するということができる。すなわち、半導体アセンブリ１００は、パッケージ基板１０２と、その表面上に配置されたコントローラダイ１０３と、コントローラダイ１０３の上方に配置されたメモリダイ１０６ａ，１０６ｂと、メモリダイ１０６ａを支持する支持部材１３０ａ，１３０ｂとを備える。
特表２０１７－５１５３０６号公報
特許文献１は、支持部材（支持片）として、シリコンなどの半導体材料を使用できること、より具体的には半導体ウェハをダイシングして得られる半導体材料の断片を使用できることを開示している（特許文献１の［００１２］、［００１４］及び図２参照）。半導体ウェハを使用してドルメン構造用の支持片を製造するには、通常の半導体チップの製造と同様、例えば、以下の各工程が必要である。
（１）半導体ウェハにバックグラインドテープを貼り付ける工程
（２）半導体ウェハをバックグラインドする工程
（３）ダイシングリングとその中に配置されたバックグラインド後の半導体ウェハに対し、粘着層と接着剤層とを有するフィルム（ダイシング・ダイボンディング一体型フィルム）を貼り付ける工程
（４）半導体ウェハからバックグラインドテープを剥がす工程
（５）半導体ウェハを個片化する工程
（６）半導体チップと接着剤片の積層体からなる支持片を粘着層からピックアップする工程
本開示は、ドルメン構造を有する半導体装置の製造に使用される支持片を作製する工程を簡略化できるとともに基板への支持片の配置を効率的に実施できる半導体装置の製造方法を提供する。
本開示の一側面はドルメン構造を有する半導体装置の製造方法に関する。この製造方法は以下の工程を含む。
（Ａ）基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程
（Ｂ）支持片形成用フィルムを個片化することによって、粘着層の表面上に複数の支持片を形成する工程
（Ｃ）粘着層から支持片を第一の吸着コレットでピックアップする工程
（Ｄ）第一の吸着コレットで支持片を中間ステージに搬送する工程
（Ｅ）中間ステージ上の支持片を第二の吸着コレットでピックアップする工程
（Ｆ）第一のチップが配置された基板上であって第一のチップの周囲に、第二の吸着コレットで搬送された支持片を圧着する工程
（Ｇ）第二のチップと、第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程
（Ｈ）複数の支持片の表面上に接着剤片付きチップを配置することによってドルメン構造を構築する工程
（Ｃ）～（Ｆ）の一連の工程を複数回実施することによって第一のチップの周囲に複数の支持片が配置される。上記支持片形成用フィルムは以下のフィルムのいずれか一つである。
・熱硬化性樹脂層からなるフィルム
・熱硬化性樹脂層と、当該熱硬化性樹脂層よりも高い剛性を有する樹脂層とを有する多層フィルム
・熱硬化性樹脂層と、当該熱硬化性樹脂層よりも高い剛性を有する金属層とを有する多層フィルム
なお、上記熱硬化性樹脂層の熱硬化後の剛性は樹脂層又は金属層の剛性よりも低くても高くてもよい。剛性は、物体が曲げ又はねじれに対して破壊に耐える能力を意味する。
本開示に係る上記製造方法においては、支持片形成用フィルムを個片化して得られる支持片を使用する。これにより、支持片として、半導体ウェハをダイシングして得られる半導体材料の断片を使用する従来の製造方法と比較すると、支持片を作製する工程を簡略化できる。すなわち、従来、上述の（１）～（６）の工程を必要としていたのに対し、支持片形成用フィルムは半導体ウェハを含まないため、半導体ウェハのバックグラインドに関する（１）、（２）及び（４）の工程を省略できる。また、樹脂材料と比較して高価な半導体ウェハを使用しないため、コストも削減できる。なお、熱硬化性樹脂層は他の部材（例えば、基板）に対して接着性を有するため、支持片に接着剤層等を別途設けなくてもよい。
本開示に係る上記製造方法においては、第一の吸着コレットが粘着層から支持片をピックアップした後、当該支持片を中間ステージまで搬送する。そして、第二の吸着コレットがステージ上の支持片をピックアップした後、基板上の所定の位置まで当該支持片を搬送して圧着する。第一の吸着コレットと第二の吸着コレットとを併用することで、以下のとおり、基板への支持片の配置を効率的に実施できる。すなわち、本発明者らの検討によると、（Ｆ）工程において、例えば、１００℃以上に加熱された基板に対して吸着コレットで圧着すると、基板の熱が吸着コレットに伝わって吸着コレットの温度が上昇する。二つの吸着コレットを併用せずに、温度が上昇した吸着コレットを粘着層からの支持片のピックアップにも使用した場合、吸着コレットの熱が支持片に伝わって支持片と粘着層が比較的強固に貼り付いてピックアップ性が低下し得る。また、支持片に含まれる樹脂成分の一部が流動して隣接する複数の支持片を同時にピックアップするエラーが生じ得る。これに対し、第一の吸着コレットと第二の吸着コレットとを併用することで、これらの不具合を十分に抑制できる。また、二つの吸着コレットを併用することで、それぞれの吸着コレットの移動距離を短くすることができるとともに、（Ｃ）工程と（Ｆ）工程を同時進行させることもできるため、単位時間あたりの半導体装置の生産量を増大できる。
第一の吸着コレットと第二の吸着コレットとを併用することで、（Ｃ）工程における支持片の視認性が向上する。（Ｃ）工程において、カメラにより支持片の位置を認識して第一の吸着コレットで当該支持片をピックアップしてもよい。第一の吸着コレットが温度上昇しないことで、支持片に含まれる樹脂成分の一部が流動することを抑制でき、支持片の輪郭が明瞭な状態を十分に維持できる。他方、基板上の所定の位置に支持片を高い精度で配置する観点から、（Ｅ）工程においては、中間ステージ上の支持片の位置及び向きをカメラで認識して第二の吸着コレットで当該支持片をピックアップすることが好ましい。中間ステージ上における支持片の視認性の観点から、中間ステージの表面の色は支持片の表面の色と異なることが好ましい。
本開示によれば、ドルメン構造を有する半導体装置の製造に使用される支持片を作製する工程を簡略化できるとともに基板への支持片の配置を効率的に実施できる半導体装置の製造方法が提供される。
図１は本開示に係る半導体装置の第一実施形態を模式的に示す断面図である。 図２（ａ）及び図２（ｂ）は第一のチップと複数の支持片との位置関係の例を模式的に示す平面図である。 図３（ａ）は支持片形成用積層フィルムの一実施形態を模式的に示す平面図であり、図３（ｂ）は図３（ａ）のｂ－ｂ線における断面図である。 図４は粘着層と支持片形成用フィルムとを貼り合わせる工程を模式的に示す断面図である。 図５（ａ）～図５（ｃ）支持片の作製過程を模式的に示す断面図である。 図６（ａ）は粘着層から支持片を第一の吸着コレットでピックアップした様子を模式的に示す断面図であり、図６（ｂ）は中間ステージ上の支持片を第二の吸着コレットでピックアップする様子を模式的に示す断面図であり、図６（ｃ）は基板上の所定の位置に支持片を第二の吸着コレットで圧着する様子を模式的に示す断面図である。 図７は接着剤片付きチップの一例を模式的に示す断面図である。 図８は基板上に形成されたドルメン構造を模式的に示す断面図である。 図９は本開示に係る半導体装置の第二実施形態を模式的に示す断面図である。 図１０（ａ）及び図１０（ｂ）は支持片形成用積層フィルムの他の実施形態をそれぞれ模式的に示す断面図である。
以下、図面を参照しつつ、本開示の実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、本明細書において、「（メタ）アクリル酸」とは、アクリル酸又はメタクリル酸を意味し、「（メタ）アクリレート」とは、アクリレート又はそれに対応するメタクリレートを意味する。「Ａ又はＢ」とは、ＡとＢのどちらか一方を含んでいればよく、両方とも含んでいてもよい。
本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。また、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
本明細書において組成物中の各成分の含有量は、組成物中に各成分に該当する物質が複数存在する場合、特に断らない限り、組成物中に存在する当該複数の物質の合計量を意味する。また、例示材料は特に断らない限り単独で用いてもよいし、二種以上を組み合わせて用いてもよい。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
＜第一実施形態＞
（半導体装置）
図１は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置１００は、基板１０と、基板１０の表面上に配置されたチップＴ１（第一のチップ）と、基板１０の表面上であってチップＴ１の周囲に配置された複数の支持片Ｄｃと、チップＴ１の上方に配置されたチップＴ２（第二のチップ）と、チップＴ２と複数の支持片Ｄｃとによって挟まれている接着剤片Ｔｃと、チップＴ２上に積層されたチップＴ３，Ｔ４と、基板１０の表面上の電極（不図示）とチップＴ１～Ｔ４とをそれぞれ電気的に接続する複数のワイヤｗと、チップＴ１とチップＴ２との隙間等に充填された封止材５０とを備える。
本実施形態においては、複数の支持片Ｄｃと、チップＴ２と、支持片ＤｃとチップＴ２との間に位置する接着剤片Ｔｃとによって基板１０上にドルメン構造が構成されている。チップＴ１は、接着剤片Ｔｃと離間している。支持片Ｄｃの厚さを適宜設定することで、チップＴ１の上面と基板１０とを接続するワイヤｗのためのスペースを確保することができる。
基板１０は、有機基板であってもよく、リードフレーム等の金属基板であってもよい。基板１０は、半導体装置１００の反りを抑制する観点から、基板１０の厚さは、例えば、９０～３００μｍであり、９０～２１０μｍであってもよい。
チップＴ１は、例えば、コントローラーチップであり、接着剤片Ｔｃによって基板１０に接着され且つワイヤｗによって基板１０と電気的に接続されている。平面視におけるチップＴ１の形状は、例えば矩形（正方形又は長方形）である。チップＴ１の一辺の長さは、例えば、５ｍｍ以下であり、２～５ｍｍ又は１～５ｍｍであってもよい。チップＴ１の厚さは、例えば、１０～１５０μｍであり、２０～１００μｍであってもよい。
チップＴ２は、例えば、メモリチップであり、接着剤片Ｔｃを介して支持片Ｄｃの上に接着されている。平面視でチップＴ２は、チップＴ１よりも大きいサイズを有する。平面視におけるチップＴ２の形状は、例えば矩形（正方形又は長方形）である。チップＴ２の一辺の長さは、例えば、２０ｍｍ以下であり、４～２０ｍｍ又は４～１２ｍｍであってもよい。チップＴ２の厚さは、例えば、１０～１７０μｍであり、２０～１２０μｍであってもよい。なお、チップＴ３，Ｔ４も、例えば、メモリチップであり、接着剤片Ｔｃを介してチップＴ２の上に接着されている。チップＴ３，Ｔ４の一辺の長さは、チップＴ２と同様であればよく、チップＴ３，Ｔ４の厚さもチップＴ２と同様であればよい。
支持片Ｄｃは、チップＴ１の周囲に空間を形成するスペーサーの役割を果たす。支持片Ｄｃは、熱硬化性樹脂組成物の硬化物からなる。なお、図２（ａ）に示すように、チップＴ１の両側の離れた位置に、二つの支持片Ｄｃ（形状：長方形）を配置してもよいし、図２（ｂ）に示すように、チップＴ１の角に対応する位置にそれぞれ一つの支持片Ｄｃ（形状：正方形、計４個）を配置してもよい。平面視における支持片Ｄｃの一辺の長さは、例えば、２０ｍｍ以下であり、１～２０ｍｍ又は１～１２ｍｍであってもよい。支持片Ｄｃの厚さ（高さ）は、例えば、１０～１８０μｍであり、２０～１２０μｍであってもよい。
（支持片の作製方法）
本実施形態に係る支持片の製造方法は以下の工程を含む。
（Ａ）基材フィルム１と、粘着層２と、支持片形成用フィルムＤとをこの順序で備える支持片形成用積層フィルム２０（以下、場合により「積層フィルム２０」という。）を準備する工程（図３（ａ）及び図３（ｂ）参照）
（Ｂ）支持片形成用フィルムＤを個片化することによって、粘着層２の表面上に複数の支持片Ｄａを形成する工程（図５（ｃ）参照）
なお、図１に示す支持片Ｄｃは熱硬化性樹組成物が硬化した後のものである。一方、支持片Ｄａは熱硬化性樹組成物が完全に硬化する前の状態のものである。
［（Ａ）工程］
積層フィルム２０は、基材フィルム１と、粘着層２と、支持片形成用フィルムＤとを備える。基材フィルム１は、例えば、ポリエチレンテレフタレートフィルム（ＰＥＴフィルム）、ポリオレフィンフィルムである。粘着層２は、パンチング等によって円形に形成されている（図３（ａ）参照）。粘着層２は、紫外線硬化型の粘着剤からなる。すなわち、粘着層２は紫外線が照射されることによって粘着性が低下する性質を有する。支持片形成用フィルムＤは、パンチング等によって円形に形成されており、粘着層２よりも小さい直径を有する（図３（ａ）参照）。支持片形成用フィルムＤは、熱硬化性樹脂組成物からなる。
支持片形成用フィルムＤを構成する熱硬化性樹脂組成物は、半硬化（Ｂステージ）状態を経て、その後の硬化処理によって完全硬化物（Ｃステージ）状態となり得るものである。熱硬化性樹脂組成物は、エポキシ樹脂と、硬化剤と、エラストマ（例えば、アクリル樹脂）とを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。支持片形成用フィルムＤを構成する熱硬化性樹脂組成物の詳細については後述する。
積層フィルム２０は、例えば、基材フィルム１とその表面上に粘着層２とを有する第１の積層フィルムと、カバーフィルム３とその表面上に支持片形成用フィルムＤとを有する第２の積層フィルムとを貼り合わせることによって作製することができる（図４参照）。第１の積層フィルムは、基材フィルム１の表面上に粘着層を塗工によって形成する工程と、粘着層をパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。第２の積層フィルムは、カバーフィルム３（例えば、ＰＥＴフィルム又はポリエチレンフィルム）の表面上に支持片形成用フィルムを塗工によって形成する工程と、支持片形成用フィルムをパンチング等によって所定の形状（例えば、円形）に加工する工程を経て得られる。積層フィルム２０を使用するに際し、カバーフィルム３は適当なタイミングで剥がされる。
［（Ｂ）工程］
図５（ａ）に示されたように、積層フィルム２０にダイシングリングＤＲを貼り付ける。すなわち、積層フィルム２０の粘着層２にダイシングリングＤＲを貼り付け、ダイシングリングＤＲの内側に支持片形成用フィルムＤが配置された状態にする。支持片形成用フィルムＤをダイシングによって個片化する（図５（ｂ）参照）。これにより、支持片形成用フィルムＤから多数の支持片Ｄａが得られる。その後、粘着層２に対して紫外線を照射することにより、粘着層２と支持片Ｄａとの間の粘着力を低下させる。紫外線照射後、図５（ｃ）に示されるように、基材フィルム１をエキスパンドすることで、支持片Ｄａを互いに離間させる。
（半導体装置の製造方法）
半導体装置１００の製造方法について説明する。本実施形態に係る製造方法は、上記（Ａ）工程及び（Ｂ）工程を経て粘着層２の表面上に複数の支持片Ｄａを形成する工程と、以下の工程とを含む。
（Ｃ）粘着層２から支持片Ｄａを第一の吸着コレットＣ１でピックアップする工程（図６（ａ）参照）
（Ｄ）第一の吸着コレットＣ１で支持片Ｄａを中間ステージＳに搬送する工程
（Ｅ）中間ステージＳ上の支持片Ｄａを第二の吸着コレットＣ２でピックアップする工程（図６（ｂ）参照）
（Ｆ）第一のチップＴ１が配置された基板１０上であって第一のチップＴ１の周囲に、第二の吸着コレットＣ２で搬送された支持片Ｄａを圧着する工程（図６（ｃ）参照）
（Ｇ）第二のチップＴ２と、第二のチップＴ２の一方の面上に設けられた接着剤片Ｔａとを備える接着剤片付きチップＴ２ａを準備する工程（図７参照）
（Ｈ）複数の支持片Ｄｃの表面上に接着剤片付きチップＴ２ａを配置することによってドルメン構造を構築する工程（図８参照）
（Ｉ）チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程（図１参照）
（Ｃ）～（Ｆ）の一連の工程を複数回実施することによって第一のチップＴ１の周囲に複数の支持片Ｄａが配置される。
［（Ｃ）工程］
（Ｃ）工程は、粘着層２から支持片Ｄａをピックアップする工程である。まず、粘着層２に対して紫外線を照射することにより、粘着層２と支持片Ｄａとの間の粘着力を低下させる。その後、図６（ａ）に示されるように、支持片Ｄａを突き上げ治具Ｐで突き上げることによって粘着層２から支持片Ｄａを剥離させるとともに、第一の吸着コレットＣ１で吸引して支持片Ｄａをピックアップする。第一の吸着コレットＣ１で支持片Ｄａをピックアップする際には、カメラ（不図示）によって対象の支持片Ｄａの位置を認識し、支持片Ｄａの表面の中央部を第一の吸着コレットＣ１で吸引する。なお、ダイシング前の支持片形成用フィルムＤ又はピックアップ前の支持片Ｄａを加熱することによって、熱硬化性樹脂の硬化反応を進行させておいてもよい。ピックアップする際に支持片Ｄａが適度に硬化していることで優れたピックアップ性を達成し得る。
［（Ｄ）工程］
（Ｄ）工程は、第一の吸着コレットＣ１で支持片Ｄａを中間ステージＳに搬送する工程である。第一の吸着コレットＣ１によって支持片Ｄａを吸引した状態で第一の吸着コレットＣ１を中間ステージＳにまで搬送した後、吸引を解除することで中間ステージＳに支持片Ｄａが置かれる。
［（Ｅ）工程］
（Ｅ）工程は、図６（ｂ）に示されたように、中間ステージＳ上の支持片Ｄａを第二の吸着コレットＣ２でピックアップする工程である。（Ｅ）工程においては、中間ステージＳ上の支持片Ｄａの位置及び向きを認識して第二の吸着コレットＣ２で支持片Ｄａをピックアップする。支持片Ｄａの位置及び向きが把握された状態で第二の吸着コレットＣ２によって支持片Ｄａを基板１０上の圧着すべき位置まで搬送することで、（Ｆ）工程において高い精度で支持片Ｄａの位置決めをすることができる。
［（Ｆ）工程］
（Ｆ）工程は、第一のチップＴ１が配置された基板１０上であって第一のチップＴ１の周囲に、第二の吸着コレットＣ２で搬送された支持片Ｄａを圧着する工程である。第二の吸着コレットＣ２によって基板１０の方向に支持片Ｄａを対して押圧力が加えられる。この工程を経て、図６（ｃ）に示す構造体３０が作製される。構造体３０は、基板１０と、その表面上に配置されたチップＴ１と、複数の支持片Ｄａとを備える。支持片Ｄａの配置は圧着処理によって行えばよい。基板１０の表面温度は、例えば、６０～１８０℃とすればよい。その他の圧着処理は、例えば、押圧力を０．０１～０．５０ＭＰａ、処理時間を０．５～３．０秒間とすればよい。なお、支持片Ｄａは（Ｆ）工程の時点で完全に硬化して支持片Ｄｃとなっていてもよく、この時点では完全硬化していなくてもよい。支持片Ｄａは（Ｈ）工程の開始前の時点で完全硬化して支持片Ｄｃとなっていることが好ましい。
［（Ｇ）工程］
（Ｇ）工程は、図７に示す接着剤片付きチップＴ２ａを準備する工程である。接着剤片付きチップＴ２ａは、チップＴ２と、その一方の表面に設けられた接着剤片Ｔａとを備える。接着剤片付きチップＴ２ａは、例えば、半導体ウェハ及びダイシング・ダイボンディング一体型フィルムを使用し、ダイシング工程及びピックアップ工程を経て得ることができる。
［（Ｈ）工程］
（Ｈ）工程は、複数の支持片Ｄｃの上面に接着剤片Ｔａが接するように、チップＴ１の上方に接着剤片付きチップＴ２ａを配置する工程である。具体的には、支持片Ｄｃの上面に接着剤片Ｔａを介してチップＴ２を圧着する。この圧着処理は、例えば、８０～１８０℃、０．０１～０．５０ＭＰａの条件で、０．５～３．０秒間にわたって実施することが好ましい。次に、加熱によって接着剤片Ｔａを硬化させる。この硬化処理は、例えば、６０～１７５℃、０．０１～１．０ＭＰａの条件で、５分間以上にわたって実施することが好ましい。これにより、接着剤片Ｔａが硬化して接着剤片Ｔｃとなる。この工程を経て、基板１０上にドルメン構造が構築される（図８参照）。
（Ｈ）工程後であって（Ｉ）工程前に、チップＴ２の上に接着剤片を介してチップＴ３を配置し、更に、チップＴ３の上に接着剤片を介してチップＴ４を配置する。接着剤片は上述の接着剤片Ｔａと同様の熱硬化性樹脂組成物であればよく、加熱硬化によって接着剤片Ｔｃとなる（図１参照）。他方、チップＴ２，Ｔ３，Ｔ４と基板１０とをワイヤｗで電気的にそれぞれ接続する。なお、チップＴ１の上方に積層するチップの数は本実施形態の三つに限定されず、適宜設定すればよい。
［（Ｉ）工程］
（Ｉ）工程は、チップＴ１とチップＴ２との隙間等を封止材５０で封止する工程である。この工程を経て図１に示す半導体装置１００が完成する。
（支持片形成用フィルムを構成する熱硬化性樹脂組成物）
支持片形成用フィルムＤを構成する熱硬化性樹脂組成物は、上述のとおり、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。本発明者らの検討によると、支持片Ｄａ及び硬化後の支持片Ｄｃは以下の特性を有することが好ましい。
・特性１：基板１０の所定の位置に支持片Ｄａを熱圧着したとき位置ずれが生じにくいこと（１２０℃における支持片Ｄａの溶融粘度が、例えば、４３００～５００００Ｐａ・ｓ又は５０００～４００００Ｐａ・ｓであること）
・特性２：半導体装置１００内において支持片Ｄｃが応力緩和性を発揮すること（熱硬化性樹脂組成物がエラストマ（ゴム成分）を含むこと）
・特性３：接着剤片付きチップの接着剤片Ｔｃとの接着強度が十分に高いこと（接着剤片Ｔｃに対する支持片Ｄｃのダイシェア強度が、例えば、２．０～７．０Ｍｐａ又は３.０～６．０Ｍｐａであること）
・特性４：硬化に伴う収縮率が十分に小さいこと
・特性５：ピックアップ工程においてカメラによる支持片Ｄａの視認性が良いこと（熱硬化性樹脂組成物が、例えば、着色料を含んでいること）
・特性６：支持片Ｄｃが十分な機械的強度を有すること
［エポキシ樹脂］
エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂または脂環式エポキシ樹脂など、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
［硬化剤］
硬化剤として、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン及び酸無水物が挙げられる。これらのうち、高いダイシェア強度を達成する観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品として、例えば、ＤＩＣ（株）製のＬＦ－４８７１（商品名、ＢＰＡノボラック型フェノール樹脂）、エア・ウォーター（株）製のＨＥ－１００Ｃ－３０（商品名、フェニルアラキル型フェノール樹脂）、ＤＩＣ（株）製のフェノライトＫＡ及びＴＤシリーズ、三井化学株式会社製のミレックスＸＬＣ－シリーズとＸＬシリーズ（例えば、ミレックスＸＬＣ－ＬＬ）、エア・ウォーター（株）製のＨＥシリーズ（例えば、ＨＥ１００Ｃ－３０）、明和化成株式会社製のＭＥＨＣ－７８００シリーズ（例えばＭＥＨＣ－７８００－４Ｓ）、ＪＥＦケミカル株式社製のＪＤＰＰシリーズが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
エポキシ樹脂とフェノール樹脂の配合量は、高いダイシェア強度を達成する観点から、それぞれエポキシ当量と水酸基当量の当量比が０．６～１．５であることが好ましく、０．７～１．４であることがより好ましく、０．８～１．３であることが更に好ましい。配合比が上記範囲内であることで、硬化性及び流動性の両方を十分に高水準に達成しやすい。
［エラストマ］
エラストマとして、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン及びカルボキシ変性アクリロニトリルが挙げられる。
高いダイシェア強度を達成する観点から、エラストマとしてアクリル系樹脂が好ましく、更に、グリシジルアクリレート又はグリシジルメタクリレート等のエポキシ基又はグリシジル基を架橋性官能基として有する官能性モノマーを重合して得たエポキシ基含有（メタ）アクリル共重合体等のアクリル系樹脂がより好ましい。アクリル系樹脂のなかでもエポキシ基含有（メタ）アクリル酸エステル共重合体及びエポキシ基含有アクリルゴムが好ましく、エポキシ基含有アクリルゴムがより好ましい。エポキシ基含有アクリルゴムは、アクリル酸エステルを主成分とし、主として、ブチルアクリレートとアクリロニトリル等の共重合体、エチルアクリレートとアクリロニトリル等の共重合体などからなる、エポキシ基を有するゴムである。なお、アクリル系樹脂は、エポキシ基だけでなく、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有していてもよい。
アクリル樹脂の市販品としては、ナガセケムテック（株）製のＳＧ－７０Ｌ、ＳＧ－７０８－６、ＷＳ－０２３ ＥＫ３０、ＳＧ－２８０ ＥＫ２３、ＳＧ－Ｐ３溶剤変更品（商品名、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃、溶剤はシクロヘキサノン）等が挙げられる。
アクリル樹脂のガラス転移温度（Ｔｇ）は、高いダイシェア強度を達成する観点から、－５０～５０℃であることが好ましく、－３０～３０℃であることがより好ましい。アクリル樹脂の重量平均分子量（Ｍｗ）は、高いダイシェア強度を達成する観点から、１０万～３００万であることが好ましく、５０万～２００万であることがより好ましい。ここで、Ｍｗは、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。なお、分子量分布の狭いアクリル樹脂を用いることにより、高弾性の接着剤片を形成できる傾向にある。
熱硬化性樹脂組成物に含まれるアクリル樹脂の量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して１０～２００質量部であることが好ましく、２０～１００質量部であることがより好ましい。
［無機フィラー］
無機フィラーとして、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素及び結晶性シリカ、非晶性シリカが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
無機フィラーの平均粒径は、高いダイシェア強度を達成する観点から、０．００５μｍ～１．０μｍが好ましく、０．０５～０．５μｍがより好ましい。無機フィラーの表面は、高いダイシェア強度を達成する観点から、化学修飾されていることが好ましい。（追記しました）表面を化学修飾する材料として適したものにシランカップリング剤が挙げられる。シランカップリング剤の官能基の種類として、例えば、ビニル基、アクリロイル基、エポキシ基、メルカプト基、アミノ基、ジアミノ基、アルコキシ基、エトキシ基が挙げられる。
高いダイシェア強度を達成する観点から、熱硬化性樹脂組成物の樹脂成分１００質量部に対して、無機フィラーの含有量は２０～２００質量部であることが好ましく、３０～１００質量部であることがより好ましい。
［硬化促進剤］
硬化促進剤として、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、及び第四級アンモニウム塩が挙げられる。高いダイシェア強度を達成する観点から、イミダゾール系の化合物が好ましい。イミダゾール類としては、２－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－シアノエチル－２－フェニルイミダゾール、１－シアノエチルー２－メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
熱硬化性樹脂組成物における硬化促進剤の含有量は、高いダイシェア強度を達成する観点から、エポキシ樹脂及びエポキシ樹脂硬化剤の合計１００質量部に対して０．０４～３質量部が好ましく、０．０４～０．２質量部がより好ましい。
＜第二実施形態＞
図９は第二実施形態に係る半導体装置を模式的に示す断面図である。第一実施形態に係る半導体装置１００はチップＴ１が接着剤片Ｔｃと離間している態様であったのに対し、本実施形態に係る半導体装置２００はチップＴ１が接着剤片Ｔｃと接している。つまり、接着剤片Ｔｃは、チップＴ１の上面及び支持片Ｄｃの上面に接している。例えば、支持片形成用フィルムＤの厚さを適宜設定することで、チップＴ１の上面の位置と支持片Ｄｃの上面の位置を一致させることができる。
半導体装置２００においては、チップＴ１が基板１０に対し、ワイヤボンディングではなく、フリップチップ接続されている。なお、チップＴ２とともに接着剤片付きチップＴ２ａを構成する接着剤片Ｔａに埋め込まれる構成とすれば、基板１０にチップＴ１がワイヤボンディングされた態様であっても、チップＴ１が接着剤片Ｔｃと接した状態とすることができる。
以上、本開示の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、紫外線硬化型の粘着層２を有する積層フィルム２０を例示したが、粘着層２は感圧型であってもよい。なお、感圧型の接着層は、光反応性を有する炭素－炭素二重結合を有する樹脂を含有しても、含有しなくてもよい。例えば、粘着層は、その所定の領域に紫外線を照射することによって当該領域の粘着性を低下させたものであってもよく、例えば、光反応性を有する炭素－炭素二重結合を有する樹脂が残存していてもよい。
上記実施形態においては、図３（ｂ）に示すように、熱硬化性樹脂層からなる支持片形成用フィルムＤを備える支持片形成用積層フィルム２０を例示したが、支持片形成用積層フィルムは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムを備えたものであってもよい。図１０（ａ）に示す支持片形成用積層フィルム２０Ａは、熱硬化性樹脂層５と、熱硬化性樹脂層よりも高い剛性を有する樹脂層６とを有する二層フィルムＤ２（支持片形成用フィルム）を有する。すなわち、支持片形成用積層フィルム２０Ａにおいては、粘着層２と最外面の樹脂層６との間に熱硬化性樹脂層５が配置されている。なお、熱硬化性樹脂層５は、第一実施形態に係る支持片形成用フィルムＤを構成する熱硬化性樹脂組成物からなる。樹脂層６の厚さは、例えば、５～１００μｍであり、１０～９０μｍ又は２０～８０μｍであってもよい。樹脂層６は、例えば、ポリイミド層である。
図１０（ｂ）に示す支持片形成用積層フィルム２０Ｂは、熱硬化性樹脂層よりも高い剛性を有する樹脂層６と、樹脂層６を挟む二層の熱硬化性樹脂層５とを有する三層フィルムＤ３（支持片形成用フィルム）を有する。支持片形成用積層フィルム２０Ｂにおいては、粘着層２の表面上に三層フィルムＤ３が配置されている。
支持片形成用積層フィルム２０Ａ，２０Ｂは、熱硬化性樹脂層５よりも高い剛性を有する樹脂層６を含むことで、ダイシングによって個片化された後において、熱硬化性樹脂層５の熱硬化処理を実施しなくても、優れたピックアップ性を達成し得る。支持片形成用積層フィルム２０Ａ，２０Ｂにおいて、樹脂層６の代わりに、熱硬化性樹脂層よりも高い金属層（例えば、銅層又はアルミニウム層）を採用してもよい。金属層の厚さは、例えば、５～１００μｍであり、１０～９０μｍ又は２０～８０μｍであってもよい。支持片形成用積層フィルム２０Ａ，２０Ｂが金属層を含むことで、優れたピックアップ性に加え、樹脂材料と金属材料の光学的なコントラストにより、ピックアップ工程において支持片の優れた視認性を達成し得る。
支持片形成用積層フィルム２０Ａは、例えば、以下の工程を経て製造することができる。
・基材フィルム１と、粘着層２と、熱硬化性樹脂層５とをこの順序で備える積層フィルムを準備する工程
・上記積層フィルムの表面に熱硬化性樹脂層５よりも高い剛性を有する樹脂層６又は金属層を貼り合わせる工程
本開示によれば、ドルメン構造を有する半導体装置の製造に使用される支持片を作製する工程を簡略化できるとともに基板への支持片の配置を効率的に実施できる半導体装置の製造方法が提供される。
１…基材フィルム、２…粘着層、５…熱硬化性樹脂層、６…樹脂層、１０…基板、２０，２０Ａ，２０Ｂ…支持片形成用積層フィルム、５０…封止材、１００，２００…半導体装置、Ｃ１…第一の吸着コレット、Ｃ２…第二の吸着コレット、Ｄ…支持片形成用フィルム、Ｄ２…二層フィルム（支持片形成用フィルム）、Ｄ３…三層フィルム（支持片形成用フィルム）、Ｄａ…支持片、Ｄｃ…支持片（硬化物）、Ｔ１…第一のチップ、Ｔ２…第二のチップ、Ｔ２ａ…接着剤片付きチップ、Ｔａ…接着剤片、Ｔｃ…接着剤片（硬化物）

Claims (5)

  1. 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法であって、
    （Ａ）基材フィルムと、粘着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程と、
    （Ｂ）前記支持片形成用フィルムを個片化することによって、前記粘着層の表面上に複数の支持片を形成する工程と、
    （Ｃ）前記粘着層から前記支持片を第一の吸着コレットでピックアップする工程と、
    （Ｄ）前記第一の吸着コレットで前記支持片を中間ステージに搬送する工程と、
    （Ｅ）前記中間ステージ上の前記支持片を第二の吸着コレットでピックアップする工程と、
    （Ｆ）前記第一のチップが配置された前記基板上であって前記第一のチップの周囲に、前記第二の吸着コレットで搬送された前記支持片を圧着する工程と、
    （Ｇ）第二のチップと、前記第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程と、
    （Ｈ）複数の前記支持片の表面上に前記接着剤片付きチップを配置することによってドルメン構造を構築する工程と、
    を含み、
    前記支持片形成用フィルムが、熱硬化性樹脂層からなるフィルム、あるいは、熱硬化性樹脂層と当該熱硬化性樹脂層よりも高い剛性を有する樹脂層又は金属層とを有する多層フィルムであり、
    （Ｃ）～（Ｆ）の一連の工程を複数回実施することによって前記第一のチップの周囲に複数の前記支持片を配置する、半導体装置の製造方法。
  2. （Ｆ）工程において、前記基板の温度が６０～１８０℃である、請求項１に記載の半導体装置の製造方法。
  3. （Ｃ）工程において、カメラにより前記支持片の位置を認識して前記第一の吸着コレットで当該支持片をピックアップする、請求項１又は２に記載の半導体装置の製造方法。
  4. （Ｅ）工程において、前記中間ステージ上の前記支持片の位置及び向きをカメラで認識して前記第二の吸着コレットで当該支持片をピックアップする、請求項１～３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記中間ステージの表面の色が前記支持片の表面の色と異なる、請求項１～４のいずれか一項に記載の製造方法。
JP2019084154A 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法 Active JP7247733B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019084154A JP7247733B2 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019084154A JP7247733B2 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020181894A JP2020181894A (ja) 2020-11-05
JP7247733B2 true JP7247733B2 (ja) 2023-03-29

Family

ID=73024415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019084154A Active JP7247733B2 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7247733B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220055112A (ko) 2020-10-26 2022-05-03 삼성전자주식회사 반도체 칩들을 갖는 반도체 패키지
WO2023136004A1 (ja) * 2022-01-11 2023-07-20 株式会社レゾナック 積層フィルム及び支持片の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005333A (ja) 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20060139893A1 (en) 2004-05-20 2006-06-29 Atsushi Yoshimura Stacked electronic component and manufacturing method thereof
JP2011029551A (ja) 2009-07-29 2011-02-10 Renesas Electronics Corp ペレットの位置認識装置、ペレットのマウント装置及び半導体装置の製造方法
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
US20160071810A1 (en) 2014-09-05 2016-03-10 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528045U (ja) * 1991-09-17 1993-04-09 株式会社デイスコ ウエーハ載置用ベース部材

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005333A (ja) 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
US20060139893A1 (en) 2004-05-20 2006-06-29 Atsushi Yoshimura Stacked electronic component and manufacturing method thereof
JP2011029551A (ja) 2009-07-29 2011-02-10 Renesas Electronics Corp ペレットの位置認識装置、ペレットのマウント装置及び半導体装置の製造方法
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
US20160071810A1 (en) 2014-09-05 2016-03-10 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP2020181894A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
WO2020100998A1 (ja) 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
JP7452545B2 (ja) 支持片の製造方法、半導体装置の製造方法、及び支持片形成用積層フィルム
WO2020218526A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218531A1 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
WO2020218523A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP7294410B2 (ja) ドルメン構造を有する半導体装置及びその製造方法
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
US20230253366A1 (en) Semiconductor device and method for producing same
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
TWI830901B (zh) 半導體裝置的製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2020217405A1 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R151 Written notification of patent or utility model registration

Ref document number: 7247733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350