KR101165131B1 - 접착시트, 반도체장치, 및 반도체장치의 제조방법 - Google Patents

접착시트, 반도체장치, 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR101165131B1
KR101165131B1 KR1020097015877A KR20097015877A KR101165131B1 KR 101165131 B1 KR101165131 B1 KR 101165131B1 KR 1020097015877 A KR1020097015877 A KR 1020097015877A KR 20097015877 A KR20097015877 A KR 20097015877A KR 101165131 B1 KR101165131 B1 KR 101165131B1
Authority
KR
South Korea
Prior art keywords
adhesive sheet
adhesive
semiconductor chip
weight
dicing tape
Prior art date
Application number
KR1020097015877A
Other languages
English (en)
Other versions
KR20090090404A (ko
Inventor
테이이치 이나다
미치오 마시노
미치오 우루노
테츠로 이와쿠라
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20090090404A publication Critical patent/KR20090090404A/ko
Application granted granted Critical
Publication of KR101165131B1 publication Critical patent/KR101165131B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/287—Adhesive compositions including epoxy group or epoxy polymer

Abstract

본 발명은, 기판의 배선이나, 반도체 칩에 부설된 와이어 등의 요철을 충전할 수 있고, 다이싱시에 수지보푸라기을 생기지 않는, 내열성과 내습성을 만족하는 접착시트를 제공하는 것을 목적으로 한다. 본 발명의 접착시트는, 가교성관능기를 포함하는 중량평균 분자량이 10만이상이며 Tg가 -50～50°C 인 고분자량 성분15～40 중량％ 및 에폭시 수지를 주성분으로 하는 열경화성 성분60～85 중량％을 포함하는 수지100 중량부와, 필러40～180 중량부를 함유하고, 두께가 10～250μm인 것을 특징으로 한다.
접착시트, 다이싱

Description

접착시트, 반도체장치, 및 반도체장치의 제조방법{ADHESIVE SHEET, SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은, 접착시트, 반도체장치, 및 반도체장치의 제조방법에 관한 것이다.
최근, 반도체 패키지의 소형화에 따라, 반도체 칩과 동일한 사이즈인 CSP(Chip Size Package), 또한, 반도체 칩을 다단으로 적층한 스택드(stacked)CSP이 보급되고 있다 (예컨대, 특개2001-279197호 공보, 특개2002-222913호 공보, 특개 2002-359346호 공보, 특개 2001-308262호 공보, 특개 2004-72009호 공보 참조). 이것들의 예로서, 도 1에 나타내는 배선(4)등에 기인하는 요철을 갖는 기판(3)위로 반도체 칩(A1)을 적층한 패키지, 또는, 도 2에 나타내는 동사이즈의 반도체 칩(A1)을 2개 이상 사용하는 패키지이며, 와이어(2)등에 기인하는 요철을 갖는 반도체 칩 상에 별도의 반도체 칩을 더 적층하는 패키지 등이 있다.
이러한 패키지에는, 요철을 매립하면서 상부의 반도체 칩과의 절연성을 확보하는 것이 가능한 접착시트가 요청되고 있다. 도 1 및 도 2중, b1은 접착제이다.
배선, 와이어 등의 요철의 충전에는, 보통, 요철의 높이보다 접착시트 두께 를 두껍게 하는 것, 접착시트의 용융점도를 저감하여, 충전성을 개선하는 것이 요청된다. 그렇지만, 한편, 두께가 두껍고, 용융점도가 낮은 접착시트는, 웨이퍼 및 접착시트의 다이싱에 의해, 얻어지는 반도체 칩 단부의 파손이 커지는, 실형태의 부스러기(수지보푸라기)가 커진다는 문제가 있었다.
즉, 보통, 다이싱공정은, 웨이퍼, 접착시트, 및 다이싱 테이프를 0℃～80℃에서 접합한 후, 이것들을 회전칼로 동시에 절단하고, 세정후, 접착제 부착 반도체 칩을 얻는 공정을 선택하고 있다. 이 절단후에 생기는 다이싱 테이프의 홈에, 접착시트나 웨이퍼의 절단 부스러기가 부착되고, 그것이 절단후의 세정시나 반도체칩 픽업시에 다이싱 테이프로부터 박리하고, 실형태의 부스러기(수지보푸라기)가 생겨서, 반도체 칩에 부착되어, 전 극등을 오염시키는 경우가 있었다.
이상과 같은 점때문에, 다이싱성이 뛰어나면서 배선이나 와이어 등에 기인하는 요철의 충전성이 뛰어나고, 그위에 내열성이나 내습성을 만족하는 접착시트를 얻는 것이 요구된다.
본 발명의 목적은, 기판의 배선이나, 반도체 칩에 부설된 와이어 등의 요철을 충전할 수 있고, 다이싱시에 수지보푸라기가 생기지 않는, 내열성이나 내습성을 만족하는 접착시트를 제공하는 것이다.
본 발명의 발명자는, 특정한 수지조성을 갖는 접착시트를 사용하는 것에 의해, 다이싱시에 수지보푸라기의 발생을 막을 수 있으면서, 기판의 배선이나, 반도체 칩의 와이어 등의 요철을 충전(접착시트중에 철부를 매립하거나, 접착시트로 요부를 충전한다)가능한 것을 찾아내고, 본 발명을 완성시키는 것에 이르렀다.
즉, 본 발명은, 가교성관능기(架橋性官能基)를 포함하는 중량평균 분자량이 10만 이상이면서 Tg가 -50～50℃인 고분자량 성분 15～40 중량％ 및 에폭시 수지를 주성분으로 하는 열경화성 성분 60～85 중량％을 포함하는 수지 100 중량부와, 필러40～180 중량부를 함유하고, 두께가 10～250μm인 것을 특징으로 하는 접착시트에 관한 것이다.
또한, 본 발명은, 경화전의 25℃에서의 동적 점탄성(粘彈性) 측정에 의한 저장 탄성율이 200～3000MPa이며, 80℃에서의 동적 점탄성 측정에 의한 저장 탄성율이 0.1～10MPa인 상기 접착시트에 관한 것이다.
또한, 본 발명은, 경화후의 170℃에서의 동적 점탄성 측정에 의한 저장 탄성율이 20～600MPa인 상기 접착시트에 관한 것이다.
또한, 본 발명은, 경화전의 100℃에서의 용융점도가 1000～7500Pa?s인 상기 접착시트에 관한 것이다.
또한, 본 발명은, 수지100 중량부와 필러60～120 중량부를 함유하는 상기 접착시트에 관한 것이다.
또한, 본 발명은, 필러의 모스경도가 3～8인 상기 접착시트에 관한 것이다.
또한, 본 발명은, 필러의 평균 입경(粒徑)이 0.05～5μm이며, 비(比)표면적이 2～200m2/g인 상기 접착시트에 관한 것이다.
또한, 본 발명은, 웨이퍼, 접착시트 및 다이싱 테이프를 0℃～80℃에서 접합하여, 회전칼로 웨이퍼, 접착시트 및 다이싱 테이프를 동시에 절단하고, 접착제 부착 반도체 칩을 얻은 후, 상기 접착제 부착 반도체 칩을 요철을 갖는 기판 또는 반도체 칩에 하중0.001～1MPa으로 접착하고, 접착제로 요철을 충전하는 공정에 사용하는 상기 접착시트에 관한 것이다.
또한, 본 발명은, 제1의 접착제층 및 제2의 접착제층이 직접적으로 또는 간접적으로 적층된 구조를 가져 이루어지는 다층 접착시트이며, 적어도 제2의 접착제층이 상기 접착시트로 형성되면서, 제1의 접착제층의 플로우량Aμm, 두께aμm, 제2의 접착제층의 플로우량 Bμm, 두께 bμm가, A×3 <B 이면서 a×2 <b의 관계를 갖는 다층 접착시트에 관한 것이다.
또한, 본 발명은, 제1의 접착제층 및 제2의 접착제층이 직접적으로 또는 간접적으로 적층된 구조를 가져 이루어지는 다층 접착시트이며, 적어도 제2의 접착제 층이 상기 접착시트로 형성되면서, 제1의 접착제층의 용융점도 αPa?s, 두께aμm, 제2의 접착제층의 용융점도 βPa?s, 두께 bμm가, α>β×3 이면서 a×2 <b의 관계를 갖는 다층 접착시트에 관한 것이다.
또한, 본 발명은, 웨이퍼, 접착시트 및 다이싱 테이프를 접합했을 때에, 웨이퍼에 접하는 측이 제1의 접착제층이며, 다이싱 테이프에 접하는 측이 제2의 접착제층인 상기 다층 접착시트에 관한 것이다.
또한, 본 발명은, 웨이퍼, 상기 접착시트 및 다이싱 테이프를 0℃～80℃에서 접합하여, 회전칼로 웨이퍼, 접착시트 및 다이싱 테이프를 동시에 절단하고, 접착제 부착 반도체 칩을 얻은 후, 상기 접착제 부착 반도체 칩을 요철을 갖는 기판 또는 반도체 칩에 하중 0.001～1MPa으로 접착하고, 접착제로 요철을 충전하는 공정을 포함하는 반도체장치의 제조방법에 관한 것이다.
또한, 본 발명은, 접착제 부착 반도체 칩을 요철을 갖는 기판 또는 반도체 칩에 접착할 때에, 요철을 가열하는 상기 반도체장치의 제조방법에 관한 것이다.
또한, 본 발명은, 상기 접착시트를 이용해서 반도체 칩과 기판, 또는 반도체 칩과 반도체 칩을 접착해서 이루어지는 반도체장치에 관한 것이다.
본원의 개시는, 2004년 4월20일에 출원된 특원 2004-124118호, 및 2004년 12월 3일에 출원된 특원 2004-351605호에 기재된 주제와 관련되고 있으며, 그것들의 개시 내용은 인용에 의해 여기에 원용된다.
본 발명에 의한 접착 시트, 반도체장치, 및 반도체장치의 제조방법에 의하 면, 기판의 배선이나, 반도체 칩에 부설된 와이어 등의 요철을 충전할 수 있고, 다이싱시에 수지보푸라기을 생기지 않게 하는 효과가 있다.
본 발명의 접착시트는, 가교성관능기(架橋性官能基)를 포함하는 중량평균 분자량이 10만이상이면서 Tg가 -50～50℃인 고분자량 성분15～40 중량％ 및 에폭시 수지를 주성분으로 하는 열경화성 성분60～85 중량％을 포함하는 수지100 중량부와, 필러40～180 중량부를 포함하고, 두께가 10～250μm인 것을 특징으로 한다.
본 발명의 접착시트는, 가교성관능기를 포함하는 중량평균 분자량이 10만이상으로 Tg가 -50～50℃인 고분자량 성분15～40 중량％、에폭시 수지를 주성분으로 하는 열경화성 성분60～85 중량％을 포함하는 수지100 중량부와 필러40～180 중량부를 포함하는 접착시트이면, 그 구성 성분에 특히 제한은 없지만, 적당한 택강도를 가지고 시트 모양에서의 취급성이 양호하기 때문에, 고분자량 성분, 열경화성 성분, 및 필러의 이외에, 경화 촉진제, 촉매, 첨가제, 커플링제 등을 포함해도 좋다.
고분자량 성분으로서는 에폭시기, 알코올성 또는 페놀성 수산기(水酸基), 카르복실기 등의 가교성관능기를 갖는 폴리이미드 수지, (메타)아크릴수지, 우레탄 수지, 폴리페닐렌에텔수지, 폴리에테르이미드수지, 페녹시수지, 변성폴리페닐렌에텔수지 등을 들 수 있지만, 이것들로 한정되는 것은 아니다.
상기의 접착시트는, 고분자량 성분이 수지의 15～40 중량％ 포함될 경우에 충전성이 양호해지고, 고분자량 성분의 함유량은, 더욱이 바람직하게는 20～37중량 ％이며, 보다 바람직하게는 25～35 중량％이다.
본 발명에 있어서의 고분자량 성분은, Tg(유리 전이 온도)가 -50℃～50℃로 가교성관능기를 갖는 중량평균 분자량이 10만이상인 고분자량 성분이다.
고분자량 성분으로서, 예컨대, 글리시딜 아크릴레이트 또는 글리시딜 메타클리레이트 등의 관능성모노머를 함유하는 모노머를 중합해서 얻은, 중량평균 분자량이 10만이상인 에폭시기 함유 (메타)아크릴 공중합체 등이 바람직하다. 에폭시기 함유(메타)아크릴 공중합체로서는, 예를 들면, (메타)아크릴산 에스테르 공중합체, 아크릴 고무 등을 사용할 수가 있고, 아크릴 고무가 보다 바람직하다.
아크릴 고무는, 아크릴산 에스테르를 주성분으로 해서 주로, 부틸아크릴레이트와 아크릴로니트릴 등의 공중합체(共重合體)나, 에틸아크릴레이트와 아크릴로니트릴등의 공중합체 등으로 이루어지는 고무이다.
고분자량 성분의 Tg가 50℃을 넘으면, 시트의 유연성이 낮아질 경우가 있고, Tg가 -50℃미만이면, 시트의 유연성이 지나치게 높기 때문에, 웨이퍼 다이싱시에 시트가 절단하기 어렵고, 보푸라기 이 발생하기 쉬워지는 경우가 있다.
또한, 고분자량 성분의 중량평균 분자량은, 바람직하게는 10만이상 100만 이하이며, 분자량이 10만 미만이면 시트의 내열성이 저하할 경우가 있고, 분자량이 100만을 넘으면 시트의 플로우가 저하할 경우가 있다. 또한, 중량평균 분자량은, 겔 퍼미에이션 크로마토그래피법 (GPC)으로 표준 폴리스티렌에 의한 검량선(檢量線)을 이용한 폴리스티렌 환산값이다.
웨이퍼 다이싱시에 접착시트가 절단하기 쉽게 수지 부스러기가 발생하기 어 려운 점, 또 내열성이 높은 점 때문에, Tg가 -20℃～40℃이며 중량평균 분자량이 10만～90만인 고분자량 성분이 바람직하고, Tg가 -10℃～40℃이며 분자량이 20만～85만인 고분자량 성분이 바람직하다.
본 발명에 있어서 이용할 수 있는 열경화성 성분으로서는, 반도체 칩을 실장할 경우에 요구되는 내열성 및 내습성을 갖는 에폭시 수지가 바람직하다. 또한, 본 발명에 있어서, 「에폭시 수지를 주성분으로 하는 열경화성 성분」에는, 에폭시 수지경화제도 포함되는 것으로 한다. 에폭시 수지는, 경화해서 접착 작용을 갖는 것이면 특별히 한정되지 않는다. 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지 등의 2관능(官能) 에폭시 수지, 페놀 노볼락형 에폭시 수지나 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지 등을 사용할 수가 있다. 또한, 다관능 에폭시 수지, 글리시딜 아민형 에폭시 수지, 복소환(複素環) 함유 에폭시 수지 또는 지환식 에폭시 수지등, 일반적으로 알려져 있는 것을 적용할 수가 있다.
특히 B스테이지 상태에서의 필름의 가요성이 높은 점에서 에폭시 수지의 분자량이 1000이하인 것이 바람직하고, 더욱이 바람직하게는 500이하이다. 또한, 가요성이 뛰어난 분자량 500이하의 비스페놀 A형 또는 비스페놀 F형 에폭시 수지50～90 중량부와, 경화물의 내열성이 뛰어난 분자량이 800～3000의 다관능 에폭시 수지10～50 중량％를 병용하는 것이 바람직하다.
에폭시 수지경화제로서는, 보통 이용되는 공지의 경화제를 사용할 수가 있고, 예컨대, 아민류, 폴리아미드, 산(酸)무수물(無水物), 폴리설피드, 3불화 붕소, 비스페놀 A, 비스페놀 F, 비스페놀 S와 같은 페놀성 수산기를 1분자중에 2개 이상 갖는 비스페놀류, 페놀 노볼락 수지, 비스페놀 A노볼락 수지 또는 크레졸 노볼락 수지 등의 페놀 수지 등을 들 수 있다.
더욱이, 본 발명의 접착시트에는, B스테이지 상태에 있어서의 접착시트의 다이싱성의 향상, 접착시트의 취급성의 향상, 열전도성의 향상, 용융점도의 조정, 틱소트로피(thixotropy)성의 부여 등을 목적으로서 필러, 바람직하게는 무기(無機)필러를 배합한다.
무기필러로서는, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화칼슘, 산화 마그네슘, 알루미늄, 질화 알루미늄, 붕산 알루미위스카, 질화 붕소, 결정성 실리카, 비결정성 실리카, 안티몬 산화물 등을 들 수 있다. 열전도성 향상을 위하여, 알루미나, 질화 알루미늄, 질화 붕소, 결정성 실리카, 비결정성 실리카 등이 바람직하다. 용융점도의 조정이나 틱소트로픽(thixotropy)성의 부여의 목적으로는, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화칼슘, 산화 마그네슘, 알루미늄, 결정성 실리카, 비결정성 실리카 등이 바람직하다. 또한, 다이싱성을 향상시키기 위해서는 알루미늄, 실리카가 바람직하다.
본 발명에 있어서, 상기 필러를 수지100 중량부에 대하여, 40～180 중량부 포함하는 것이, 다이싱성이 향상하는 점, 접착시트 경화후의 저장 탄성율이 170℃에서 50～600MPa가 되고, 와이어 본딩성이 양호해지는 점에서 바람직하다. 필러량은 수지100 중량부에 대하여, 60～160 중량부인 것이 보다 바람직하고, 60 ～120 중량부인 것이 더 바람직하다.
필러의 배합량이 많아지면, 접착시트의 저장 탄성율의 지나친 상승, 접착성의 저하, 보이드 잔존에 의한 전기 특성의 저하등의 문제가 일어나기 쉬워지므로 180 중량부 이하로 하는 것이 바람직하다. 필러의 배합량이 적으면, 다이싱시의 수지보푸라기가 발생하기 쉬워지는 경향이 있다.
본 발명의 발명자는 필러 첨가에 의해, 하기의 다이싱공정에 있어서의 수지보푸라기을 대폭 저감할 수 있는 것을 찾아냈다. 즉, 다이싱에는, 보통, 회전칼로 웨이퍼, 접착시트, 다이싱 테이프를 동시에 절단하고, 세정후, 접착제 부착 반도체 칩을 얻는 공정을 취하고 있다. 이 절단후에 생긴 다이싱 테이프의 홈에, 접착시트나 웨이퍼의 절단 부스러기가 부착되고, 그것이 절단시나 절단후등의 세정시나 칩 픽업시에 다이싱 테이프로부터 실형태로 박리하고, 수지보푸라기을 발생하는 적이 있다.
본 발명의 접착시트를 사용했을 경우, 특히 실리카, 알루미늄 필러 등을 수지 100 중량부에 대하여, 40～180 중량부 포함하기 때문에, 다이싱시에 발생하는 수지나 실리콘의 절단 부스러기가 필러를 중심으로 한 작은 분체(粉體) 모양이 되고, 세정수와 함께 제거되기 쉽다. 따라서, 본 발명의 접착시트를 사용하면, 다이싱 테이프상에 괴는 절단 부스러기의 량이 적다. 또한, 이 작은 절단 부스러기가 다이싱 테이프상에 밀착하고 있기 때문에, 다이싱 테이프로부터 실형태로 박리하기 어렵다.
이것에 대하여, 필러를 함유하지 않을 경우에는, 절단 부스러기가 점토모양 이며, 세정수와 함께 제거되지 않기 때문에 , 다이싱 테이프상에 다량의 절단 부스러기가 부착된다. 이들의 절단 부스러기는, 세정시나, 반도체 칩을 픽업 할 때에 다이싱 테이프로부터 박리하기 쉽기 때문에, 수지보푸라기가 많이 발생한다.
더욱이, 본 발명에 있어서는, 접착시트가 필러를 함유하는 것에 의해, 시트 절단시에 회전칼에 수지를 남기는 일없이, 회전칼을 연마하면서, 단시간에 접착시트를 양호하게 절삭할 수 있다. 따라서, 회전칼의 연마 효과 및 접착시트 절단성의 측면때문에, 접착시트는 딱딱한 필러를 함유하는 것이 바람직하고, 모스경도(10단계)3～8의 범위의 경도(硬度)의 필러를 함유하는 것이 보다 바람직하고, 모스경도 6～7의 필러를 함유하는 것이 더욱이 바람직하다. 이 때 필러의 모스경도(10단계)가 3미만에서는 회전칼의 연마 효과가 적고, 모스경도가 8을 넘으면 다이싱용의 회전칼의 수명이 짧아지는 경향이 있다. 또한, 모스경도 3～8의 필러로서는, 방해석, 대리석, 금(18K), 철 등 (모스경도 3), 형석, 펄 등 (모스경도 4), 인회석, 유리등 (모스경도5), 정장석, 오팔등 (모스경도 6), 실리카, 수정, 토르말린 등 (모스경도7)이 있지만, 중에서도 저렴해서 입수가 용이하기 때문에 모스경도7의 실리카가 바람직하다.
필러의 평균 입경(粒徑)은, 0.05μm미만이라면 필러에 회전칼의 연마 효과를 갖게 하면서, 접착시트에 유동성을 갖게 하기 어려운 경향이 있고, 또 평균 입경이 5μm을 넘으면 접착시트의 박막화가 곤란하고, 접착시트 표면의 평활성을 유지하는 것이 어렵게 되는 경향이 있다. 따라서, 접착시트의 유동성과 표면평활성의 측면 때문에, 필러의 평균 입경은, 0.05～5μm이 바람직하다. 더욱이, 유동성이 뛰 어난 점에서 평균 입경(粒徑)의 하한으로서는, 0.1μm이 보다 바람직하고, 0.3μm이 특히 바람직하다. 또 평활성의 측면에서, 평균 입경의 상한으로서는 3μm이 보다 바람직하고, 1μm이 특히 바람직하다.
또한, 본 발명에 있어서는, 레이저 회절식 입도분포 측정장치(소위 기장제(機裝製) 마이크로 트랙)를 이용해서 필러의 평균 입경을 측정했다. 구체적으로는, 필러0.1～1.0g을 저울로 측정하고, 초음파에 의해 분산된 후, 입도분포를 측정하고, 그 분포에서의 누적 중량이 50 %가 되는 입자 지름을 평균 입경으로 했다.
필러의 비표면적에 관해서도, 필러의 평균 입경과 동일하게, 유동성과 표면평활성의 측면때문에 2～200m2/g이 바람직하고, 더욱이 유동성의 측면때문에 비표면적의 상한은 50m2/g이 보다 바람직하고, 10m2/g이 특히 바람직하다.
또한, 본 발명에 있어서, 비표면적(BET비표면적)은, 브루나우어?에메트?테일러(Brunauer-Emmett-Teller)식에 의해, 무기필러에 질소를 흡착시켜서 그 표면적을 측정한 값이며, 시판되어 있는 BET장치에 의해 측정할 수 있다.
본 발명의 접착시트는, 상기 고분자량 성분, 에폭시 수지를 주성분으로 하는 열경화성 성분, 필러, 및 다른 성분을 유기용매중에서 혼합, 혼련(混練)해서 니스를 조제한 후, 기재필름 위로 상기 니스의 층을 형성시켜, 가열 건조한 후, 기재를 제거해서 얻을 수 있다.상기의 혼합, 혼련(混練)은, 통상의 교반기(攪搾機), 니더(kneader)기, 삼본(三本)롤, 볼 밀(ball mill) 등의 분산기를 적절하게, 조합시켜서 행할 수 있다. 상기의 가열 건조의 조건은, 사용한 용매가 충분히 휘산(揮散) 하는 조건이면 특히 제한은 없지만, 보통 60℃～200℃에서, 0.1～90분간 가열해서 행한다.
상기 접착시트의 제조에 있어서의 상기 니스의 조제에 이용하는 유기용매, 즉 접착시트 조제후의 잔존 휘발분은, 재료를 균일하게 용해, 혼련(混練) 또는 분산할 수 있는 것이면 제한은 없고, 종래 공지의 것을 사용할 수가 있다. 이러한 용제로서는, 예컨대, 디메틸 포름아미드, 디메틸 아세트아미드, N-메틸피로리돈, 아세톤, 메틸에틸케톤, 시클로헥사논 등의 케톤계 용매, 톨루엔, 크실렌 등을 들 수 있다.건조 속도가 빠르고, 가격이 싼 점에서 메틸에틸케톤, 시클로헥사논 등을 사용하는 것이 바람직하다.
유기용매의 사용량은, 접착시트 조제후의 잔존 휘발분이 전중량기준에서 0.01～3중량％이면 특별히 제한은 없지만, 내열신뢰성의 관점으로부터는 전중량기준에서 0.01～2중량％이 바람직하고, 전중량기준에서 0.01～1.5 중량％이 더욱 바람직하다.
접착시트의 막두께는, 기판의 배선회로나 하층의 반도체 칩에 부설된 금 와이어 등의 요철을 충전 가능하게 하기 위해서, 10～250μm으로 한다.10μm 보다 얇으면 응력완화 효과나 접착성이 모자라지는 경향이 있고, 250μm 보다 두꺼우면 경제적이지 않게 되기 때문에, 반도체장치의 소형화의 요구에 부응할 수 없다. 또한, 접착성이 높고, 또한, 반도체장치를 박형화할 수 있다는 점에서 20～100μm이 바람직하고, 더욱이 바람직하게는 40～80μm이다.
본 발명에 있어서, 경화전 (B스테이지 상태)의 접착시트의 25℃에 있어서의 동적 점탄성 측정에 의한 저장 탄성율이 200～3000MPa라면, 다이싱성이 뛰어난 점에서 바람직하다. 다이싱성이 뛰어나면서 웨이퍼와의 밀착성이 뛰어난 점에서 500～2000MPa가 보다 바람직하다. 또한, 경화전 (B스테이지 상태)의 접착시트의 80℃에 있어서의 동적 점탄성 측정에 의한 저장 탄성율이 0.1～10MPa라면, 80℃에서 웨이퍼에 라미네이트 가능하다. 특히 웨이퍼로의 밀착성이 높은 점에서, 0.5～5MPa인 것이 보다 바람직하다.
본 발명에 있어서, 경화후 (C스테이지 상태)의 접착시트의 170℃에 있어서의 동적 점탄성 측정에 의한 저장 탄성율은, 양호한 와이어 본딩성을 얻기 위해서 20～600MPa인 것이 바람직하다. 저장 탄성율은, 보다 바람직하게는 40～600MPa, 더욱이 바람직하게는 40～400MPa이다.
탄성율은, 동적 점탄성(粘彈性) 측정장치(리올로지사(社)제, DVE-V4)을 이용해서 측정할 수가 있다 (샘플 사이즈: 길이20mm, 폭4mm, 온도범위 -30～200℃、승온속도 5℃／min, 인장모드, 10Hz, 자동정하중).
본 발명의 접착시트를 다층구조를 갖는 다층 접착시트로서 이용해도 좋고, 예컨대, 상기의 접착시트를 2장 이상 라미네이트 한 것, 본 발명의 접착시트와 그 이외의 접착시트를 복수 라미네이트 한 것으로서 이용해도 좋다.
예컨대, 제1의 접착제층 및 제2의 접착층제가 직접적 또는 간접적으로 적층된 구조를 가져 이루어지는 다층 접착시트이며, 적어도 제2의 접착제층이 본 발명의 접착시트로 이루어지고, 제1의 접착제층의 플로우량 A, 두께 aμm과, 제2의 접착제층의 플로우량 B, 두께 bμm가, A×3 <B 이면서 a×2 <b의 관계를 갖는 다층 접착시트로서 이용할 수 있다. 다층 접착시트는, 웨이퍼, 접착시트 및 다이싱 테이프를 접합했을 때에, 웨이퍼에 접하는 측이 제1의 접착제층이며, 다이싱 테이프에 접하는 측이 제2의 접착제층인 것이 바람직하다.
이러한 2층 시트로 하는 것으로써 A 또는 B의 절대치에 따라, 접착시에 적당히 압력?온도?시간 (중에서도 특히 압력)을 선택하는 것에 의해, 제2층은 요철을 매립하고, 제1층은 요철에 의해 돌파되지 않도록 접착하는 것이 가능하다. 즉, 배선이나 와이어의 충전성과, 배선이나 와이어와 상부반도체 칩과의 절연성을 확보할 수가 있다. A ×3≥B의 경우, 제1의 접착제층이 배선이나 와이어의 침입을 방해하는 효과가 낮고, 요철을 형성하는 기판상의 회로나 와이어의 상부에 위치하는 반도체 칩과 접하고, 절연이 확보되지 않는 경향이 있고, 또 a×2≥b의 경우, 요철이나 와이어의 충전성이 저하하고, 보이드가 생기기 쉬워지는 경향이 있다.
본 발명에 있어서, 플로우량은, 경화전의 접착시트와 PET필름을 1×2cm의 얇은 사각형모양으로 타발(打拔)한 샘플에 대해서, 열압착 시험 장치(테스터 산업(주)제)을 이용해서 열판 온도 100℃、압력1MPa로 18초간 프레스 한 후, 샘플의 단부에서 밀려 나온 수지의 길이를 광학현미경으로 측정해서 얻을 수 있다.
또한, 예컨대, 제1의 접착제층 및 제2의 접착제층이 직접적 또는 간접적으로 적층된 구조를 가져 이루어지는 다층 접착시트이며, 적어도 제2의 접착제층이 본 발명의 접착시트로 이루어지고, 제1의 접착제층의 용융점도 αPa?s, 두께 aμm과, 제2의 접착제층의 용융점도 βPa?s, 두께 bμm가, α>β×3 이면서 a×2 <b의 관계를 갖는 다층 접착시트로서 이용할 수 있다. 다층 접착시트는, 웨이퍼, 접착시트 및 다이싱 테이프를 접합했을 때에, 웨이퍼에 접하는 측이 제1의 접착제층이며, 다이싱 테이프에 접하는 측이 제2의 접착제층인 것이 바람직하다.
이러한 2층 시트로 하는 것으로써 α 또는 β의 절대치에 따라, 접착시에 적당히 압력?온도?시간 (중에서도 특히 압력)을 선택하는 것에 의해, 제2층은 요철을 매립하고, 제1층은 요철에 의해 돌파되지 않도록 접착하는 것이 가능하다. 즉, 배선이나 와이어의 충전성과, 배선이나 와이어와 상부반도체 칩과의 절연성을 확보할 수가 있다. α ≤ β ×3의 경우, 제1의 접착제층이 배선이나 와이어의 침입을 방해하는 효과가 낮고, 요철을 형성하는 기판상의 회로나 와이어의 상부에 위치하는 반도체 칩과 접하고, 절연이 확보되지 않는 경향이 있고, 또 a×2≥b의 경우, 요철이나 와이어의 충전성이 저하하고, 보이드가 생기기 쉬워지는 경향이 있다.
본 발명에 있어서, 용융점도는, 후술하는 평행 평판플라스토메타법에 의해 경화전의 접착시트에 대해서 측정, 산출해서 얻을 수 있다.
또한, A, B, α, β, a, b은 각각 적당한 범위 내에 있는 것이 바람직하고, A 은 100～400μm, B는 300～2000μm이 바람직하다. 지나치게 낮으면 충전성이 악화하고, 지나치게 크면 반도체 칩 단부에서의 수지의 넘쳐흐름이 커지는 경향이 있다.α 은 3000～150만Pa?s가 바람직하다. β 은 바람직하게는 1000～7500Pa?s, 특히 바람직하게는 1000～5000Pa?s, 더욱이 바람직하게는, 1500～3000Pa?s다. 지나치게 높으면 충전성이 악화하고, 지나치게 낮으면 반도체 칩 단부에서의 수지가 넘치는 것이 커지는 경향이 있다. 또 a는 5～30μm, b은 10～250μm인 것이 바람직하다. 또한, 접착시트를 단층으로 이용할 경우에 관해서도, 접착시트 단체의 플로 우, 용융점도 및 두께가, 각각 상기에서 규정하는 B, β 및 b의 범위인 것이 바람직하다.
제1의 접착제층으로서는, 80℃이하에서 웨이퍼와 첨부할 수 있으면, 특별히 제한은 없고, 소위 화성공업(주)제, 하이어태치(high attach) HS-210, HS-230등 사용할 수 있다.제2의 접착제층으로서는, 본 발명의 접착시트를 사용할 수가 있다.
바람직한 편성의 일례로서는, 하이 어태치 HS-230(플로우량250μm, 두께10μm, 용융점도 32 만Pa?s)와 본 발명의 접착시트(플로우량1000μm, 두께70μm, 용융점도 2200Pa?s)를 들 수 있다. 그 경우, A×3 <B, α>β×3, a×2 <b의 관계식을 만족하고 있다.
본 발명의 접착시트는, 그것 자체로 이용해도 상관없지만, 1실시형태로서, 본 발명의 접착시트를 종래 공지의 다이싱 테이프상에 적층한 다이싱 테이프일체형 접착시트로서 이용할 수도 있다. 이 경우, 웨이퍼로의 라미네이트 공정이 일회로 끝나는 점에서, 작업의 효율화가 가능하다.
본 발명에 사용하는 다이싱 테이프로서는, 예컨대, 폴리테트라 플루오르에틸렌필름, 폴리에틸렌 텔레프탈레이트필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐필름, 폴리이미드 필름 등의 플라스틱 필름 등을 들 수 있다. 또한, 필요에 따라 프라이머 도포, UV처리, 코로나 방전 처리, 연마 처리, 에칭 처리 등의 표면처리를 행해도 좋다. 다이싱 테이프는 점착성을 갖는 것이 바람직하고, 상기의 플라스틱 필름에 점착성을 부여한 것을 이용해도 좋고, 상기의 플라스틱 필름의 일면에 점착제층을 설치해도 좋다. 이것은, 수지조성물에 있어서 특히 액상성분의 비 율, 고분자량 성분의 Tg을 조정함으로써 얻어지는 적절한 택강도를 갖는 수지조성물을 도포 건조함으로써 형성가능하다.
또한, 접착시트를 반도체장치를 제조할 때에 이용했을 경우, 다이싱 시에는 반도체 칩이 비산하지 않는 점착력을 갖고, 그 후 픽업 시에는 다이싱 테이프로부터 박리하는 것이 요구된다. 예를 들면, 접착시트의 점착성이 지나치게 높으면 픽업이 곤란해지는 적이 있다. 그 때문에, 적절하게, 접착시트의 택강도를 조절하는 것이 바람직하고, 그 방법으로서는, 접착시트의 실온에 있어서의 플로우를 상승시키는 것에 의해, 점착 강도 및 택강도도 상승하는 경향이 있고, 플로우를 저하시키면 점착강도 및 택강도도 저하하는 경향이 있는 것을 이용하면 좋다. 예컨대, 플로우를 상승시킬 경우에는, 가소(可塑)제의 함유량의 증가, 점착 부여재 함유량의 증가 등 의 방법이 있다.
반대로 플로우를 저하시킬 경우에는, 상기 화합물의 함유량을 감하면 좋다. 상기 가소제로서는, 예컨대, 단관능의 아크릴 모노머, 단관능 에폭시 수지, 액상 에폭시 수지, 아크릴계 수지, 에폭시계의 소위 희석제 등을 들 수 있다.
다이싱 테이프상에 접착시트를 적층하는 방법으로서는, 인쇄 이외에, 미리 작성한 접착시트를 다이싱 테이프상에 프레스, 핫 롤 라미네이트하는 방법을 들 수 있지만, 연속적으로 제조할 수 있고, 효율이 좋은 점에서 핫 롤 라미네이트하는 방법이 바람직하다.
한편, 다이싱 테이프의 막두께는, 특별히 제한은 없고, 접착시트의 막두께나 다이싱 테이프 일체형 접착시트의 용도에 의해 적절하게, 당업자의 지식에 근거해 서 정해지는 것이지만, 경제성이 좋고, 필름의 취급성이 좋은 점에서 60～150μm, 바람직하게는 70～130μm이다.
본 발명의 접착시트는, 바람직하게는 반도체장치의 제조에 이용할 수 있고, 보다 바람직하게는 웨이퍼, 접착시트 및 다이싱 테이프를 0℃～80℃에서 접합한 후, 회전칼로 웨이퍼, 접착시트 및 다이싱 테이프를 동시에 절단하고, 접착제 부착 반도체 칩을 얻은 후, 상기 접착제 부착 반도체 칩을 요철을 갖는 기판 또는 반도체 칩에 하중0.001～1MPa으로 접착하고, 접착제로 요철을 충전하는 공정을 포함하는 반도체장치의 제조에 이용할 수 있다.
본 발명에 있어서, 웨이퍼로서는, 단결정 실리콘의 이외에, 다결정 실리콘, 각종 세라믹, 갈륨 비소 등의 화합물반도체등이 사용된다.
접착시트를 단층으로 이용할 경우에는, 웨이퍼에 접착시트를 접합한 후, 다음에 접착시트면에 다이싱 테이프를 접합하면 좋다. 또한, 접착시트를 다층으로 이용할 경우에는, 웨이퍼에 제1의 접착제층, 제2의 접착제층을 순차적으로 접합해도 좋고, 미리 제1의 접착제층 및 제2의 접착제층을 포함하는 다층 접착시트를 작성해 두고, 상기 다층 접착시트를 웨이퍼에 접합해도 좋다. 또한, 본 발명의 접착시트 또는 다층 접착시트, 및 다이싱 테이프를 구비하는 다이싱 테이프 일체형 접착시트를 이용하는 것에 의해, 반도체장치를 제조할 수도 있다.
접착시트를 웨이퍼에 붙이는 온도, 즉 라미네이트 온도는, 0～80℃이며, 바람직하게는 15～80℃이며, 더 바람직하게는 20～70℃이다. 80℃ 을 넘으면 접착시트 접착 후의 웨이퍼의 휘어짐이 커지는 경향이 있다.
다이싱 테이프 또는 다이싱 테이프 일체형 접착시트를 붙일 때에도, 상기온도에서 행하는 것이 바람직하다.
도 3에서, 본 발명의 1실시형태인 접착시트(b), 반도체 웨이퍼(A), 및 다이싱 테이프(1)의 단면도를 나타내고, 또한, 도 4에, 본 발명의 1실시형태인 다층 접착시트(c), 반도체 웨이퍼(A), 및 다이싱 테이프(1)의 단면도를 나타낸다. 도 4중, a는 제1의 접착제층, b'은 제2의 접착제층을 나타낸다.
다음으로, 접착시트, 다이싱 테이프가 접착된 반도체 웨이퍼를, 다이싱커터를 이용해서 다이싱하고, 세정, 건조를 더하는 것에 의해, 접착제 부착 반도체 칩을 얻을 수 있다.
또한, 다른 실시형태로서, 본 발명의 접착시트는, 도 6에 나타낸 바와 같이 기재필름(5) 위에 접착시트(b)를 설치한 기재필름 첨부 접착시트로서 이용해도 좋다. 이렇게 하면, 접착시트 단체에서는 다루기 어려울 경우라도 편리하며, 예컨대, 도 6에 나타내는 구조의 접착시트와 상기의 다이싱 테이프를 접합한 후, 기재필름(5)을 박리하고, 그 후에 반도체 웨이퍼(A)를 접합하는 것으로써 용이하게 도 3과 같은 구조로 할 수가 있다. 또한, 기재필름(5)을 박리하지 않고 그대로 커버 필름으로서 사용하는 것도 가능하다.
상기 기재필름(5)으로서는, 특별히 제한은 없으며, 예컨대, 폴리에스테르필름, 폴리프로필렌 필름, 폴리에틸렌 텔레프탈레이트필름, 폴리이미드 필름, 폴리에테르이미드필름, 폴리에틸렌 나프탈레이트 필름, 메틸렌필름 등이 있다.
또한, 본 발명의 접착시트는, 도 7에 나타낸 바와 같이 다층 접착시트가 제2 의 접착제층(b')、제1의 접착제층(a)의 순서로 기재필름 위로 설치된 기재필름 첨부 접착시트로서 이용해도 좋다. 또한, 제1의 접착제층(a), 제2의 접착제층(b')의 순서로 기재필름 상에 적층되어 있어도 좋다.
더욱이, 다른 실시형태로서, 본 발명의 접착시트는, 도 6 및 도 7에 나타난 구조이며, 또한 접착시트 자체가 다이싱 테이프로서의 역할을 다 해도 좋다. 이러한 접착시트는, 다이싱 다이본드 일체형 접착시트 등으로 불리고, 하나의 시트에서 다이싱 테이프로서의 역할과, 접착시트로서의 역할을 다 하므로, 도8과 같이 , 다이싱해서 픽업 하는 것만으로 접착제 부착 반도체 칩을 얻을 수 있다.
접착시트에 이러한 기능을 갖게 하기 위해서는, 예컨대, 접착시트가, 광경화성 고분자량 성분, 광경화성 모노머, 광개시제(光開始劑)등의 광경화성 성분을 포함하고 있으면 좋다. 이러한 일체형의 시트는, 반도체 칩을 기판 또는 반도체 칩에 접착하는 단계에서는 광조사가 행하여지고 있으며, 경화전의 25℃에서의 동적 점탄성 측정에 의한 저장 탄성율, 경화전의 80℃에서의 동적 점탄성 측정에 의한 저장 탄성율의 각각의 값은, 광조사를 행한 후이며 열경화가 행하여지기 전의 단계에 있어서의 값을 가리킨다.
다이싱 다이본드 일체형의 접착시트는, 바람직하게는 웨이퍼, 접착시트 및 기재필름을 0℃～80℃에서 접합한 후, 회전칼로 웨이퍼, 접착시트 및 기재필름을 동시에 절단하고, 접착제 부착 반도체 칩을 얻은 후, 상기 접착제 부착 반도체 칩을 요철을 갖는 기판 또는 반도체 칩에 하중0.001～1MPa으로 접착하고, 접착제로 요철을 충전하는 공정을 포함하는 반도체장치의 제조에 이용할 수 있다.
얻어진 접착제 부착 반도체 칩(A1)은, 배선(4)에 기인하는 요철을 갖는 기판(3) 또는 와이어(2)에 기인하는 요철을 갖는 반도체 칩에, 접착제(b1)를 통해서 하중0.001～1MPa으로 접착되어, 접착제에 의해 요철이 충전된다 (도5).하중은 0.01～0.5MPa인 것이 바람직하고, 0.01～0.3MPa인 것이 보다 바람직하다. 하중이 0.001MPa미만이라면 보이드가 발생해 내열성이 저하하는 경향이 있고, 1MPa을 넘으면 반도체 칩이 파손하는 경향이 있다.
도 5는, 접착제 부착 반도체 칩을 와이어 본딩된 반도체 칩에 접착할 때의 공정의 1예를 나타나는 개략도이다.
본 발명에 있어서는, 접착제 부착 반도체 칩을 기판 또는 반도체 칩에 접착할 때에, 기판의 배선, 반도체 칩의 와이어 등의 요철을 가열하는 것이 바람직하다. 가열 온도는, 60～240℃인 것이 바람직하고, 100～180℃인 것이 보다 바람직하다. 60℃ 미만이라면 접착성이 저하하는 경향이 있고, 240℃ 을 넘으면 기판이 변형하고, 휘어짐이 커지는 경향이 있다. 가열 방법으로서는, 기판 또는 반도체 칩을 미리 가열한 열판에 접촉시키거나, 기판 또는 반도체 칩에 적외선 또는 마이크로파를 조사하거나, 열풍을 내뿜는 등 의 방법을 들 수 있다.
본 발명에 있어서는, 특정한 수지조성을 갖는 접착시트를 사용하는 것에 의해, 다이싱시에 접착시트나 웨이퍼가 회전칼에 의해 절삭 되어 생긴 절삭 부스러기가, 절단후의 세정시나 칩 픽업시에 다이싱 테이프로부터 실형태에 박리하지 않도록 할 수가 있다. 또한, 층구조를 다층화하고, 특히, 플로우의 낮은 층과 높은 층을 적층한 접착시트, 또는, 용융점도의 높은 층과 낮은 층을 적층한 접착시트는, 배선회로 및 와이어의 충전성과 상하의 반도체 칩과의 절연성이 뛰어나다.
또한, 본 발명의 접착시트는, 배선회로 및 와이어의 충전성이 양호하며, 반도체장치의 제조에 있어서, 웨이퍼와 접착시트를 동시에 절단하는 다이싱공정에서의 절단성이 뛰어나기 때문에, 다이싱의 속도를 빠르게 할 수가 있다. 그 때문에, 본 발명의 접착시트에 의하면, 반도체장치의 수율의 향상, 제조 속도의 향상을 꾀하는 것이 가능해진다.
더욱이, 본 발명의 접착시트는, 반도체장치의 제조에 있어서의 반도체 칩과 기판이나 하층의 칩 등의 지지부재와의 접착 공정에 있어서, 접착 신뢰성이 뛰어난 접착시트로서 사용할 수가 있다. 즉, 본 발명의 접착시트는, 반도체탑재용 지지부재에 반도체 칩을 설치할 경우에 필요한 내열성, 내습성, 절연성을 갖고, 또한 작업성이 뛰어난 것이다.
[실시예]
[접착시트의 조성과 제조방법]
(실시예1)
에폭시 수지로서 비스페놀 F형 에폭시 수지(에폭시 당량160, 도토(東都)화성주식회사제 상품명 YD-8170C을 사용)30 중량부, 크레졸 노볼락형 에폭시 수지(에폭시 당량210, 도토화성주식회사제 상품명 YDCN-703을 사용)10 중량부; 에폭시 수지의 경화제로서 페놀 노볼락 수지(대일본잉카 화학공업주식회사제 상품명 플라이오펜 LF2882을 사용)27중량부; 에폭시기(基) 함유 아크릴계 공중합체(共重合體)로서 에폭시기 함유 아크릴 고무(겔 퍼미에이션 크로마토그래피에 의한 중량평균 분자량 80만, 글리시딜 메타클리레이트 3중량％、Tg은 -7℃、나가세켐텍스 주식회사제 상품명 HTR-860P-3DR를 사용)28중량부;경화 촉진제로서 이미다졸계 경화 촉진제(시코쿠 화성공업주식회사제 큐어졸 2PZ-CN을 사용)0.1중량부; 실리카 필러(아도마파인 주식회사제, SO-C2(비중:2.2g/cm3, 모스경도7, 평균 입경0.5μm, 비(比)표면적6.0m2/g)을 사용)95 중량부;실란 커플링제로서 (일본 유니카 주식회사제 상품명 A-189을 사용)0.25 중량부 및 (일본유니카 주식회사제 상품명 A-1160을 사용)0.5 중량부;로 이루어지는 조성물에, 시클로헥사논을 가해서 교반혼합하고, 진공 탈기해서 접착제 니스를 얻었다.
이 접착제 니스를, 두께50μm의 하나레형 처리한 폴리에틸렌텔레프탈레이트필름위로 도포하고, 90℃ 10 분간, 120℃에서 5분간가열 건조해서 막두께가 75μm의 도막(塗膜)으로 해서 B 스테이지 상태의 접착시트를 제작했다. 이 필름의 플로우는 757μm였다.
가공해야 할 반도체 웨이퍼(A)(두께80μm)에 접착시트(b)을 60℃에서 라미네이트 하고, 단부를 절단했다. 이것에 다이싱 테이프(1)을 핫 롤 라미네이터(DuPont제 Riston)에서 25℃에서 라미네이트하였다(도 3). 이때 다이싱 테이프에는 후루가와 전공(주)제 (UC3004M-80)을 이용했다. 다이싱 테이프의 막두께는, 100μm였다.
(실시예2)
제1의 접착제층으로서 HS-230(두께10μm)과, 제2의 접착제층으로서 실시예1와 같은 접착시트를 60℃에서 라미네이트하고, 제1 및 제2의 접착제층을 갖는 다층 접착시트를 제작했다. 제1의 접착제층과 제2의 접착제층이 접합된 상태에서의 플로우량을 측정한 바, 제1의 접착제층은200μm, 제2의 접착제층은 758μm였다.
가공해야 할 반도체 웨이퍼(A)(두께80μm)에, 제2의 접착제층이 반도체 웨이퍼(A)에 접하도록 다층 접착시트를 60℃에서 라미네이트 하고, 단부를 절단했다. 이것에 다이싱 테이프(1)을, 다이싱 테이프(1)위로 제2의 접착제층(b)이 적층되도록 배치하고, 이것들을 핫 롤 라미네이터(DuPont제 Riston)에서 25℃에서 라미네이트하였다(도 4). 이때 다이싱 테이프에는 후루가와 전공(주)제 (UC3004M-80)을 이용했다. 다이싱 테이프의 막두께는, 100μm였다.
(실시예3)
막두께를 50μm으로 한 것 외에는, 실시예1과 같이 접착시트를 제작했다.
(비교예1)
필러를 사용하지 않는 것 외에는 실시예1과 같이 시료를 작성했다. 접착시트의 플로우는 2000μm였다.
(실시예4～8 및 비교예2, 3)
필러 및 에폭시기 함유 아크릴 고무의 함유량을, 표1에 나타내는 양으로 변경한 것 외에는, 실시예1과 같이 접착시트를 제작했다.
[평가 항목]
(1)경화후의 탄성율
C 스테이지 상태의 접착시트의 170℃의 탄성율을 동적 점탄성 측정장치(리올로지사제, DVE-V4)을 이용해서 측정했다 (샘플 사이즈: 길이20mm, 폭4mm, 온도범위 -30～200℃、승온(昇溫)속도5℃／min, 인장모드, 10Hz, 자동정하중).
(2)접착력
120℃ 의 핫플레이트상에서, 반도체 칩(5mm각)을 금도금 기판(동박부(銅箔付) 플레이크 기판 전해금 도금(Ni:5μm, Au:0.3μm))위로 접착시트를 이용해서 접착하고, 130℃、 30min +170℃、1h 큐어했다. 이 시료가 에 대해 85℃／85％RH, 48h 흡습후의 260℃에서의 용단 강도를 측정했다.
(3)라미네이트성
핫 롤 라미네이터(60℃、0.3m/분, 0.3MPa)로 폭10mm의 접착시트와 웨이퍼를 접합하여, 그 후, 접착시트를 TOYOBALWIN제 UTM-4-100형 텐시론을 이용하여, 25℃의 분위기중으로, 90°의 각도에서, 50mm/분의 인장 속도로 벗겼을 때의 90°필 강도를 구했다. 90° 필 강도가 30N/m이상인 경우는 라미네이트성 양호(○), 90°필 강도가 30N/m미만인 경우는 라미네이트성 불량(×)으로 했다.
(4)플로우
접착시트와 PET필름을 1×2cm의 직사각형 종이형태로 타발(打拔)한 샘플에 대해서, 열압착 시험 장치(테스터 산업(주)제)를 이용해서 열판온도 100℃、압력1MPa로 18초간 프레스한 후, 샘플의 단부에서 밀려나온 수지의 길이를 광학현미경으로 측정하고, 이것을 플로우량으로 했다.
(5)다이싱성
접착시트, 다이싱 테이프가 붙은 반도체 웨이퍼에, 다이싱커터를 이용해서 다이싱하고, 더 세정, 건조를 행하여 접착시트 첨부 반도체 칩을 얻었다. 그 때, 반도체 칩의 측면의 크랙의 최대높이와 수지의 보푸라기의 길이를 측정하고, 그것들이, 30μm이하인 경우는 ○, 30μm초과인 경우는 ×이라고 했다.
(6)충전성, 내(耐)리플로우크랙(reflow crack)성, 내온도 사이클성
접착제 부착 반도체 칩과, 두께25μm의 폴리이미드 필름을 기재에 이용한 높이10μm의 요철을 갖는 배선 기판을 0.1MPa, 1s, 160℃의 조건에서 접합한 반도체장치 샘플(일면에 땜납볼을 형성)을 제작하고, 충전성, 내열성을 조사했다.
충전성의 평가는, 반도체 칩의 단면을 연마하고, 광학현미경으로 배선 기판의 요철부근 등을 관찰하고, 지름 5μm이상의 공극의 유무를 조사하는 것에 의해 행한다. 지름 5μm이상의 공극이 없는 것을 ○, 있는 것을 ×이라고 했다. 내열성의 평가 방법에는, 내(耐)리플로우크랙(reflow crack)성과 내온도 사이클 시험을 적용했다.
내(耐)리플로우 크랙성의 평가는, 샘플 표면의 최고온도가 260℃에서 이 온도를 20초간 유지하도록 온도설정한 IR리플로우 화로에 샘플을 통과시키고, 실온에서 방치하는 것에 의해 냉각하는 처리를 2회 반복한 샘플중의 크랙을,육안과 초음파현미경으로 관찰(觀察)했다. 시료10개 전부에서 크랙이 발생하지 않고 있는 것을 ○로 하고 1개 이상 발생하고 있었던 것을 ×로 했다.
내온도 사이클성은, 샘플을 -55℃분위기에 30분간 방치하고, 그 후 125℃의 분위기에 30분간 방치하는 공정을 1사이클로서, 1000 사이클 후에 있어서 초음파현미경을 이용해서 박리나 크랙 등의 파괴가 시료 10 전부에서 발생하지 않고 있는 것을 ○, 1개이상 발생한 것을 ×이라고 했다.
(7)와이어 충전성
반도체 칩 및 접착시트와, 반도체 칩 상에 높이 60μm이 되도록 금 와이어(지름25μm)을 배선한 반도체 칩을 0.1MPa, 1s, 160℃의 조건에서 접합한 샘플에 대해서 충전성을 평가했다. 반도체 칩의 단면을 연마하고, 광학현미경으로 와이어 부근에 지름5μm이상의 공극의 유무를 조사했다. 지름5μm이상의 공극이 없는 것을 ○, 있는 것을 ×로 했다.
(8)경화전의 탄성율
B 스테이지 상태의 접착시트의 25℃ 및 80℃의 탄성율을 동적 점탄성 측정장치(리올로지사제, DVE-V4)을 이용해서 측정했다(샘플 사이즈: 길이 20mm, 폭4mm, 온도범위 -30～200℃、승온속도5℃／min, 인장모드, 10Hz, 자동정하중).
(9)용융점도
접착시트의 용융점도는, 하기의 평행 평판 플라스토메타법에 의해 측정, 산출한 값을 이용했다. 즉, 접착시트를 라미네이트하고, 두께100～300μm의 필름을 제작한다. 이것을 지름 11.3mm의 원형에 타발한 것을 시료로 해서 100℃ 에 있어서, 하중 3.0kgf에서 5초간 가압하고, 가압 전후의 시료의 두께로부터, 식1을 이용해서 용융점도를 산출했다. 실시예2의 필름에 관해서는 각 층의 용융점도를 측정한 바, 제1층의 접착제층은 32만Pa?s, 제2층의 접착제층은 2640Pa?s였다.
Figure 112009046259616-pat00001
[수1]
(식중, Z0는 하중을 가하기 전의 접착시트의 두께, Z는 하중을 가한 후의 접 착시트의 두께, V는 접착시트의 부피, F는 가한 하중, t는 하중을 가한 시간을 나타낸다.)
샘플의 작성 방법에 대해서 자세하게 설명하면, 접착시트 단체의 두께가 100μm미만일 경우는, 접착시트를 복수매수 접합하여 100～300μm의 두께로 한다. 두께가 100～300μm이면 측정값을 재현성 좋게 얻을 수 있기 때문이다. 예컨대 접착시트 단체의 두께가 40μm일 경우는, 접착시트를 3～7장 접합하면 좋다. 또한, 접합하는 조건은 샘플에 의해 다르지만, 측정 중에 접합면에 있어서 박리가 생기지 않도록 하면 좋고, 보통 그 접착시트의 경화가 진행하지 않는 조건에서 접합한다.
평가 결과를 표1에 나타낸다.
[표1]
Figure 112009046259616-pat00002
Figure 112009046259616-pat00003
실시예1～8은 다이싱성이 양호하며, 기판이나 와이어의 요철의 충전성도 양호하다. 비교예1～3은 어느것이나 다이싱성이 불량하다.
이상으로, 본 발명에 대해서 실시예를 이용해서 설명해 왔지만, 이하의 작용 효과를 나타내는 것을 알았다. 본 발명의 접착시트를 이용했을 경우는, 반도체장치를 제조할 때의 다이싱공정에 있어서, 웨이퍼와 접착시트를 양호하게 절단가능하다. 또한, 다이싱시의 반도체 칩이 날아가는 것도 없고, 픽업성도 양호하다. 또한, 반도체 칩과 요철을 갖는 기판, 와이어 첨부 반도체 칩과의 접착공정에 있어서, 충전성이 뛰어나고, 또 반도체 탑재용 지지부재에 반도체 칩을 설치할 경우에 필요한 내열성, 내습성을 갖고, 또한 작업성이 뛰어나다. 이로부터, 본 발명의 접착시트에 의하면, 반도체장치의 신뢰성의 향상과 함께, 반도체장치의 가공 속도, 수율의 향상을 꾀하는 것이 가능해진다.
도 1은, CSP의 1실시형태를 나타내는 단면도이다.
도 2는, 스택드(stacked)CSP의 1실시형태를 나타내는 단면도이다.
도 3은, 본 발명의 접착시트, 반도체 웨이퍼, 및 다이싱 테이프의 1실시형태를 나타내는 단면도이다.
도 4는, 본 발명의 다층 접착시트, 반도체 웨이퍼, 및 다이싱 테이프의 1실시형태를 나타내는 단면도이다.
도 5는, 본 발명의 접착시트를 이용한 접착제 부착 반도체 칩을, 와이어 본딩 된 칩에 접착할 때의 공정의 1실시형태를 나타내는 개략도이다.
도 6은, 본 발명의 기재필름 첨부 접착시트의 1실시형태를 나타내는 단면도이다.
도 7은, 본 발명의 기재필름 첨부 다층 접착시트의 1실시형태를 나타내는 단면도이다.
도 8은, 본 발명의 접착제 부착 반도체 칩의 1실시형태를 나타내는 단면도이다.

Claims (5)

  1. 다이싱 테이프 일체형 접착시트를 웨이퍼에 라미네이트하고, 상기 웨이퍼 및 접착시트를 절단하여, 반도체칩과 접착제로 이루어지는 접착제 부착 반도체칩을 얻는 공정과,
    기판에서 와이어로 접속된 다른 반도체칩에, 상기 접착제 부착 반도체칩을, 그 접착제로 상기 와이어에 기인하는 요철을 충전하도록 0.001~1MPa 의 압착하중으로 압착하는 공정을 가지는 반도체장치의 제조방법으로서,
    상기 접착시트가, 수지 100 중량부에 대하여 필러를 40~120 중량부 함유하는 반도체장치의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 접착시트의 두께가 10~250㎛인 반도체장치의 제조방법.
  4. 제1항에 있어서,
    상기 다이싱테이프 일체형 접착시트가 다이싱테이프와 접착시트를 적층한 것인 반도체장치의 제조방법.
  5. 제1항에 있어서,
    상기 접착시트가 고분자량 성분 15~40 중량% 및 에폭시수지를 포함한 열경화성 성분 60~85 중량%을 포함하는 수지 100 중량부와, 필러 40~120 중량부를 함유하는 접착제조성물을 이용하여 이루어지는 접착시트인 것을 특징으로 하는 반도체장치의 제조방법.
KR1020097015877A 2004-04-20 2005-04-20 접착시트, 반도체장치, 및 반도체장치의 제조방법 KR101165131B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2004-124118 2004-04-20
JP2004124118 2004-04-20
JP2004351605 2004-12-03
JPJP-P-2004-351605 2004-12-03
PCT/JP2005/007529 WO2005103180A1 (ja) 2004-04-20 2005-04-20 接着シート、半導体装置、及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067024117A Division KR20070004100A (ko) 2004-04-20 2005-04-20 접착시트, 반도체장치, 및 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20090090404A KR20090090404A (ko) 2009-08-25
KR101165131B1 true KR101165131B1 (ko) 2012-07-12

Family

ID=35196956

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097015877A KR101165131B1 (ko) 2004-04-20 2005-04-20 접착시트, 반도체장치, 및 반도체장치의 제조방법
KR1020067024117A KR20070004100A (ko) 2004-04-20 2005-04-20 접착시트, 반도체장치, 및 반도체장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020067024117A KR20070004100A (ko) 2004-04-20 2005-04-20 접착시트, 반도체장치, 및 반도체장치의 제조방법

Country Status (5)

Country Link
US (2) US8017444B2 (ko)
KR (2) KR101165131B1 (ko)
CN (1) CN101714513B (ko)
TW (1) TWI360153B (ko)
WO (1) WO2005103180A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
JP2007270125A (ja) * 2006-03-08 2007-10-18 Hitachi Chem Co Ltd 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
JP5157229B2 (ja) * 2006-04-11 2013-03-06 日立化成株式会社 接着シート
WO2008010547A1 (fr) * 2006-07-19 2008-01-24 Sekisui Chemical Co., Ltd. Ruban de découpage de puce liant et procédé de fabrication de puce semi-conductrice
US7836342B2 (en) * 2006-09-15 2010-11-16 Nokia Corporation Providing maintenance access via an external connector
JP5364991B2 (ja) * 2006-10-24 2013-12-11 日立化成株式会社 半導体用接着剤組成物、半導体用接着シート及び半導体装置
JP4988531B2 (ja) * 2006-12-18 2012-08-01 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
US20080203566A1 (en) * 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
JP5476673B2 (ja) * 2007-04-02 2014-04-23 日立化成株式会社 接着シート
KR101273871B1 (ko) * 2007-04-19 2013-06-11 세키스이가가쿠 고교가부시키가이샤 다이싱ㆍ다이본딩 테이프 및 반도체칩의 제조 방법
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
JP5524465B2 (ja) * 2007-10-24 2014-06-18 日立化成株式会社 接着シート及びこれを用いた半導体装置およびその製造方法
JP4360446B1 (ja) * 2008-10-16 2009-11-11 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
US20120114934A1 (en) * 2009-05-13 2012-05-10 Megumi Kodama Bonding sheet
JP5802400B2 (ja) * 2011-02-14 2015-10-28 日東電工株式会社 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法
JP2012167174A (ja) * 2011-02-14 2012-09-06 Lintec Corp 接着剤組成物、接着シートおよび半導体装置の製造方法
EP2693476A4 (en) * 2011-03-31 2014-10-15 Mitsubishi Chem Corp LAMINATED THREE-DIMENSIONAL INTEGRATED CIRCUIT AND INTERLAYER LOAD MATERIAL FOR INTEGRATED LAMINATED THREE-DIMENSIONAL CIRCUIT
US20120275088A1 (en) * 2011-04-27 2012-11-01 Huang Wayne W Multi-layer adhesive assemblies for electronic devices
KR101704891B1 (ko) * 2012-04-26 2017-02-08 후루카와 덴키 고교 가부시키가이샤 필름 형상 접착제용 조성물 및 그의 제조방법, 필름 형상 접착제, 및, 필름 형상 접착제를 이용한 반도체 패키지 및 그의 제조방법
JP5924145B2 (ja) * 2012-06-12 2016-05-25 日立化成株式会社 フィルム状接着剤、接着シート、及び半導体装置の製造方法
WO2014058058A1 (ja) * 2012-10-11 2014-04-17 日立化成株式会社 粘着剤組成物及びフィルム状粘着剤
JP6175515B2 (ja) * 2013-01-23 2017-08-02 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング アンダーフィル組成物およびそれを使用したパッケージング工程
US9871898B2 (en) 2013-05-08 2018-01-16 Apple Inc. Ceramic cover for electronic device housing
US10428253B2 (en) * 2013-07-16 2019-10-01 Hitachi Chemical Company, Ltd Photosensitive resin composition, film adhesive, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer, and semiconductor device
JP6247871B2 (ja) * 2013-09-13 2017-12-13 東京応化工業株式会社 積層体、積層体形成キットおよび積層体形成方法
US20180230337A1 (en) * 2014-10-20 2018-08-16 Sekisui Plastics Co., Ltd. Tacky gel sheet having adhesive applications, method for producing same, method for fixing a pair of objects, and composite material
CN106459719A (zh) 2015-04-29 2017-02-22 株式会社Lg化学 用于半导体的粘合剂组合物、用于半导体的粘合膜和切割管芯粘结膜
DE102015113297A1 (de) * 2015-08-12 2017-02-16 Eppstein Technologies Gmbh Verbundsystem zur Rückseitenkontaktierung von Photovoltaik-Modulen
KR102012789B1 (ko) 2016-03-28 2019-08-21 주식회사 엘지화학 반도체 장치
US9640514B1 (en) * 2016-03-29 2017-05-02 Globalfoundries Inc. Wafer bonding using boron and nitrogen based bonding stack
JP2017177315A (ja) * 2016-03-31 2017-10-05 デクセリアルズ株式会社 接着フィルムの切断方法、接着フィルム、及び巻装体
JP6889398B2 (ja) * 2017-07-20 2021-06-18 昭和電工マテリアルズ株式会社 放熱性ダイボンディングフィルム及びダイシングダイボンディングフィルム
KR102429210B1 (ko) * 2018-01-30 2022-08-03 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치의 제조 방법 및 필름형 접착제
SG11202100176VA (en) 2018-07-11 2021-04-29 Showa Denko Materials Co Ltd Method for manufacturing semiconductor device, heat-curable resin composition, and dicing-die attach film
KR20200080904A (ko) 2018-12-27 2020-07-07 한화글로벌에셋 주식회사 본드플라이 및 이의 제조방법
WO2020136904A1 (ja) * 2018-12-28 2020-07-02 日立化成株式会社 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
JP7298404B2 (ja) 2019-09-06 2023-06-27 株式会社レゾナック 半導体装置の製造方法
CN115769694A (zh) 2020-07-03 2023-03-07 昭和电工材料株式会社 半导体装置及其制造方法
KR102519212B1 (ko) * 2020-08-19 2023-04-10 주식회사 엘지화학 반도체 접착용 수지 조성물 및 이를 이용한 반도체용 접착 필름

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002265888A (ja) * 2001-03-15 2002-09-18 Hitachi Chem Co Ltd 接着フィルムおよびその用途ならびに半導体装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU615730B2 (en) * 1988-04-07 1991-10-10 Kanegafuchi Chemical Industry Co. Ltd. Pressure-sensitive adhesive material
JP3411748B2 (ja) * 1996-05-09 2003-06-03 日立化成工業株式会社 接着剤付き金属箔、接着シート及び多層配線板
JP3787889B2 (ja) 1996-05-09 2006-06-21 日立化成工業株式会社 多層配線板及びその製造方法
JP3792327B2 (ja) * 1996-12-24 2006-07-05 日立化成工業株式会社 熱伝導性接着剤組成物及び該組成物を用いた熱伝導性接着フィルム
JP3915940B2 (ja) * 1997-06-10 2007-05-16 日立化成工業株式会社 絶縁層用接着フィルム
JP3347026B2 (ja) * 1997-07-23 2002-11-20 株式会社巴川製紙所 電子部品用接着テープ
JP3825247B2 (ja) 1999-11-30 2006-09-27 日立化成工業株式会社 接着剤組成物の製造方法、接着剤組成物、接着フィルム、半導体搭載用配線基板及び半導体装置
KR100928104B1 (ko) 2000-02-15 2009-11-24 히다치 가세고교 가부시끼가이샤 접착 필름
KR100894208B1 (ko) 2000-03-31 2009-04-22 히다치 가세고교 가부시끼가이샤 접착제 조성물, 그의 제조 방법, 이것을 사용한 접착 필름,반도체 탑재용 기판 및 반도체 장치
JP2001279217A (ja) 2000-03-31 2001-10-10 Hitachi Chem Co Ltd 接着剤組成物、難燃性接着剤組成物、接着フィルム、半導体搭載用配線基板及び半導体装置とその製造方法
JP4505769B2 (ja) 2000-03-31 2010-07-21 日立化成工業株式会社 接着フィルム、接着フィルムを備えた半導体搭載用配線基板、半導体装置及びその製造方法
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2002146324A (ja) * 2000-11-16 2002-05-22 Hitachi Chem Co Ltd 接着剤組成物とそれを用いた接着部材と半導体搭載用基板と半導体装置
US6388313B1 (en) * 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
JP2002359346A (ja) 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
US20020180020A1 (en) * 2001-06-01 2002-12-05 Chih-Wen Lin Three-dimension multi-chip stack package technology
US6803081B2 (en) * 2001-06-26 2004-10-12 National Starch And Chemical Investment Holding Corporation Radiation curable adhesive
SG118084A1 (en) * 2001-08-24 2006-01-27 Micron Technology Inc Method and apparatus for cutting semiconductor wafers
JP2004043762A (ja) 2001-08-27 2004-02-12 Hitachi Chem Co Ltd 接着シート並びに半導体装置及びその製造方法
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
JP3912076B2 (ja) * 2001-11-09 2007-05-09 日立化成工業株式会社 接着シートならびに半導体装置およびその製造方法
JP4165072B2 (ja) 2002-01-15 2008-10-15 日立化成工業株式会社 接着剤組成物、接着フィルム、半導体搭載用配線基板及び半導体装置とその製造方法
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4228582B2 (ja) 2002-04-10 2009-02-25 日立化成工業株式会社 接着シートならびに半導体装置およびその製造方法
JP4300393B2 (ja) 2002-07-04 2009-07-22 日立化成工業株式会社 接着シート並びに半導体装置及びその製造方法
JP3912223B2 (ja) 2002-08-09 2007-05-09 富士通株式会社 半導体装置及びその製造方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US7030489B2 (en) * 2003-07-31 2006-04-18 Samsung Electronics Co., Ltd. Multi-chip module having bonding wires and method of fabricating the same
US20110135911A1 (en) * 2008-08-07 2011-06-09 Hiroshi Maenaka Insulating sheet and multilayer structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002265888A (ja) * 2001-03-15 2002-09-18 Hitachi Chem Co Ltd 接着フィルムおよびその用途ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
US8017444B2 (en) 2011-09-13
KR20070004100A (ko) 2007-01-05
US20110287250A1 (en) 2011-11-24
TWI360153B (en) 2012-03-11
TW200539291A (en) 2005-12-01
CN101714513B (zh) 2012-05-30
US20070241434A1 (en) 2007-10-18
KR20090090404A (ko) 2009-08-25
CN101714513A (zh) 2010-05-26
WO2005103180A1 (ja) 2005-11-03

Similar Documents

Publication Publication Date Title
KR101165131B1 (ko) 접착시트, 반도체장치, 및 반도체장치의 제조방법
JP4816871B2 (ja) 接着シート、半導体装置、及び半導体装置の製造方法
JP5524465B2 (ja) 接着シート及びこれを用いた半導体装置およびその製造方法
JP2007270125A (ja) 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
JP5364991B2 (ja) 半導体用接着剤組成物、半導体用接着シート及び半導体装置
JP5380806B2 (ja) 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
KR20110036698A (ko) 다이싱ㆍ다이 본드 필름의 제조 방법
KR20070106033A (ko) 반도체 장치의 제조 방법
JP4957064B2 (ja) 半導体装置及びその製造方法
JP5691244B2 (ja) フィルム状接着剤、接着シート及び半導体装置
JP4401625B2 (ja) 接着シート
WO2019151260A1 (ja) 半導体装置の製造方法及び接着フィルム
JP5272284B2 (ja) 接着シート、半導体装置及び半導体装置の製造方法
JP2008308675A (ja) 接着シート及び金属付き接着フィルム
JP4534100B2 (ja) 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置
WO2019220540A1 (ja) 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ
JP6662074B2 (ja) 接着フィルム
JP5585542B2 (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法
WO2011155406A1 (ja) 熱硬化型ダイボンドフィルム
JP7322897B2 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
JP5805925B2 (ja) ダイボンディングフィルム及びこれを用いた半導体装置
JP2009135506A (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法
JPWO2020065783A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
CN111630641B (zh) 半导体装置的制造方法及膜状粘接剂
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 6