JP2002359346A - 半導体装置および半導体チップの積層方法 - Google Patents

半導体装置および半導体チップの積層方法

Info

Publication number
JP2002359346A
JP2002359346A JP2001163395A JP2001163395A JP2002359346A JP 2002359346 A JP2002359346 A JP 2002359346A JP 2001163395 A JP2001163395 A JP 2001163395A JP 2001163395 A JP2001163395 A JP 2001163395A JP 2002359346 A JP2002359346 A JP 2002359346A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
semiconductor chip
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001163395A
Other languages
English (en)
Inventor
Koji Miyata
浩司 宮田
Yasuki Fukui
靖樹 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001163395A priority Critical patent/JP2002359346A/ja
Priority to US10/156,821 priority patent/US20020180025A1/en
Publication of JP2002359346A publication Critical patent/JP2002359346A/ja
Priority to US11/398,636 priority patent/US20060197211A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 薄型化された半導体装置および半導体チップ
の積層方法を提供する。 【解決手段】 基板１に第一のチップ３と第二のチップ
７とが積層されている。そして、第一のチップ３に設け
られた第一のパッド４と第二のチップ７に設けられた第
二のパッド６とに同一の信号が入力されるように互いの
パッドを接続する。つまり、第一のパッド４を有する第
一のチップ３と、該第一のパッド４に対して折り返し対
称となる位置に配置された第二のパッド６を有する第二
のチップ７とを積層することにより、薄型化された半導
体装置を提供することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、特に、単一パッケージ内に複数個の半導
体チップを積層して搭載する半導体装置および半導体チ
ップの積層方法に関するものである。
【０００２】
【従来の技術】近年、携帯電話等の携帯端末には、ネッ
トワークを介して電子メールやゲーム等の情報をダウン
ロードできるようになっている。これに伴い、携帯端末
に搭載するメモリ等には、付加価値や容量の増大が求め
られている。一般に、メモリの容量の増加を図るために
単一パッケージ内に複数個の半導体チップを積層するパ
ッケージが用いられている。
【０００３】半導体チップを積層する方法として、基板
と積層する半導体チップとをワイヤで電気的に接続する
ワイヤボンディング法が広く採用されている。該ワイヤ
ボンディング法を用いてパッケージを製造する場合、す
でに基板に積層されている半導体チップのワイヤボンデ
ィングされている部分を損なわないように製造する必要
がある。
【０００４】このとき、基板に積層されている半導体チ
ップよりも小さい半導体チップを新たに積層する場合に
は、新たに積層する半導体チップが、積層されている半
導体チップのワイヤボンディングされている部分と重な
らないため、ワイヤボンディングされている部分を損な
うことはない。しかし、基板に積層されている半導体チ
ップと同じ種類の半導体チップや同じ形状（外形）の半
導体チップを積層する場合には、新たに積層する半導体
チップが、積層されている半導体チップのワイヤボンデ
ィングされている部分と重なり、ワイヤボンディングさ
れている部分を損なう場合があるという問題点が生じ
る。
【０００５】上記の問題点を解決するために、積層する
半導体チップと半導体チップとの間に約２００μｍ
（０．００８インチ）のスペーサを封入した半導体装置
（ＵＳＰ５，２９１，０６１号公報参照）、半導体チッ
プの周縁部が中央部に比べ肉薄に形成された段差部を有
し、該段差部にワイヤボンディングを行う半導体装置
（特開平６−２４４３６０号公報参照）、積層する半導
体チップと半導体チップとの間に接着層を設けている半
導体装置（特開平１０−２７８８０号公報参照）および
第一の半導体チップをフェースダウンで基板に接続し、
第二の半導体チップをフェースアップで積層する半導体
装置等が提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記提
案されている半導体装置には、種々の問題点がある。
【０００７】先ず、積層する半導体チップと半導体チッ
プとの間にスペーサを封入した半導体装置では、図８に
示すように、第一の半導体チップ５１に接続されたボン
ディングワイヤ（ワイヤ）５３と第二の半導体チップ５
２とが接触しないように封入するスペーサ５４の厚さを
十分に厚くする必要がある。
【０００８】すなわち、第一の半導体チップ５１に設け
られた電気接続パッド５６に接続されたボンディングワ
イヤ５３の、電気接続パッド５６からの高さが、スペー
サ５４の厚さと近似した場合には、ボンディングワイヤ
５３と第二の半導体チップ５２との絶縁性が不十分にな
るという問題点が発生する。従って、スペーサ５４とし
て、厚さが十分厚いもの（例えば、約２００μｍ）を用
いなければならず、これにより、パッケージ（半導体装
置）を薄型化し難いという問題点がある。
【０００９】また、ワイヤボンディングされている位置
には、スペーサ５４を配置することができない。従っ
て、新たに積層された第二の半導体チップ５２へワイヤ
ボンディングを行う場合、スペーサ５４よりも外側へ突
き出された（オーバーハングしている）状態でワイヤボ
ンディングを行わざるを得ない。この結果、第二の半導
体チップ５２は、振動し易くなるので、ワイヤボンディ
ングを行う方法としては、フォワードワイヤボンディン
グ法しか採用できない。なお、フォワードワイヤボンデ
ィング法とは、先ず半導体チップ側にワイヤを接続し、
次に基板側にワイヤを接続する方法を示す。また、フォ
ワードワイヤボンディング法とは逆の順序、すなわち、
先ず基板側にワイヤを接続し、次に半導体チップ側にワ
イヤを接続する方法をリバースワイヤボンディング法と
称する。
【００１０】一般にフォワードワイヤボンディング法で
は、半導体チップ側の接続されたワイヤが盛り上がり形
状になってしまうため、第一の半導体チップ５１からボ
ンディングワイヤ５３が浮いてしまう（電気接続パッド
５６からの高さが高くなる）。従って、半導体チップの
多積層化を行う場合、パッケージを薄くすることが困難
になる。
【００１１】また、フォワードワイヤボンディング法の
場合、ワイヤの高さを低く抑えるためには、リバースワ
イヤボンディング法に比べて、基板側のワイヤを接続す
る場所（ワイヤボンドターミナル）を外側へ配置する必
要がある。従って、パッケージ（半導体装置）の大きさ
を小さくすることが困難になる。
【００１２】次に、半導体チップの周縁部が中央部に比
べて肉薄に形成された段差部を有し、該段差部にワイヤ
ボンディングを行う半導体装置では、図９に示すよう
に、従来の工程と比較して、周縁部を削る工程が必要に
なる。このとき、半導体チップの切断を行う工程では、
素子が形成されている面を保護するために、半導体ウエ
ハーの素子が形成されていない面（裏面）からの切断が
必要になる。また、裏面からの切断に伴い半導体ウエハ
ーまたは半導体チップの表裏を反転させる工程が必要に
なる。半導体チップの製造方法では、裏面から切断を行
うには、特殊な装置が必要になり、表裏を反転させる工
程も行わなければならない。従って、上記の列記した理
由から製造コストが増大するという問題点が生じる。
【００１３】また、半導体チップの構造上、第二の半導
体チップ５２の段差部には絶縁がなされていない。この
ため、パッケージの薄型化を行うために、半導体チップ
の厚さを薄くする、または、中央部と段差部との段差を
大きくする場合には、ボンディングワイヤ５３と第二の
半導体チップ５２との絶縁性が不十分になったり、段差
部の強度が弱くなり、第二の半導体チップ５２の破損
（半導体チップクラック）等が発生したりする場合があ
る。
【００１４】上記の段差部にワイヤボンディングを行う
方法としては、積層する半導体チップと半導体チップと
の間にスペーサを封入した半導体装置の場合と同様に、
フォワードワイヤボンディング法しか採用できない。従
って、上述したように、半導体チップの多積層化を行う
場合、パッケージを薄くすること、および、パッケージ
を小さくすることが困難になる。
【００１５】次に、積層される半導体チップ間に接着層
を設けている半導体装置では、図１０に示すように、バ
ンプ５７と第二の半導体チップ５２との絶縁性を十分確
保しなければならないために、接着層５５の厚さおよび
領域をコントロールすることが困難である。また、ボイ
ドの混入、接着剤の染みだし（ブリード）等による基板
の汚染および積層した第二の半導体チップ５２の傾き等
が発生する場合があるという問題点が生じる。
【００１６】さらに、半導体チップを多積層化した場
合、基板の汚染、半導体チップの高さおよび半導体チッ
プの傾き等が顕著に現れるため、上記の問題点が少なく
安定した製造を行うことが困難になる。また、パッケー
ジの薄型化を行うために、接着層５５を薄くした場合、
ボンディングワイヤ５３と第二の半導体チップ５２との
絶縁性が不十分になる場合があるという問題点が生じ
る。
【００１７】上記積層される第一の半導体チップ５１と
第二の半導体チップ５２との間に接着層５５を設けてい
る半導体装置の半導体チップをワイヤボンディングする
方法としては、積層する半導体チップ間にスペーサを封
入した半導体装置の場合と同様に、フォワードワイヤボ
ンディング法しか採用できない。従って、上述したよう
に、半導体チップの多積層化を行う場合、パッケージを
薄くすること、および、パッケージを小さくすることが
困難になる。
【００１８】次に、第一の半導体チップを基板に対して
フェースダウンに接続し、第二の半導体チップを、基板
に対してフェースアップに積層する半導体装置では、図
１１に示すように、あらかじめ、第一の半導体チップ５
１に設けられている電気接続パッド５６に金、半田等で
バンプ５７を形成し、基板５８に第一の半導体チップ５
１を接続しなけばならない。このため、第一の半導体チ
ップ５１を切断（ダイシング）する前のウエハー段階、
または、ダイシング後の半導体チップ単体の段階でバン
プ５７を形成しなければならず、製造コストが高くなる
という問題点が生じる。
【００１９】また、上記従来の半導体装置のいずれの場
合にも、半導体チップを多積層化する際、ワイヤの高さ
を低くできないため、半導体チップを封止樹脂（図示せ
ず）を用いて封止する際、ワイヤ流れが発生する場合が
あるという問題点が生じる。
【００２０】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、安定して半導体チップを積
層させることができ、薄型化された半導体装置および半
導体チップの積層方法を提供することにある。
【００２１】
【課題を解決するための手段】本発明の半導体装置は、
上記の課題を解決するために、複数の半導体チップが積
層された半導体装置であって、第一の半導体チップに
は、第二の半導体チップが有する電気接続パッドと折り
返し対称となる位置に電気接続パッドが配置されてお
り、第一の半導体チップの電気接続パッドと、対応する
第二の半導体チップの電気接続パッドとが互いに対向し
て接続されていることを特徴としている。
【００２２】また、本発明の半導体装置は、上記の課題
を解決するために、複数の半導体チップが積層された半
導体装置であって、第一の半導体チップの電気接続パッ
ドと、第二の半導体チップの電気接続パッドとが互いに
対向して接続されており、互いに接続されている電気接
続パッドには、同一の信号が入力されるようになってい
ることを特徴としている。
【００２３】ここで、「第一の半導体チップの電気接続
パッドと、対応する第二の半導体チップの電気接続パッ
ドとが互いに対向して」とは、第一の半導体チップの素
子が形成されている面と第二の半導体チップの素子が形
成されている面とが対向しており、かつ、それぞれの半
導体チップの素子が形成されている面には、電気接続パ
ッドが配置されていることである。また、「折り返し対
称となる位置」とは、第一の半導体チップと第二の半導
体チップとを対向させたとき、同一の信号が入力される
電気接続パッド同士が対向する位置にあることを示す。
つまり、接続されている電気接続パッドには、同一の信
号が入力されるようになっている。具体的には、例え
ば、第一の半導体チップと第二の半導体チップとに、同
じ種類で、かつ、同じ大きさの半導体チップを用いた場
合には、第二の半導体チップに設けられている第二の電
気接続パッドは、第一の半導体チップに設けられている
第一の電気接続パッドの配置に対して、線対称（第一の
半導体チップの素子が形成されている面の、任意の一辺
を対称軸として線対称）の位置に配置されている。
【００２４】上記の構成によれば、第一の半導体チップ
と第二の半導体チップとを対向させたとき、それぞれの
半導体チップに設けられている電気接続パッドは接続さ
れており、かつ、接続されている電気接続パッドから第
一の半導体チップと第二の半導体チップとに同じ信号が
入力されるようになっている。つまり、同一の信号が入
力される電気接続パッド同士が接続されている。これに
より、１つの信号が入力されたとき、第一の半導体チッ
プと第二の半導体チップとを同時に駆動させることが可
能になる。従って、２つの半導体チップの電気接続パッ
ドで、１つの配線を共有することができるので、従来
の、それぞれの半導体チップに対して配線を行う構成に
比べて、薄型化された半導体装置を提供することができ
る。
【００２５】また、上記の構成によれば、第一の半導体
チップと第二の半導体チップとは対向しており、電気的
に接続されている。つまり、対向している電気接続パッ
ド同士が接続されているので、第一の半導体チップと第
二の半導体チップとの絶縁性を考慮する必要がない。従
って、従来、第一の半導体チップと第二の半導体チップ
との絶縁性を確保するために設けられているスペーサま
たは接着層を形成する必要がない。これにより、より薄
型化された半導体装置を提供することができる。
【００２６】本発明の半導体装置は、上記の課題を解決
するために、上記第一の半導体チップおよび第二の半導
体チップの電気接続パッドと、基板とがボンディングワ
イヤにより接続されていることが好ましい。
【００２７】ボンディングワイヤで接続する方法は、特
殊な装置を必要とせずに、既存の装置で電気接続パッド
と基板とを接続することができる。
【００２８】本発明の半導体装置は、上記の課題を解決
するために、上記第一の半導体チップと第二の半導体チ
ップとが同一種類の半導体チップであることが好まし
い。
【００２９】上記の構成によれば、同一種類の半導体チ
ップは、入力される信号の数が同じであり、半導体チッ
プを積層する際、同一の信号が入力される接続部（第一
の半導体チップと第二の半導体チップとのそれぞれの電
気接続パッドが接続されている部分）の数を多くするこ
とができる。また、同一種類の半導体チップであれば、
半導体チップを製造する際に、一方の半導体チップに対
して、電気接続パッドの位置が反転された半導体チップ
を製造することは簡単である。すなわち、半導体チップ
を対向させたとき、同一信号を入力する電気接続パッド
が対向する位置にある半導体チップを簡単に実現でき
る。
【００３０】また、同一種類の半導体チップで構成され
ていることにより、異なる種類の半導体チップからなる
構成に比べて、駆動能力を増大させた半導体装置を提供
することができる。
【００３１】また、装置の駆動に必要（重要）な半導体
チップを複数枚積層しておくことにより、一方の半導体
チップが壊れても他方の半導体チップで駆動し続けるこ
とができる。従って、同一種類の半導体チップで構成す
ることにより、信頼性のある半導体装置を提供すること
ができる。
【００３２】本発明の半導体装置は、上記の課題を解決
するために、上記同一種類の半導体チップは、メモリチ
ップであることが好ましい。
【００３３】メモリチップは、一般的に、入力信号の数
が、他の半導体チップに比べて少ないので、折り返し対
称の設計が容易である。従って、上記の半導体装置の製
造が簡単になり、適切に本発明で実施することができ
る。
【００３４】また、多数のメモリチップを効率的に搭載
することにより、記憶容量をさらに増大させた半導体装
置を提供することができる。
【００３５】本発明の半導体装置は、上記の課題を解決
するために、上記第一の半導体チップと第二の半導体チ
ップとには、それぞれ入力信号に応じて動作状態を選択
する選択部が設けられていることが好ましい。
【００３６】また、本発明の半導体装置は、上記の課題
を解決するために、上記接続されている第一の半導体チ
ップと第二の半導体チップとの電気接続パッドの一方が
ダミーパッドであることが好ましい。
【００３７】上記の構成によれば、第一の半導体チップ
と第二の半導体チップとにはそれぞれ選択部が設けられ
ている。そして、上記選択部に信号が入力された場合、
または、選択部に特定の信号が入力された場合、該選択
部を有している半導体チップは、動作（駆動若しくは待
機等）することができる。つまり、他方の半導体チップ
の影響を受けることなく、それぞれの半導体チップを独
立して動作させることが可能になる。
【００３８】また、接続されている第一の半導体チップ
と第二の半導体チップとの電気接続パッドの一方をダミ
ーパッドとすることで、容易にそれぞれの半導体チップ
を独立して動作させることが可能になる。
【００３９】本発明の半導体チップの積層方法は、上記
の課題を解決するために、複数の半導体チップを積層す
る半導体チップの積層方法であって、第一の半導体チッ
プと、該第一の半導体チップの電気接続パッドに対して
折り返し対称となる位置に配置された電気接続パッドを
有する第二の半導体チップとの各電気接続パッドを対向
させる工程と、上記第一の半導体チップの電気接続パッ
ドと、対応する第二の半導体チップの電気接続パッドと
を互いに接続する接続工程とを含むことを特徴としてい
る。
【００４０】上記の構成によれば、第一の半導体チップ
の電気接続パッドは、第二の半導体チップの電気接続パ
ッドに対して、折り返し対称（ミラー反転）となる位置
に配置されている。つまり、接続されている電気接続パ
ッドには、同一の信号が入力されるようになっている。
これにより、基板と第一の半導体チップおよび第二の半
導体チップとを接続する配線（ワイヤ）を共有すること
ができるので、配線の本数を少なくすることができる。
【００４１】また、上記の構成によれば、第一の半導体
チップと第二の半導体チップとが接続されている。つま
り、対向している電気接続パッド同士が接続されている
ので、第一の半導体チップと第二の半導体チップとの絶
縁性を考慮する必要がない。従って、従来、第一の半導
体チップと第二の半導体チップとの絶縁性を確保するた
めに設けられているスペーサまたは接着層を形成する必
要がない。これにより、より薄く半導体チップを積層す
ることができる。
【００４２】本発明の半導体チップの積層方法は、上記
の課題を解決するために、上記接続工程にリバースワイ
ヤボンディング法を用いることが好ましい。
【００４３】フォワードワイヤボンディング法とは逆の
順序、すなわち、先ず基板側にワイヤを接続し、次に半
導体チップ側にワイヤを接続する方法をリバースワイヤ
ボンディング法という。
【００４４】リバースワイヤボンディング法は、フォワ
ードワイヤボンディング法と比べて、半導体チップに設
けられている電気接続パッドからのワイヤの高さを低く
することができる。また、フォワードワイヤボンディン
グ法に比べて、ワイヤボンドターミナルの位置を半導体
チップの近くに配置することができる。従って、より薄
型化され、かつ、小型化された半導体装置を提供するこ
とができる。
【００４５】また、上記の構成によれば、ワイヤボンデ
ィング処理に際して、半導体チップの外側の表面（封止
剤と接触する面）には、バンプが形成されない。従っ
て、封止剤で封止部を形成するとき、従来のように、封
止剤と接触する面に形成されているバンプの高さを考慮
する必要がなく、封止剤の量を少なくすることができ
る。これにより、半導体チップの多積層化が容易であ
り、かつ薄型化された半導体装置を提供することができ
る。
【００４６】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図３に基づいて説明すれば、
以下の通りである。
【００４７】本実施の形態の半導体装置は、複数の半導
体チップが積層された半導体装置であって、第一の半導
体チップには、第二の半導体チップの有する電気接続パ
ッドと折り返し対称となる位置に対応する電気接続パッ
ドが設けられており、第一の半導体チップの電気接続パ
ッドと第二の半導体チップの電気接続パッドとが対向し
て接続されている構成である。
【００４８】また、本実施の形態の半導体チップの積層
方法は、第一の半導体チップと、該第一の半導体チップ
の電気接続パッドと折り返し対称となる位置に対応する
電気接続パッドを有する第二の半導体チップを対向させ
る工程と、上記第一の半導体チップの電気接続パッド
と、対応する第二の半導体チップの電気接続パッドとを
互いに接続する接続工程とを含む構成である。
【００４９】以下に、半導体チップに設けられた電気接
続パッドと基板とがワイヤボンディング法によって接続
されている構成について説明する。なお、以下に詳細に
説明するが、電気接続パッドと基板とを接続する方法と
しては、ワイヤボンディング法に限定されるものではな
い。
【００５０】本実施の形態の半導体装置は、半導体チッ
プが２個積層されている半導体装置を例示している。半
導体装置は、図１に示すように、基板１、接着層２、第
一のチップ（第一の半導体チップ）３、第一のパッド
（電気接続パッド）４、バンプ（ワイヤバンプ）５、第
二のパッド（電気接続パッド）６、第二のチップ（第二
の半導体チップ）７、層間接着層８、ワイヤ９、ワイヤ
ボンドターミナル１０を備えている。また、２つの半導
体チップ（チップ）を区別しない場合は、単にチップと
称する。また、２つの電気接続パッド（パッド）を区別
しない場合は、単にパッドと称する。
【００５１】基板１には、接着層２を介して第一のチッ
プ３および第二のチップ７が積層されている。該基板１
としては、例えば、ワイヤボンドターミナル１０を有す
るリードフレームや、ポリイミド樹脂、ＢＴレジン（ビ
スマレイミド・トリアジン）樹脂等で製作された有機基
板等を使用することができるが、特に限定されるもので
はなく、任意の基板を用いることができる。該基板１上
には、図示しない配線パターンが形成されている。
【００５２】接着層２を形成する接着剤としては、液状
接着剤またはシート状接着剤等を使用することができる
が、第一のチップ３の、基板１に積層する面（素子が形
成されていない面）の全領域に均一に塗布され、基板１
と接着できるものであれば、上記接着剤の材料および種
類については、特に限定されるものではない。
【００５３】第一のチップ３の素子が形成されている面
には第一のパッド４が設けられており、第二のチップ７
の素子が形成されている面には第二のパッド６が設けら
れている。上記第一のチップ３と第二のチップ７との種
類については、同じ種類のチップを用いてもよく、異な
る種類のチップを用いてもよく、特に限定されるもので
はない。上記第一のパッド４および第二のパッド６の配
置については、後で詳細に述べる。
【００５４】層間接着層８を形成する接着剤としては、
液状のエポキシ系接着剤や、異方性導電性を有する液状
接着剤またはシート状接着剤等を使用することができる
が、特に限定されるものではない。また、層間接着層８
を形成する接着剤としては、接着層２を形成する接着剤
と同じ種類のものを用いてもよいし、異なる種類のもの
を用いてもよい。
【００５５】バンプ５は、ワイヤボンディング法を用い
て、基板と第一のチップ３および第二のチップ７とを接
続する際に形成される。従って、第一のパッド４および
第二のパッド６と基板１とを接続するために、ワイヤボ
ンディング法以外の接続方法を採用した場合、バンプ５
は形成されない場合がある。該バンプ５の材料として
は、金や半田が好適に用いられるが、特に限定されるも
のではない。
【００５６】一般的に、チップには、多くの電気信号
（信号）が入力または出力され、それぞれの信号が入力
または出力される端子、すなわち、チップ表面に設けら
れたパッドが形成されている。
【００５７】従って、第一のチップ３上には複数の第一
のパッド４が設けられており、第二のチップ７上には複
数の第二のパッド６が設けられている。そして、複数の
第一のパッド４および複数の第二のパッド６には、種々
の信号が入力されている。
【００５８】そして、第一のチップ３と第二のチップ７
とが同一の種類、または、異なる種類であっても、第一
のチップ３と第二のチップ７とには、共通の信号が入力
される端子が存在する。具体的には、例えば、電源を供
給する端子等が挙げられる。
【００５９】本実施の形態にかかる半導体装置の、第一
のパッド４と第二のパッド６とは、バンプ５を介して互
いに接続されている。そして、複数の第一のパッド４と
複数の第二のパッド６とが接続されたそれぞれの部分に
は、同一の信号が入力されるようになっている。すなわ
ち、第一のチップ３と第二のチップ７とを対向させたと
き、同一の信号が入力される第一のパッド４と第二のパ
ッド６とが、折り返し対称（ミラー反転）となる位置に
配置されている。上記折り返し対称となる位置とは、第
一のパッド４と第二のパッド６とのチップを対向させた
とき、接続するパッド同士に同一の信号が入力されるよ
うなパッドの配置のことである。具体的には、例えば、
第一のチップ３と第二のチップ７として、同じ種類で、
かつ、同じ大きさのチップを用いた場合には、第二のチ
ップ７に設けられている第二のパッド６は、第一のチッ
プ３に設けられている第一のパッド４の配置に対して、
線対称（第一のチップ３の素子が形成されている面の、
任意の一辺を対称軸として線対称）の位置に配置されて
いる。
【００６０】このように、第一のパッド４と第二のパッ
ド６とが接続されている部分に、同一の信号が入力でき
るようになっている。従って、第一のパッド４と第二の
パッド６との各対には、同一の信号を入力すればよいの
で、基板１と第一のパッド４および第二のパッド６とを
接続しているワイヤ９を共有化することができる。これ
により、それぞれのチップに対して、ワイヤが１本ずつ
接続されている従来構成に比べて、薄型化された半導体
装置を提供することができる。
【００６１】上記、第一のチップ３と第二のチップ７と
に、同じ種類のチップを用いる場合には、第一のパッド
４および第二のパッド６に入力される信号の種類や数
は、同じまたは類似している。従って、第一のチップ３
と第二のチップ７とに、同じ種類のチップを用いること
が、１つのワイヤを共用できるパッドの数およびワイヤ
の数が多くなるので好ましい。
【００６２】また、上記第一のチップ３と第二のチップ
７とが、異なる種類のチップを用いるときには、同一の
信号が入力される第一のパッド４および第二のパッド６
が対向する位置（折り返し対称）に配置されていればよ
い。
【００６３】また、チップの種類や外形、パッドの数に
より、例えば、第一のパッド４と第二のパッド６とが接
続された部分において、第一のパッド４（第一のチップ
３）のみに有効な信号が入力される場合がある。このよ
うな場合には、一方のチップ（第一のチップ３）のみに
有効な信号が、他方のチップ（第二のチップ７）に入力
されないようにする必要がある。具体的には、例えば、
チップに必要でない信号が入力されるパッドとチップの
内部回路とを接続しない、すなわち、チップに設けられ
たパッドに必要でない信号が入力されないように任意の
パッドには内部の回路とは接続されていないダミーパッ
ド（選択部）を用いる、または、入力される信号を選択
する回路（選択部）に接続されているパッド（チップイ
ネーブルパッド）を用いる等の方法が挙げられるが、特
に限定されるものではない。
【００６４】また、例えば、第一のチップ３と第二のチ
ップ７とに入力される信号の数が異なる場合には、入力
される信号の数が少ない側のチップには、内部回路に接
続されていないパッドを設ければよく、特に限定される
ものではない。上記選択部は、第一のチップ３と第二の
チップ７とに入力される信号が選択できるようになって
いればよい。また、該選択部としては、一方をダミーパ
ッドとする、入力信号を判断する回路を設ける等が挙げ
られるが、特に限定されるものでない。
【００６５】また、第一のチップ３と第二のチップ７と
を独立して駆動させる方法としては、具体的には、例え
ば、第一のチップ３にはハイアクティブの信号が入力し
たときのみに駆動することができるように設計された回
路（選択部）を組み込んでおき、第二のチップ７にはロ
ーアクティブの信号が入力したときのみに駆動すること
ができるように設計された回路（選択部）を組み込んで
おくことにより、それぞれのチップを独立して駆動させ
る方法や、それぞれのチップのみに信号が入力すること
ができるパッド（選択部）を設けておき、該パッドに信
号が入力されたときのみ、対応するチップを駆動させる
方法等が挙げられるが、特に限定されるものではない。
また、第一のチップ３と第二のチップ７とを独立して駆
動させる場合、第一のチップ３と第二のチップ７とは、
同じ種類のチップでもよく、異なる種類のチップでもよ
い。
【００６６】また、第一のチップ３と第二のチップ７と
にメモリチップを用いることもできる。メモリチップ
は、他の半導体チップに比べると、入力する信号の数が
少ない。従って、一方のメモリチップに対して、ミラー
反転されたメモリチップの製造は容易である。これによ
り、第一のチップ３と第二のチップ７とにメモリチップ
を用いた場合、共有できるワイヤ９の本数を多くするこ
とができる。また、第一のチップ３と第二のチップ７と
のどちらか一方のみをメモリチップとしてもよい。
【００６７】本実施の形態にかかる半導体装置の基板１
と第一のパッド４および第二のパッド６とを接続する方
法としては、リバースワイヤボンディング法を用いて接
続を行っている。ワイヤボンディング法には、大別して
フォワードワイヤボンディング法とリバースワイヤボン
ディング法との２つの方法がある。なお、フォワードワ
イヤボンディング法とは、先ず半導体チップ側にワイヤ
を接続し、次に基板側にワイヤを接続する方法である。
また、フォワードワイヤボンディング法とは逆の順序、
すなわち先ず基板側にワイヤを接続し、次にチップ側に
ワイヤを接続する方法をリバースワイヤボンディング法
という。
【００６８】リバースワイヤボンディング法は、フォワ
ードワイヤボンディング法と比べて、チップに設けられ
ているパッドからのワイヤの高さを低くすることができ
る。従って、リバースワイヤボンディング法を採用する
ことにより、半導体装置をより一層薄型化することがで
きる。
【００６９】しかし、本発明の半導体装置の、基板とパ
ッドとを接続する方法としては、フォワードワイヤボン
ディング法やリバースワイヤボンディング法に限定され
るものではない。
【００７０】本実施の形態にかかる半導体装置では、基
板１に第一のチップ３と第二のチップ７とが積層されて
いる例について説明したが、積層するチップの数は任意
に決めることができ、特に限定されるものではない。任
意のチップを積層した後は、封止剤で封止部１１を形成
してチップを外部環境および外部応力等から保護する。
チップが実装されている半導体装置を図２に示す。封止
剤としては、熱硬化性樹脂を用いることができ、具体的
には、エポキシ樹脂、シリコーン樹脂等が好適に用いる
ことができる。また、基板１のチップが実装されている
面の裏面（反対側の面）には、基板１と半導体装置の外
部とを電気的に接続する外部端子（外部接続用端子）１
３が設けられている。
【００７１】また、本実施の形態にかかる半導体装置
は、基板１に第一のチップ３と第二のチップ７とが積層
されている構成である。このとき、バンプ５は、第一の
チップ３に設けられている第一のパッド４と第二のチッ
プ７に設けられている第二のパッド６との間に形成され
ている。つまり、封止部１１を形成するために例えば、
封止剤を塗布する場合、封止剤を塗布する第二のチップ
７の面は、素子が形成されていない面であり、バンプ５
が形成されていない。従って、封止部１１を形成する
際、従来のように、封止剤と接触する面に形成されてい
るバンプの高さを考慮する必要がなく、封止剤の量を少
なくすることができる。
【００７２】上記構成の半導体装置の製造方法の一例に
ついて、図３（ａ）〜図３（ｈ）を参照して説明する。
なお、半導体装置の製造方法は、下記、例示の方法にの
み限定されるものではない。また、以下の説明では、第
一の半導体チップと第二の半導体チップとが同じ種類の
半導体チップであり、基板と電気接続パッドとがリバー
スワイヤボンディング法によって接続されている場合に
ついて説明する。
【００７３】まず、図３（ａ）に示すように、接着層２
を形成する接着剤を、第一のチップ３の素子が形成され
ていない面（素子が形成されている面に対して裏面）の
全領域に塗布し、配線パターン１２が設けられた基板１
の、配線パターン１２が形成されている面に接着および
積層する（第１工程）。このとき、第一のチップ３の素
子が形成されている面には、第一のパッド４が設けられ
ている。上記接着層２の厚さとしては、特に限定される
ものではないが、パッケージの薄型化を考慮して、１５
〜３０μｍ程度がより好ましい。
【００７４】次に、図３（ｂ）に示すように、第一のチ
ップ３に設けられている第一のパッド４にバンプ５を形
成する（第２工程）。該バンプ５の高さとしては、特に
限定されるものではないが、パッケージの薄型化を考慮
すると、４０〜６０μｍの程度が好ましい。
【００７５】次に、図３（ｃ）に示すように、配線パタ
ーン１２上に形成されているワイヤボンドターミナル１
０から第一のパッド４上に形成されているバンプ５へリ
バースワイヤボンディング法を用いてワイヤ９を接続す
る（第３工程）。
【００７６】次に、図３（ｄ）に示すように、第一のチ
ップ３の第一のパッド４上に形成されたバンプ５に、第
二のパッド６を有する第二のチップ７を積層する（第４
工程）。このとき、第一のチップ３に形成されている第
一のパッド４と、第二のチップ７に形成されている第二
のパッド６とが、ミラー反転するように積層する。すな
わち、第一のパッド４と第二のパッド６とが接続される
部分（各対）に同一の信号が入力されるように積層す
る。また、第一のチップ３と第二のチップ７とを積層す
る際、それぞれのチップをセレクトするチップイネーブ
ルパッド（図示しない）が互いに異なる位置となるよう
に積層する。該異なる位置とは、一方のチップイネーブ
ルパッドと他方のチップイネーブルパッドとが電気的に
接続されない位置を示している。また、このとき、第一
のチップ３の素子が形成されている面と第二のチップ７
の素子が形成されている面とは対向している。
【００７７】次に、図３（ｅ）に示すように、第一のチ
ップ３に設けられている第一のパッド４と、対応する第
二のチップ７に設けられている第二のパッド６とが重な
るように位置を調節する。そして、第二のチップ７に圧
力と熱とを加えることにより、第一のパッド４と第二の
パッド６とをバンプ５を介して互いに接続する（第５工
程）。このとき、第二のチップ７に加える圧力は１チッ
プあたり５００〜２０００ｇ、熱は１００〜３００℃程
度が適当である。
【００７８】次に、図３（ｆ）に示すように、接着剤を
用いて、第一のチップ３と第二のチップ７との間に層間
接着層８を形成する（第６工程）。該接着剤としては、
特に限定されるものではないが、液状のエポキシ系接着
剤が好適に使用される。また、層間接着層８を形成する
方法としては、上記の方法に限定されるものではない。
例えば、第３工程の後、つまり、第二のパッド６をバン
プ５に積層する前に、第二のチップ７に異方性導電性の
液状接着剤またはシート状接着剤等を塗布し、第４工程
を行うことにより、層間接着層８を形成してもよい。こ
のとき、第５工程において、接着剤の硬化と、第二のチ
ップ７に圧力と熱とを加えることによる第一のパッド４
と第二のパッド６との接続とが同時に行われる。
【００７９】次に、図３（ｇ）に示すように、第一のチ
ップ３、第二のチップ７、ワイヤ９およびワイヤボンド
ターミナル１０を含む配線パターン１２等を外的環境、
外的応力等から保護するために、封止剤を用いて封止部
１１を形成する（第７工程）。このとき、封止方法とし
ては、トランスファーモールド、インジェクションモー
ルド、液状樹脂の塗布、液状樹脂の印刷等が挙げられる
が、特に限定されるものではない。
【００８０】次に、図３（ｈ）に示すように、ワイヤ９
によってチップのパッドと接続された配線パターン１２
から半導体装置の外部へ、電極を引き出すために、外部
端子１３を形成する（第８工程）。このとき、外部端子
１３は、基板１を通して配線パターン１２と電気的に接
続されている。外部端子１３は、半田等から構成されて
いる場合が多いが、特に限定されるものではない。
【００８１】上記第１〜第８工程を順に行うことによ
り、同一の信号が入力されるパッドが互いに接続された
半導体装置が製造される。また、他の実施の形態におい
ても説明するが、チップを２枚以上積層する場合には、
第１〜第６工程を任意の回数だけ繰り返すことにより、
任意の枚数のチップが積層された半導体装置を製造する
ことができる。
【００８２】なお、第３工程においては、ワイヤボンデ
ィング法（リバースボンディング法）を採用してワイヤ
９の接続を行っている。このとき、バンプ５を形成し
て、ワイヤボンディング法を採用する理由としては、ワ
イヤボンディング法（フォワードワイヤボンディング法
およびリバースワイヤボンディング法）は、他のボンデ
ィング法に比べて、既存の装置を使用できるため低コス
トである、および、ワイヤボンディング法を採用するた
めには、バンプ５が必要である、等の理由が挙げられ
る。また、フォワードワイヤボンディング法を採用した
場合、ワイヤ高さ（パッドからのワイヤの高さ）は、１
３０〜１６０μｍ程度になり、リバースワイヤボンディ
ング法を採用した場合、ワイヤ高さは４０〜６０μｍ程
度になる。従って、リバースワイヤボンディング法を採
用することで、フォワードワイヤボンディング法に比べ
て、さらにパッケージの薄型化を図ることができる。
【００８３】また、上記製造方法の一例では、リバース
ボンディング法（ワイヤボンディング法）を採用してワ
イヤ９の接続を行っているが、他のボンディング方法を
採用してもよく、特に限定されるものではない。
【００８４】以上のように、本実施の形態にかかる半導
体装置は、第一のチップ３と第二のチップ７との素子が
形成されている面が対向しており、第一のパッド４と第
二のパッド６とがバンプ５を介して互いに接続されてい
る部分（各対）に同一の信号が入力されるようになって
いる構成である。
【００８５】上記の構成によれば、１つの信号が入力さ
れたとき、第一のチップ３と第二のチップ７とを同時に
駆動させることが可能になる。従って、２つのチップの
パッドで、１つの配線を共有することができるので、従
来のそれぞれのチップに対して配線を行う構成に比べ
て、半導体装置を薄型化することができる。
【００８６】また、本実施の形態にかかる半導体装置
は、基板１と第一のパッド４および第二のパッド６とが
リバースワイヤボンディング法を採用して接続されてい
ることが好ましい。
【００８７】上記の構成によれば、ワイヤボンディング
法は、他のボンディング法に比べて、既存の装置を用い
ることができるため、製造コストを抑えることができ
る。また、リバースワイヤボンディング法を採用するこ
とにより、フォワードワイヤボンディング法に比べて、
半導体装置をさらに薄型化することができる。
【００８８】〔実施の形態２〕本発明の実施の他の形態
について図４および図５に基づいて説明すれば、以下の
通りである。尚、説明の便宜上、前記実施の形態１の図
面に示した部材（構成）と同一の機能を有する部材（構
成）には、同一の符号を付記し、その説明を省略する。
【００８９】本実施の形態にかかる半導体装置は、図４
および図５に示すように、第二のチップ７に第三のチッ
プ（第三の半導体チップ）１６が接着層１５を介して積
層されており、該第三のチップ１６に設けられている複
数の第三のパッド１７が基板１と電気的に構成されてい
る構成である。該第三のチップ１６には、第三のパッド
（電気接続パッド）１７が設けられている。そして、第
三のパッド１７にはバンプ１８が形成されている。ま
た、第三のパッド１７と、基板１に形成された配線パタ
ーン（図示しない）に設けられているワイヤボンドター
ミナル２０とは、ワイヤ１９で接続されている。
【００９０】第三のチップ１６は、第一のチップ３およ
び第二のチップ７と同じ種類であってもよく、異なる種
類であってもよく、特に限定されるものではない。ま
た、第三のチップ１６は、第一のチップ３および第二の
チップ７と同じ外形（大きさ）であってもよく、小さく
てもよい。
【００９１】接着層１５を形成している接着剤として
は、層間接着層８を形成している接着剤と同じものを用
いてもよく、異なるものを用いてもよく、特に限定され
るものではない。
【００９２】ワイヤボンドターミナル２０は、第三のチ
ップ１６が第一のチップ３および第二のチップ７と同じ
種類である場合には、ワイヤボンドターミナル１０と同
じ位置に形成してもよく（ワイヤボンドターミナル１０
を用いてもよく）、異なる位置に形成してもよい。ま
た、ワイヤボンドターミナル２０をワイヤボンドターミ
ナル１０と異なる位置に形成する場合には、ワイヤボン
ドターミナル２０は、ワイヤボンドターミナル１０より
も外側（チップから距離が離れている）に形成されてい
る。その他の構成部材（構成）は、上記実施の形態１の
半導体装置と同一である。
【００９３】上記の半導体装置の製造方法としては、第
６工程の後、接着層１５を形成する接着剤を、第三のチ
ップ１６の素子が形成されている面に対して裏面（素子
が形成されていない面）の全領域に塗布し、第二のチッ
プ７の裏面に接着および積層する。このとき、第三のチ
ップ１６の素子が形成されている面には、第三のパッド
１７が設けられている。上記接着層１５の厚さとして
は、特に限定されるものではないが、第二のチップ７と
第三のチップ１６とが完全に絶縁されていればよく、パ
ッケージの薄型化を考慮して、１５〜３０μｍ程度がよ
り好ましい。
【００９４】次に、第三のパッド１７上にバンプ１８を
形成して、該バンプ１８と基板１に設けられているワイ
ヤボンドターミナル２０とを、フォワードワイヤボンデ
ィング法またはリバースワイヤボンディング法によって
接続する。このとき、第三のチップ１６と第二のチップ
７との間には、バンプ等が形成されていない。従って、
接着層１５の厚さは、絶縁性が確保できればよい。
【００９５】以上のように、本実施の形態にかかる半導
体装置は、基板１上に積層されている上記第二のチップ
（第二の半導体チップ）７に、さらに第三のチップ（第
三の半導体チップ）１６が接着層１５を介して積層され
ており、該第三のチップ１６に設けられている複数の第
三のパッド（電気接続パッド）１７が基板１と電気的に
接続されている構成である。
【００９６】これにより、さらに半導体チップを積層す
ることができ、かつ、薄型化された半導体装置を製造す
ることができる。
【００９７】〔実施の形態３〕本発明の実施の他の形態
について図６および図７に基づいて説明すれば、以下の
通りである。尚、説明の便宜上、前記実施の形態１およ
び２の図面に示した部材（構成）と同一の機能を有する
部材（構成）には、同一の符号を付記し、その説明を省
略する。
【００９８】本実施の形態にかかる半導体装置は、図６
および図７に示すように、第三のチップ１６に第四のチ
ップ（第四の半導体チップ）２２が、折り返し対称とな
る位置で積層された構成である。該第三のチップ１６に
設けられている第三のパッド１７と第四のチップ２２に
設けられている第四のパッド２１とは、ミラー反転して
おり、バンプ１８を介して接続されている。つまり、第
三のパッド１７と第四のパッド２１とが接続されている
各対には同一の信号が入力されるようになっている。ま
た、第三のチップ１６と第四のチップ２２との間には、
層間接着層２３が形成されている。その他の構成部材
（構成）は、前記実施の形態１および２の半導体装置と
同一である。
【００９９】第四のチップ２２は、第一のチップ３、第
二のチップ７および第三のチップ１６と同じ種類でもよ
く、異なる種類でもよく、特に限定されるものではな
い。しかし、第四のチップ２２は、第三のチップ１６と
接続されるため同じ形状（外形）で、かつ、同じ種類で
あることが好ましい。また、第三のチップ１６と第四の
チップ２２とはメモリチップでもよい。
【０１００】層間接着層２３を形成する接着剤として
は、特に限定されるものではないが、層間接着層８を形
成する接着剤と同じものを用いることが好ましい。
【０１０１】上記の半導体装置の製造方法としては、実
施の形態２において、バンプ１８とワイヤボンドターミ
ナル２０とをワイヤ１９で接続した後、バンプ１８に第
四のチップ２２に形成されている第四のパッド２１を積
層する。このとき、第三のチップ１６に形成されている
第三のパッド１７と、第四のチップ２２に形成されてい
る第四のパッド２１とが、ミラー反転の配置になるよう
に積層する。また、第三のチップ１６と第四のチップ２
２とを積層する際、それぞれのチップをセレクトするチ
ップイネーブルパッド（図示しない）が互いに異なる位
置となるように積層する。ただし、第一のチップ３およ
び第二のチップ７に、ハイアクティブまたはローアクテ
ィブの信号を識別する回路が形成されている場合には、
上記チップイネーブルパッドは、同じ位置に積層されて
いてもよい。
【０１０２】次に、第三のチップ１６に形成されている
第三のパッド１７と、対応する第四のチップ２２に形成
されている第四のパッド２１とが重なるように位置を調
節する。そして、第四のチップ２２に圧力と熱とを加え
ることにより、第三のパッド１７と第四のパッド２１と
をバンプ１８を介して互いに接続する。このとき、第四
のチップ２２に加える圧力および熱は、第二のチップ７
に加える圧力および熱と同程度であればよい。
【０１０３】以上のように、本実施の形態にかかる半導
体装置は、さらに第四のチップ（第四の半導体チップ）
２２が備えられ、かつ、第三のチップ（第三の半導体チ
ップ）１６の第三のパッド（電気接続パッド）１７と対
向する位置に第四のチップ２２の第四のパッド（電気接
続パッド）２１が設けられており、第三のチップ１６に
は、第四のチップ２２の有する第四のパッド２１と折り
返し対称となる位置に対応する第三のパッド１７が設け
られており、第三のチップ１６の第三のパッド１７と第
四のチップ２２の第四のパッド２１とが対向して接続さ
れている構成である。
【０１０４】これにより、さらに半導体チップの積層枚
数が増え、かつ、薄型化された半導体装置を製造するこ
とができる。
【０１０５】
【発明の効果】本発明の半導体装置は、以上のように、
第一の半導体チップには、第二の半導体チップが有する
電気接続パッドと折り返し対称となる位置に電気接続パ
ッドが配置されており、第一の半導体チップの電気接続
パッドと、対応する第二の半導体チップの電気接続パッ
ドとが互いに対向して接続されている構成である。
【０１０６】また、本発明の半導体装置は、以上のよう
に、第一の半導体チップの電気接続パッドと、第二の半
導体チップの電気接続パッドとが互いに対向して接続さ
れており、互いに接続されている電気接続パッドには、
同一の信号が入力されるようになっている構成である。
【０１０７】第一の半導体チップと第二の半導体チップ
とを対向させたとき、それぞれの半導体チップに設けら
れている電気接続パッドは接続されており、かつ、接続
されている電気接続パッドから第一の半導体チップと第
二の半導体チップとに同じ信号が入力されるようになっ
ている。つまり、同一の信号が入力される電気接続パッ
ド同士が接続されている。これにより、１つの信号が入
力されたとき、第一の半導体チップと第二の半導体チッ
プとを同時に駆動させることが可能になる。従って、２
つの半導体チップの電気接続パッドで、１つの配線を共
有することができるので、従来の、それぞれの半導体チ
ップに対して配線を行う構成に比べて、薄型化された半
導体装置を提供することができるという効果を奏する。
【０１０８】本発明の半導体装置は、以上のように、上
記第一の半導体チップおよび第二の半導体チップの電気
接続パッドと、基板とがボンディングワイヤにより接続
されていることが好ましい。
【０１０９】それゆえ、従来の装置を用いることができ
るという効果を奏する。
【０１１０】本発明の半導体装置は、以上のように、上
記第一の半導体チップと第二の半導体チップとが同一種
類の半導体チップであることが好ましい。
【０１１１】それゆえ、半導体チップを対向させたと
き、同一信号を入力する電気接続パッドが対向する位置
にある半導体チップを簡単に実現できるという効果を奏
する。
【０１１２】本発明の半導体装置は、以上のように、上
記同一種類の半導体チップは、メモリチップであること
が好ましい。
【０１１３】これにより、上記の半導体装置の製造が簡
単になり、適切に使用することができるという効果を奏
する。
【０１１４】本発明の半導体装置は、以上のように、上
記第一の半導体チップと第二の半導体チップとには、そ
れぞれ入力信号に応じて動作状態を選択する選択部が設
けられていることが好ましい。
【０１１５】また、本発明の半導体装置は、以上のよう
に、上記接続されている第一の半導体チップと第二の半
導体チップとの電気接続パッドの一方がダミーパッドで
あることが好ましい。
【０１１６】これにより、例えば、一方の半導体チップ
のみに信号が入力された場合、他方の半導体チップの影
響を受けることなく、それぞれの半導体チップを独立し
て駆動させることが可能になるという効果を奏する。
【０１１７】本発明の半導体チップの積層方法は、以上
のように、第一の半導体チップと、該第一の半導体チッ
プの電気接続パッドに対して折り返し対称となる位置に
配置された電気接続パッドを有する第二の半導体チップ
との各電気接続パッドを対向させる工程と、上記第一の
半導体チップの電気接続パッドと、対応する第二の半導
体チップの電気接続パッドとを互いに接続する接続工程
とを含む構成である。
【０１１８】それゆえ、基板と第一の半導体チップおよ
び第二の半導体チップとを接続する配線（ワイヤ）を共
有することができるので、配線の本数を少なくすること
ができる。また、第二の半導体チップと配線とを絶縁す
る必要がないので、半導体チップを薄く積層することが
できるという効果を奏する。
【０１１９】本発明の半導体チップの積層方法は、以上
のように、上記接続工程にリバースワイヤボンディング
法を用いることが好ましい。
【０１２０】リバースワイヤボンディング法は、フォワ
ードワイヤボンディング法と比べて、半導体チップに設
けられている電気接続パッドからのワイヤの高さを低く
することができる。また、フォワードワイヤボンディン
グ法に比べて、ワイヤボンドターミナルの位置を半導体
チップの近くに配置することができる。従って、半導体
チップを積層する際、より薄く、安定して積層すること
ができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態における半導体装置の要
部を示すものであり、半導体チップが積層された半導体
装置の概略の構成を示す断面図である。
【図２】本発明の実施の一形態における半導体装置の構
成を示す断面図である。
【図３】（ａ）〜（ｈ）は、図２における半導体装置の
製造工程を順に説明する説明図である。
【図４】本発明の実施の他の形態における半導体装置の
要部の構成を示す断面図である。
【図５】本発明の実施の他の形態における半導体装置の
要部の他の構成を示す断面図である。
【図６】本発明の実施の他の形態における半導体装置の
要部の他の構成を示す断面図である。
【図７】本発明の実施の他の形態における半導体装置の
要部の他の構成を示す断面図である。
【図８】積層される半導体チップの間にスペーサが封入
された構造の従来の半導体装置を説明する断面図であ
る。
【図９】半導体チップの周縁部が中央に対して肉薄に形
成された構造の従来の半導体装置を説明する断面図であ
る。
【図１０】半導体チップ相互間に接着層を介在させて積
層してなる構造の従来の半導体装置を説明する断面図で
ある。
【図１１】第１の半導体チップを基板にフェースダウン
で接続し、第２の半導体チップをフェースアップで積層
する構造の従来の半導体装置を説明する断面図である。
【符号の説明】
１ 基板 ３ 第一のチップ（第一の半導体チップ） ４ 第一のパッド（第一の電気接続パッド） ６ 第二のパッド（第二の電気接続パッド） ７ 第二のチップ（第二の半導体チップ） ９ ワイヤ（ボンディングワイヤ）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】複数の半導体チップが積層された半導体装
    置であって、 第一の半導体チップには、第二の半導体チップが有する
    電気接続パッドと折り返し対称となる位置に電気接続パ
    ッドが配置されており、 第一の半導体チップの電気接続パッドと、対応する第二
    の半導体チップの電気接続パッドとが互いに対向して接
    続されていることを特徴とする半導体装置。
  2. 【請求項２】複数の半導体チップが積層された半導体装
    置であって、 第一の半導体チップの電気接続パッドと、第二の半導体
    チップの電気接続パッドとが互いに対向して接続されて
    おり、 互いに接続されている電気接続パッドには、同一の信号
    が入力されるようになっていることを特徴とする半導体
    装置。
  3. 【請求項３】上記第一の半導体チップおよび第二の半導
    体チップの電気接続パッドと、基板とがボンディングワ
    イヤにより接続されていることを特徴とする請求項１ま
    たは２記載の半導体装置。
  4. 【請求項４】上記第一の半導体チップと第二の半導体チ
    ップとが同一種類の半導体チップであることを特徴とす
    る請求項１ないし３のいずれか１項に記載の半導体装
    置。
  5. 【請求項５】上記同一種類の半導体チップは、メモリチ
    ップであることを特徴とする請求項４記載の半導体装
    置。
  6. 【請求項６】上記第一の半導体チップと第二の半導体チ
    ップとには、それぞれ入力信号に応じて動作状態を選択
    する選択部が設けられていることを特徴とする請求項１
    ないし５の何れか１項に記載の半導体装置。
  7. 【請求項７】上記接続されている第一の半導体チップと
    第二の半導体チップとの電気接続パッドの一方がダミー
    パッドであることを特徴とする請求項１ないし６の何れ
    か１項に記載の半導体装置。
  8. 【請求項８】複数の半導体チップを積層する半導体チッ
    プの積層方法であって、 第一の半導体チップと、該第一の半導体チップの電気接
    続パッドに対して折り返し対称となる位置に配置された
    電気接続パッドを有する第二の半導体チップとの各電気
    接続パッドを対向させる工程と、 上記第一の半導体チップの電気接続パッドと、対応する
    第二の半導体チップの電気接続パッドとを互いに接続す
    る接続工程とを含むことを特徴とする半導体チップの積
    層方法。
  9. 【請求項９】上記接続工程にリバースワイヤボンディン
    グ法を用いることを特徴とする請求項８記載の半導体チ
    ップの積層方法。
JP2001163395A 2001-05-30 2001-05-30 半導体装置および半導体チップの積層方法 Pending JP2002359346A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001163395A JP2002359346A (ja) 2001-05-30 2001-05-30 半導体装置および半導体チップの積層方法
US10/156,821 US20020180025A1 (en) 2001-05-30 2002-05-30 Semiconductor device and method of stacking semiconductor chips
US11/398,636 US20060197211A1 (en) 2001-05-30 2006-04-06 Semiconductor device and method of stacking semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163395A JP2002359346A (ja) 2001-05-30 2001-05-30 半導体装置および半導体チップの積層方法

Publications (1)

Publication Number Publication Date
JP2002359346A true JP2002359346A (ja) 2002-12-13

Family

ID=19006376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163395A Pending JP2002359346A (ja) 2001-05-30 2001-05-30 半導体装置および半導体チップの積層方法

Country Status (2)

Country Link
US (2) US20020180025A1 (ja)
JP (1) JP2002359346A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
WO2006030662A1 (ja) * 2004-09-14 2006-03-23 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法
JP2006165209A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006183020A (ja) * 2004-04-20 2006-07-13 Hitachi Chem Co Ltd 接着シート、半導体装置、及び半導体装置の製造方法
KR100725458B1 (ko) 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
US8017444B2 (en) 2004-04-20 2011-09-13 Hitachi Chemical Company, Ltd. Adhesive sheet, semiconductor device, and process for producing semiconductor device
JP2012216836A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
US9508648B2 (en) 2011-03-31 2016-11-29 Mitsubishi Chemical Corporation Three-dimensional integrated circuit laminate, and interlayer filler for three-dimensional integrated circuit laminate

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
JP3729266B2 (ja) * 2003-02-24 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
US7863720B2 (en) * 2004-05-24 2011-01-04 Honeywell International Inc. Method and system for stacking integrated circuits
US7166924B2 (en) * 2004-08-17 2007-01-23 Intel Corporation Electronic packages with dice landed on wire bonds
CN101119931B (zh) * 2005-02-23 2011-12-14 株式会社野泽 氢氧化镁的制造方法
US7745897B2 (en) * 2005-05-27 2010-06-29 Aptina Imaging Corporation Methods for packaging an image sensor and a packaged image sensor
US7385282B2 (en) * 2005-10-19 2008-06-10 Chipmos Technologies Inc. Stacked-type chip package structure
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
TWI288959B (en) * 2006-03-17 2007-10-21 Chipmos Technologies Inc Chip package and wafer treating method for making adhesive chips
US7638880B2 (en) * 2006-03-17 2009-12-29 Chipmos Technologies Inc. Chip package
US20080308915A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
US20080308914A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
US20070252260A1 (en) * 2006-04-28 2007-11-01 Micron Technology, Inc. Stacked die packages
US8581380B2 (en) * 2006-07-10 2013-11-12 Stats Chippac Ltd. Integrated circuit packaging system with ultra-thin die
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
KR100829593B1 (ko) * 2007-04-30 2008-05-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR100866966B1 (ko) * 2007-05-10 2008-11-06 삼성전자주식회사 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지
US7669751B2 (en) * 2007-09-25 2010-03-02 Silverbrook Research Pty Ltd Method of forming low profile wire bonds between integrated circuits dies and printed circuit boards
US7768123B2 (en) 2007-09-26 2010-08-03 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
JP5342154B2 (ja) 2008-02-25 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20100056247A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 접착층을 구비하는 반도체 패키지
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
KR101013563B1 (ko) * 2009-02-25 2011-02-14 주식회사 하이닉스반도체 스택 패키지
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8372692B2 (en) * 2010-01-27 2013-02-12 Marvell World Trade Ltd. Method of stacking flip-chip on wire-bonded chip
US8659143B2 (en) * 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8687378B2 (en) * 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US9431364B2 (en) * 2013-01-07 2016-08-30 Cypess Semiconductor Corporation Multi-chip package assembly with improved bond wire separation
WO2018112687A1 (en) * 2016-12-19 2018-06-28 Intel Corporation Integrated circuit die stacks
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
US5949135A (en) * 1997-07-15 1999-09-07 Mitsubishi Denki Kabushiki Kaisha Module mounted with semiconductor device
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JPH11307719A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体装置
JP3418134B2 (ja) * 1999-02-12 2003-06-16 ローム株式会社 チップ・オン・チップ構造の半導体装置
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6483190B1 (en) * 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6522015B1 (en) * 2000-09-26 2003-02-18 Amkor Technology, Inc. Micromachine stacked wirebonded package
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
US20020093108A1 (en) * 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
JP2002329836A (ja) * 2001-05-02 2002-11-15 Mitsubishi Electric Corp 半導体装置および配線フィルム
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253693A (ja) * 2003-02-21 2004-09-09 Nec Corp 半導体装置
JP2006183020A (ja) * 2004-04-20 2006-07-13 Hitachi Chem Co Ltd 接着シート、半導体装置、及び半導体装置の製造方法
US8017444B2 (en) 2004-04-20 2011-09-13 Hitachi Chemical Company, Ltd. Adhesive sheet, semiconductor device, and process for producing semiconductor device
WO2006030662A1 (ja) * 2004-09-14 2006-03-23 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法
JP4578220B2 (ja) * 2004-12-07 2010-11-10 パナソニック株式会社 半導体装置
JP2006165209A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4619104B2 (ja) * 2004-12-14 2011-01-26 パナソニック株式会社 半導体装置
KR100725458B1 (ko) 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
JP2008160119A (ja) * 2006-12-20 2008-07-10 Stats Chippac Ltd 集積回路パッケージシステム
US8242607B2 (en) 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
KR101485972B1 (ko) 2006-12-20 2015-01-23 스태츠 칩팩 엘티디 옵셋 적층된 다이를 구비한 집적회로 패키지 시스템
JP2012216836A (ja) * 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
US9508648B2 (en) 2011-03-31 2016-11-29 Mitsubishi Chemical Corporation Three-dimensional integrated circuit laminate, and interlayer filler for three-dimensional integrated circuit laminate
US9847298B2 (en) 2011-03-31 2017-12-19 Mitsubishi Chemical Corporation Three-dimensional integrated circuit laminate, and interlayer filler for three-dimensional integrated circuit laminate

Also Published As

Publication number Publication date
US20060197211A1 (en) 2006-09-07
US20020180025A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
KR100461220B1 (ko) 반도체 장치 및 그의 제조방법
US6353263B1 (en) Semiconductor device and manufacturing method thereof
US7973310B2 (en) Semiconductor package structure and method for manufacturing the same
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP3839323B2 (ja) 半導体装置の製造方法
JP4409455B2 (ja) 半導体装置の製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
US7911045B2 (en) Semiconductor element and semiconductor device
JP5215244B2 (ja) 半導体装置
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2005340389A (ja) 半導体装置及びその製造方法
JP2000208698A (ja) 半導体装置
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
JP2001144218A (ja) 半導体装置及び半導体装置の製造方法
WO2007026392A1 (ja) 半導体装置およびその製造方法
WO2006106569A1 (ja) 積層型半導体装置及びその製造方法
JP2000101016A (ja) 半導体集積回路装置
JP4175138B2 (ja) 半導体装置
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
TW200536089A (en) Multiple stacked die window csp package and method of manufacture
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2007214238A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050809