JP2006173214A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006173214A
JP2006173214A JP2004360648A JP2004360648A JP2006173214A JP 2006173214 A JP2006173214 A JP 2006173214A JP 2004360648 A JP2004360648 A JP 2004360648A JP 2004360648 A JP2004360648 A JP 2004360648A JP 2006173214 A JP2006173214 A JP 2006173214A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
conductor pattern
electronic circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004360648A
Other languages
English (en)
Other versions
JP4619104B2 (ja
Inventor
Tomoaki Kuroishi
友明 黒石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004360648A priority Critical patent/JP4619104B2/ja
Publication of JP2006173214A publication Critical patent/JP2006173214A/ja
Application granted granted Critical
Publication of JP4619104B2 publication Critical patent/JP4619104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体チップを基板に実装する際に、この工程を簡単にし得る半導体装置の製造方法を提供する。
【解決手段】導体パターン2が形成されてなるプリント配線基板3の表面に電子回路が形成された半導体チップ5を実装してなる半導体装置1の製造方法であって、導体パターン2が形成された表面が上方となるように配置された基板3の表面に、電子回路が形成された表面が上方となるように半導体チップ5を配置し、次にこの半導体チップ5の電極パッド部4と基板3の導体パターン2とに亘って、金製バンプ6を配置した後、このバンプ6を加熱することにより、半導体チップ5を基板3側に電気的に接続する方法である。
【選択図】 図2

Description

本発明は、半導体チップがプリント配線基板上に実装されてなる半導体装置およびその製造方法に関する。
近年、電子機器の小型化が進み、この電子機器に実装される半導体装置についても、急速に、小型化が進んでいる。
このため、配線基板上に半導体チップが実装されてなる半導体装置においては、半導体チップのパッケージに替えてベアチップが実装されて、実装面積の大幅縮小化が実現されている。
従来、半導体チップを実装する場合、パッケージのインナーリードに貫通孔を形成するとともに、通常のワイヤーボンディングなどで用いられるキャピラリにて、金などのワイヤボールを貫通孔に被着させ、半導体チップとインナーリードとが接続されていた(特許文献1参照)。
特開平3−44050号公報
上記従来の半導体装置の製造方法によると、少なくともインナーリードに貫通孔を形成しなければならず、余分な工程を必要とするものであった。
なお、インナーリードに貫通孔を形成しない半導体チップの実装方法として、フリップチップがあるが、この方法では、チップ側にバンプを形成した後、当該チップを裏返し、そしてバンプに熱などを加えて、接合が行われており、やはり、多くの工程を必要とする問題がある。
そこで、本発明は、半導体チップを基板に実装する際に、この工程を簡単にし得る半導体装置およびその製造方法を提供することを目的とする。
上記課題を解決するため、本発明の半導体装置は、
また、本発明の半導体装置は、基板に、表面に電子回路が形成された半導体チップを実装してなる半導体装置であって、
表面に導体パターンが形成された基板と、
この基板の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップと、
この半導体チップの表面の電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤、例えば金または導電性ペーストとから構成したものである。
また、本発明の他の半導体装置は、基板に、表面に電子回路が形成された半導体チップを二段重ねで実装してなる半導体装置であって、
表面に導体パターンが形成された基板と、
この基板の表面に、電子回路が形成されていない裏面が対向するように配置された第1半導体チップと、
この第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように配置された第2半導体チップと、
これら第1および第2半導体チップの各電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤、例えば金または導電性ペーストとから構成したものである。
さらに、本発明の半導体装置の製造方法は、導体パターンが形成されてなる基板の表面に電子回路が形成された半導体チップを実装してなる半導体装置の製造方法であって、
導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように半導体チップを配置し、
次にこの半導体チップの電極パッド部と基板の導体パターンとに亘って、導電性接合剤の塊を配置した後、この導電性接合剤を少なくとも加熱することにより、半導体チップを基板側に電気的に接続する方法である。
また、本発明の他の半導体装置の製造方法は、導体パターンが形成されてなる基板の表面に電子回路が形成された半導体チップを二段重ねで実装してなる半導体装置の製造方法であって、
導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように第1半導体チップを配置した後、当該第1半導体チップの電極パッド部と基板の導体パターンとに亘って導電性接合剤の塊を配置し、
次に上記第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように且つその電極パッド部が上記導電性接合剤に対向するように第2半導体チップを配置した後、
上記導電性接合剤を少なくとも加熱することにより、上記両半導体チップを基板側に電気的に接続する方法である。
上記の構成によると、プリント配線基板の表面に、導体パターンが上方となるように半導体チップを配置しておき、電極パッド部と導体パターンとに亘って、塊状の導電性接合剤を一度に配置・接合するようにしたので、従来のように、ワイヤフレームに貫通孔を形成するといった工程は不要となり、またフリップチップのように、一旦、バンプを形成した後、半導体チップを基板上に反転させて配置した後、熱および超音波などを加えて接合するものとは異なり、非常に簡単な工程でもって、すなわち安価に半導体装置を製造することができる。
さらに、プリント配線基板に配置された第1半導体チップの上に、その接合用の導電性接合剤を介して、さらに別の第2半導体チップを配置し接合するようにしたので、少なくとも半導体チップが2段に重ねられてなる半導体装置を、非常に簡単に工程でもって製造することができる。
[実施の形態1]
以下、本発明の実施の形態1に係る半導体装置およびその製造方法を、図1および図2に基づき説明する。
本実施の形態1においては、半導体装置として、例えば電子回路が形成されたウエハをダイシングして得られた非常に薄い(例えば、150〜20μm程度)半導体チップ(ベアチップともいう)を例えばプリント配線基板上に実装したものについて説明する。
図1に示すように、この半導体装置1は、導体パターン2が形成された表面が上方となるように配置されたプリント配線基板(以下、単に、基板という)3の表面上に、電子回路(図示せず)および電極パッド部4が形成された表面が上方となるように半導体チップ5が配置(載置)されるとともに、この半導体チップ5の両側縁部に形成された電極パッド部4と基板3の両側に形成された導体パターン2とに亘ってそれぞれ配置された塊状の金製バンプ(導電性接合剤の一例)6により導体パターン2と電子回路とが電気的に接続されたものである。なお、上記半導体チップ5に形成された電極パッド部4の端面は、当該半導体チップ5の端縁面に露出するように形成(切断された形状に)されている。
簡単に言えば、この半導体装置1は、表面に導体パターン2が形成された基板3と、この基板3の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップ5と、この半導体チップ5の表面の電極パッド部4と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の金製バンプ6とから構成されたものである。
次に、この半導体装置の製造方法を図面に基づき説明する。
まず、図2(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図2(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に接着剤7を塗布する。
次に、図2(c)に示すように、基板3の表面に、電子回路および電極パッド部4が上方に向く(上方に位置する)姿勢でもって半導体チップ5を配置(載置)する。このとき、半導体チップ5の各側縁部が所定距離(例えば、数μm程度、より好ましくは、3μm)Lでもって導体パターン2と重なるように配置される。
この状態では、接着剤7により、半導体チップ5が上向き姿勢で基板3表面の所定位置に固定されたことになる。勿論、このとき、各電極パッド部4と導体パターン2とが1対1で対応するように位置決めされる。
次に、図2(d)〜(e)に示すように、キャピラリ11にてバンプ形成用のワイヤボール(金製ボールであり、バンプとなる)6を、電極パッド部4と導体パターン2とに亘って、すなわち両者に一緒に接触するように配置(載置)した後、熱および超音波(加熱および加圧)を加えて拡散接合を行い、両者を接続するバンプ6を形成する。
すなわち、バンプ6を一度で両者に亘って配置・接合することにより(1回の工程により)、電極パッド部4と導体パターン2とが機械的および電気的に接合される。
次に、図2(f)に示すように、その形成時に生じたバンプ6の頂部6aを押さえ具12にて平坦化することにより、図2(g)および(h)に示すように、基板3への半導体チップ5の実装が完了する。
このように、基板3の表面に、導体パターン2が上方となるように半導体チップ5を配置しておき、電極パッド部4と導体パターン2とに亘って、塊状の導電性接合剤であるワイヤボール6を一度に配置して両者間に亘ってバンプ6を形成するようにしたので、従来のように、ワイヤフレームに貫通孔を形成するといった工程は不要となり、またフリップチップのように、一旦、バンプを形成した後、半導体チップを基板上に反転させて配置した後、熱および超音波などを加えて接合するものとは異なり、非常に簡単な工程でもって、すなわち安価に半導体装置を製造することができ、また半導体チップが非常に薄い場合でも、電子回路が形成された表面が上向くように基板上に配置した後、上方からバンプを配置するだけで得られるため、その製造が非常に容易となる。
[実施の形態2]
次に、本発明の実施の形態2に係る半導体装置およびその製造方法を、図3に基づき説明する。
上述した実施の形態1においては、導体パターンと電極パッド部とをバンプを介して接合するようにしたが、本実施の形態2においては、導電性ペースト(例えば、銀ペースト、半田など)を用いたものであり、以下の説明においては、実施の形態1と同じ構成部材については、同一番号を付して説明する。
図3(f)に示すように、この半導体装置21は、簡単に言えば、表面に導体パターン2が形成された基板3と、この基板3の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップ5と、この半導体チップ5の表面の電極パッド部4と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の導電性ペースト(導電性接合剤の一例)、例えば銀ペースト(熱硬化性の樹脂材料と銀とを混合したもの)(半田でもよい)22とから構成されたものである。
次に、この半導体装置21の製造方法を、図3に基づき説明する。
まず、図3(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図3(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に接着剤7を塗布する。
次に、図3(c)に示すように、基板3の表面に、電子回路および電極パッド部4が上方に向く(上方に位置する)姿勢でもって半導体チップ5を配置(載置)する。このとき、半導体チップ5の各側縁部が所定距離(例えば、数μm程度、より好ましくは、3μm)Lでもって導体パターン2と重なるように配置される。
この状態では、接着剤7により、半導体チップ5が上向き姿勢で基板3表面の所定位置に固定されたことになる。勿論、このとき、各電極パッド部4と導体パターン2とが1対1で対応するように位置決めされる。
次に、図3(d)〜(e)および図3(f)に示すように、ディスペンサ31にて、塊状の銀ペースト22を、電極パッド部4と導体パターン2とに亘って、すなわち両者に一緒に接触するように配置(載置、塗布ともいう)した後、熱を加えて硬化させることにより両者を接続する。
すなわち、銀ペースト22を一度で両者に亘って配置・接合することにより(1回の工程により)、電極パッド部4と導体パターン2とが機械的および電気的に接合され、基板3への半導体チップ5の実装が完了する。
このように、基板3の表面に、導体パターン2が上方となるように半導体チップ5を配置しておき、電極パッド部4と導体パターン2とに亘って、塊状の導電性ペースト例えば銀ペースト22を一度に配置して両者を接合するようにしたので、従来のように、ワイヤフレームに貫通孔を形成するといった工程は不要となり、またフリップチップのように、一旦、バンプを形成した後、半導体チップを基板上に反転させて載置した後、熱および超音波などを加えて接合するものとは異なり、非常に簡単な工程でもって、すなわち安価に半導体装置を製造することができ、また半導体チップが非常に薄い場合でも、電子回路が形成された表面が上向くように基板上に配置した後、上方から塊状の銀ペーストを配置するだけで得られるため、その製造が非常に容易となる。
次に、本発明の実施の形態3に係る半導体装置およびその製造方法を、図4に基づき説明する。
上記実施の形態1においては、プリント配線基板3上に半導体チップ5を配置(載置)した後、その電極パッド部4と導体パターン2とをバンプ6にて一度に接合したが、本実施の形態3に係る半導体装置においては、上記半導体チップ5の上にさらに別の半導体チップ(以下、第2半導体チップと称するとともに、基板に直接配置される上記半導体チップ5を第1半導体チップと称する)を配置したものである。
以下、この半導体装置の製造方法を説明するが、その説明に際し、上述した実施の形態1にて説明した第1半導体チップを配置した後の工程から説明するものとする。
すなわち、図4(a)〜(b)に示すように、第2半導体チップ42を、その電子回路(図示せず)側が下向きとなるようにした状態で、下側の第1半導体チップ5の表面(上面)に対向するように且つその電極パッド部43が金製バンプ6の盛り上がった頂部6aに位置するように配置(載置)した後、バンプ6に熱および超音波を加えて、両半導体チップ5,42を基板3側に接合する。このとき、第2半導体チップ42の表面(下面)全体に塗布された絶縁性の補強用接着剤44は両半導体チップ5,42の表面同士間の隙間に広がり充満した状態となる。勿論、第1半導体チップ5上に第2半導体チップ42が配置された場合には、バンプ6の頂部6aが表面全体に塗布された接着剤44を貫通して電極パッド部43に接触することになる。なお、この第2半導体チップ42に形成される電極パッド部43は、例えば当該第2半導体チップ42の側端縁から15μm程度内側に入るような位置に設けられている。
したがって、下側の第1半導体チップ5の実装と同時に、上側の第2半導体チップ42を、基板3上に積層構造でもって、しかも第1半導体チップ5を接合するためのバンプ6を用いて階層状に実装することができる。
なお、この場合、バンプ6を介して互いに接触した両半導体チップ5,42における一方の電極パッド部(4または43)は、それが属する半導体チップの電子回路に電気的に接続されるが、他方の電極パッド部(43または4)は、それが属する半導体チップの電子回路に電気的に接続されないダミー電極としておくことにより、相対向して実装された2つの半導体チップの電子回路が、それぞれ独立して基板3側に電気的に接続された構造にすることができる。
ここで、この半導体装置41の構成を簡単に説明しておく。
この半導体チップを二段重ねで実装してなる半導体装置41は、表面に導体パターン2が形成された基板3と、この基板3の表面に、電子回路が形成されていない裏面が対向するように配置された第1半導体チップ5と、この第1半導体チップ5の電子回路が形成された表面に、電子回路が形成された表面が対向するように配置された第2半導体チップ42と、これら第1および第2半導体チップ5,42の各電極パッド部4,43と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤である金製バンプ6とから構成されたものである。
このように、基板3の表面に、第1半導体チップ5を、塊状の導電性接合剤である金製のワイヤボール(バンプ)6を介して第2半導体チップ42を配置・接合することにより、簡単な工程で、積層構造の半導体装置41を得ることができる。
次に、本発明の実施の形態4に係る半導体装置およびその製造方法を、図5に基づき説明する。
上記実施の形態2に係る半導体装置21においては、プリント配線基板3上に半導体チップ5を配置(載置)した後、その電極パッド部4と導体パターン2とを導電性ペースト、例えば銀ペースト22にて一度に接合したが、本実施の形態4に係る半導体装置においては、上記半導体チップ5の上にさらに別の半導体チップ(以下、第2半導体チップと称するとともに、基板に直接配置される上記半導体チップ5を第1半導体チップと称する)52を配置したものである。
以下、この半導体装置の製造方法を説明するが、その説明に際し、上述した実施の形態2にて説明した第1半導体チップを配置した後の工程から説明するものとする。
すなわち、図5(a)〜(b)に示すように、第2半導体チップ52を、その電子回路(図示せず)側が下向きとなるようにした状態で、下側の第1半導体チップ5の表面(上面)に対向するように且つその電極パッド部53が導体パターン2に位置するように配置(載置)した後、導電性ペーストである銀ペースト22に熱を加えて、両半導体チップ5,52を基板3側に接合し、そして図5(c)に示すように、両半導体チップ5,52間およびその周囲に絶縁性の補強用樹脂54を充填する。
したがって、下側の第1半導体チップ5の実装と同時に、上側の第2半導体チップ52を、基板3上に積層構造でもって、しかも第1半導体チップ5を接合するための銀ペースト22を用いて階層状に実装することができる。
勿論、この場合も、銀ペースト22を介して互いに接触した両半導体チップ5,52における一方の電極パッド部(4または53)は、それが属する半導体チップの電子回路に電気的に接続されるが、他方の電極パッド部(53または4)は、それが属する半導体チップの電子回路に電気的に接続されないダミー電極としておくことにより、相対向して実装された2つの半導体チップの電子回路が、それぞれ独立して基板3側に電気的に接続された構造にすることができる。
このように、基板3の表面に、第1半導体チップ5を、塊状の導電性接合剤である銀ペースト22を介して第2半導体チップ52を配置・接合することにより、簡単な工程で、積層構造の半導体装置51を得ることができる。
なお、上述した第3および第4実施の形態において、第2半導体チップの上方に、さらに別の半導体チップを積層することもできる。
ところで、上記各実施の形態においては、基板に実装される半導体チップの厚さが、基板の表面に形成される導体パターンの厚さよりも厚い場合を図示して説明したが、半導体チップの厚さが導体パターンの厚さと同程度に薄くてもよい。
この場合を、上記実施の形態1に適用したものとして説明すると、図6に示すように、この半導体装置61は、表面の両側に所定厚さの導体パターン2が形成された基板3と、この基板3の表面でしかも両側の導体パターン2,2同士間に、電子回路が形成されていない裏面が対向するように接着剤7を介して配置され且つ上記導体パターン2の厚さとほぼ同一厚さ(より具体的に言えば、実装後における導体パターンの表面と面一になるような厚さ)の半導体チップ62と、この半導体チップ62の表面の電極パッド部63と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の金製バンプ6とから構成されたものである。
次に、この半導体装置の製造方法を図面に基づき説明する。
まず、図6(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図6(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に、接着剤7をその導体パターン2よりも薄い厚さでもって塗布する。
次に、図6(c)に示すように、基板3の表面で且つ両導体パターン2,2同士間に、電子回路および電極パッド部63が上方に向く(上方に位置する)姿勢でもって半導体チップ62を配置(載置)する。なお、上述したように、半導体チップ62の表面と両側の導体パターン2の表面とが面一(または、ほぼ面一)となるように、当該半導体チップ62および接着剤7の各厚さが考慮されている。言い換えれば、半導体チップ62と接着剤7との合計厚さが、導体パターン2の厚さに一致(または、ほぼ一致)するようにされている。
この状態で、接着剤7により、半導体チップ62が上向き姿勢で基板3表面の所定位置に固定されたことになる。勿論、このとき、各電極パッド部63と導体パターン2とが1対1で対応するように位置決めされる。
次に、図6(d)〜(e)に示すように、キャピラリ11にてバンプ形成用のワイヤボール(金製ボールであり、バンプとなる)6を、電極パッド部63と導体パターン2とに亘って、すなわち両者に一緒に接触するように配置(載置)した後、熱および超音波(加熱および加圧)を加えて拡散接合を行い、両者を接続するバンプ6を形成する。
すなわち、バンプ6を一度で両者に亘って配置・接合することにより(1回の工程により)、電極パッド部63と導体パターン2とが機械的および電気的に接合される。
次に、図6(f)に示すように、その形成時に生じたバンプ6の頂部6aを押さえ具12にて平坦化することにより、図6(g)に示すように、基板3への半導体チップ62の実装が完了する。
この場合も、非常に薄い半導体チップを実装した半導体装置を、実施の形態1と同様に、容易に製造することができる。勿論、残りの実施の形態2〜4についても、適用することができる。
本発明の半導体装置およびその製造方法は、プリント配線基板上に、半導体チップの表面を上向きにして配置した後、基板上の導体パターンと電極パッド部とに亘って、一度に導電性接合剤を配置・接合することにより、半導体チップを基板上に実装することができ、特に、半導体チップが多層化されてなるパッケージの低背化するのに有効である。
本発明の実施の形態1に係る半導体装置の要部断面図である。 同半導体装置の製造方法を説明するための要部断面図である。 本発明の実施の形態2に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の実施の形態3に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の実施の形態4に係る半導体装置の製造方法を説明するための要部断面図である。 本発明の実施の形態1に係る半導体装置の変形例における製造方法を説明するための要部断面図である。
符号の説明
1 半導体装置
2 導体パターン
3 プリント配線基板
4 電極パッド部
5 半導体チップ
6 バンプ
7 接着剤
21 半導体装置
22 銀ペースト
41 半導体装置
42 第2半導体チップ
43 電極パッド部
51 半導体装置
52 第2半導体チップ
53 電極パッド部
61 半導体装置
62 半導体チップ
63 電極パッド部

Claims (5)

  1. 基板に、表面に電子回路が形成された半導体チップを実装してなる半導体装置であって、
    表面に導体パターンが形成された基板と、
    この基板の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップと、
    この半導体チップの表面の電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤と
    から構成したことを特徴とする半導体装置。
  2. 基板に、表面に電子回路が形成された半導体チップを二段重ねで実装してなる半導体装置であって、
    表面に導体パターンが形成された基板と、
    この基板の表面に、電子回路が形成されていない裏面が対向するように配置された第1半導体チップと、
    この第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように配置された第2半導体チップと、
    これら第1および第2半導体チップの各電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤と
    から構成されたことを特徴とする半導体装置。
  3. 導電性接合剤として、金または導電性ペーストを用いたことを特徴とする請求項1または2に記載の半導体装置。
  4. 導体パターンが形成されてなる基板の表面に電子回路が形成された半導体チップを実装してなる半導体装置の製造方法であって、
    導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように半導体チップを配置し、
    次にこの半導体チップの電極パッド部と基板の導体パターンとに亘って、導電性接合剤の塊を配置した後、この導電性接合剤を少なくとも加熱することにより、半導体チップを基板側に電気的に接続することを特徴とする半導体装置の製造方法。
  5. 導体パターンが形成されてなる基板の表面に電子回路が形成された半導体チップを二段重ねで実装してなる半導体装置の製造方法であって、
    導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように第1半導体チップを配置した後、当該第1半導体チップの電極パッド部と基板の導体パターンとに亘って導電性接合剤の塊を配置し、
    次に上記第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように且つその電極パッド部が上記導電性接合剤に対向するように第2半導体チップを配置した後、
    上記導電性接合剤を少なくとも加熱することにより、上記両半導体チップを基板側に電気的に接続することを特徴とする半導体装置の製造方法。
JP2004360648A 2004-12-14 2004-12-14 半導体装置 Expired - Fee Related JP4619104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004360648A JP4619104B2 (ja) 2004-12-14 2004-12-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004360648A JP4619104B2 (ja) 2004-12-14 2004-12-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2006173214A true JP2006173214A (ja) 2006-06-29
JP4619104B2 JP4619104B2 (ja) 2011-01-26

Family

ID=36673651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004360648A Expired - Fee Related JP4619104B2 (ja) 2004-12-14 2004-12-14 半導体装置

Country Status (1)

Country Link
JP (1) JP4619104B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146769U (ja) * 1984-08-30 1986-03-28 日本電信電話株式会社 電子回路形成チツプ搭載装置
JPH0496354A (ja) * 1990-08-13 1992-03-27 Nec Corp 半導体集積回路チップとこれの実装方法
JPH05190611A (ja) * 1992-01-09 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の実装方法及び半導体装置
JPH0786339A (ja) * 1993-06-29 1995-03-31 Nippon Chemicon Corp 半導体素子の接続方法
JPH09330952A (ja) * 1996-06-13 1997-12-22 Toshiba Corp プリント回路基板および半導体チップの積層方法
JP2000091376A (ja) * 1998-09-11 2000-03-31 Taiyo Yuden Co Ltd 電子回路装置
JP2000277683A (ja) * 1999-01-18 2000-10-06 Toshiba Corp 半導体装置、及び半導体装置の実装方法
JP2002164392A (ja) * 2000-11-28 2002-06-07 Toppan Forms Co Ltd Icチップの実装方法
JP2002305278A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP2003133509A (ja) * 2001-10-24 2003-05-09 Seiko Epson Corp 半導体パッケージ及びその製造方法
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2006013465A (ja) * 2004-05-26 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146769U (ja) * 1984-08-30 1986-03-28 日本電信電話株式会社 電子回路形成チツプ搭載装置
JPH0496354A (ja) * 1990-08-13 1992-03-27 Nec Corp 半導体集積回路チップとこれの実装方法
JPH05190611A (ja) * 1992-01-09 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の実装方法及び半導体装置
JPH0786339A (ja) * 1993-06-29 1995-03-31 Nippon Chemicon Corp 半導体素子の接続方法
JPH09330952A (ja) * 1996-06-13 1997-12-22 Toshiba Corp プリント回路基板および半導体チップの積層方法
JP2000091376A (ja) * 1998-09-11 2000-03-31 Taiyo Yuden Co Ltd 電子回路装置
JP2000277683A (ja) * 1999-01-18 2000-10-06 Toshiba Corp 半導体装置、及び半導体装置の実装方法
JP2002164392A (ja) * 2000-11-28 2002-06-07 Toppan Forms Co Ltd Icチップの実装方法
JP2002305278A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP2003133509A (ja) * 2001-10-24 2003-05-09 Seiko Epson Corp 半導体パッケージ及びその製造方法
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2006013465A (ja) * 2004-05-26 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288075A (ja) * 2006-04-19 2007-11-01 Nippon Inter Electronics Corp 半導体装置
JP4606376B2 (ja) * 2006-04-19 2011-01-05 日本インター株式会社 半導体装置

Also Published As

Publication number Publication date
JP4619104B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319848A (ja) 半導体装置およびその製造方法
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2000164618A (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP4447143B2 (ja) 半導体装置及びその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP4175138B2 (ja) 半導体装置
JP2009231657A (ja) 半導体装置およびその製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2000277649A (ja) 半導体装置及びその製造方法
TWI394250B (zh) 封裝結構及其製法
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP4619104B2 (ja) 半導体装置
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
TWI384606B (zh) 嵌埋半導體元件之封裝結構及其製法
JP4030220B2 (ja) 半導体チップの実装構造
JP2004079923A (ja) 半導体装置及びその製造方法
JP2001077295A (ja) 半導体装置の製造方法
TWI720728B (zh) 薄膜覆晶封裝結構和其製作方法
JPH10233417A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees