JP2006173214A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006173214A JP2006173214A JP2004360648A JP2004360648A JP2006173214A JP 2006173214 A JP2006173214 A JP 2006173214A JP 2004360648 A JP2004360648 A JP 2004360648A JP 2004360648 A JP2004360648 A JP 2004360648A JP 2006173214 A JP2006173214 A JP 2006173214A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- conductor pattern
- electronic circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】導体パターン2が形成されてなるプリント配線基板3の表面に電子回路が形成された半導体チップ5を実装してなる半導体装置1の製造方法であって、導体パターン2が形成された表面が上方となるように配置された基板3の表面に、電子回路が形成された表面が上方となるように半導体チップ5を配置し、次にこの半導体チップ5の電極パッド部4と基板3の導体パターン2とに亘って、金製バンプ6を配置した後、このバンプ6を加熱することにより、半導体チップ5を基板3側に電気的に接続する方法である。
【選択図】 図2
Description
このため、配線基板上に半導体チップが実装されてなる半導体装置においては、半導体チップのパッケージに替えてベアチップが実装されて、実装面積の大幅縮小化が実現されている。
なお、インナーリードに貫通孔を形成しない半導体チップの実装方法として、フリップチップがあるが、この方法では、チップ側にバンプを形成した後、当該チップを裏返し、そしてバンプに熱などを加えて、接合が行われており、やはり、多くの工程を必要とする問題がある。
また、本発明の半導体装置は、基板に、表面に電子回路が形成された半導体チップを実装してなる半導体装置であって、
表面に導体パターンが形成された基板と、
この基板の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップと、
この半導体チップの表面の電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤、例えば金または導電性ペーストとから構成したものである。
表面に導体パターンが形成された基板と、
この基板の表面に、電子回路が形成されていない裏面が対向するように配置された第1半導体チップと、
この第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように配置された第2半導体チップと、
これら第1および第2半導体チップの各電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤、例えば金または導電性ペーストとから構成したものである。
導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように半導体チップを配置し、
次にこの半導体チップの電極パッド部と基板の導体パターンとに亘って、導電性接合剤の塊を配置した後、この導電性接合剤を少なくとも加熱することにより、半導体チップを基板側に電気的に接続する方法である。
導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように第1半導体チップを配置した後、当該第1半導体チップの電極パッド部と基板の導体パターンとに亘って導電性接合剤の塊を配置し、
次に上記第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように且つその電極パッド部が上記導電性接合剤に対向するように第2半導体チップを配置した後、
上記導電性接合剤を少なくとも加熱することにより、上記両半導体チップを基板側に電気的に接続する方法である。
以下、本発明の実施の形態1に係る半導体装置およびその製造方法を、図1および図2に基づき説明する。
まず、図2(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図2(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に接着剤7を塗布する。
次に、図2(f)に示すように、その形成時に生じたバンプ6の頂部6aを押さえ具12にて平坦化することにより、図2(g)および(h)に示すように、基板3への半導体チップ5の実装が完了する。
[実施の形態2]
次に、本発明の実施の形態2に係る半導体装置およびその製造方法を、図3に基づき説明する。
まず、図3(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図3(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に接着剤7を塗布する。
上記実施の形態1においては、プリント配線基板3上に半導体チップ5を配置(載置)した後、その電極パッド部4と導体パターン2とをバンプ6にて一度に接合したが、本実施の形態3に係る半導体装置においては、上記半導体チップ5の上にさらに別の半導体チップ(以下、第2半導体チップと称するとともに、基板に直接配置される上記半導体チップ5を第1半導体チップと称する)を配置したものである。
すなわち、図4(a)〜(b)に示すように、第2半導体チップ42を、その電子回路(図示せず)側が下向きとなるようにした状態で、下側の第1半導体チップ5の表面(上面)に対向するように且つその電極パッド部43が金製バンプ6の盛り上がった頂部6aに位置するように配置(載置)した後、バンプ6に熱および超音波を加えて、両半導体チップ5,42を基板3側に接合する。このとき、第2半導体チップ42の表面(下面)全体に塗布された絶縁性の補強用接着剤44は両半導体チップ5,42の表面同士間の隙間に広がり充満した状態となる。勿論、第1半導体チップ5上に第2半導体チップ42が配置された場合には、バンプ6の頂部6aが表面全体に塗布された接着剤44を貫通して電極パッド部43に接触することになる。なお、この第2半導体チップ42に形成される電極パッド部43は、例えば当該第2半導体チップ42の側端縁から15μm程度内側に入るような位置に設けられている。
この半導体チップを二段重ねで実装してなる半導体装置41は、表面に導体パターン2が形成された基板3と、この基板3の表面に、電子回路が形成されていない裏面が対向するように配置された第1半導体チップ5と、この第1半導体チップ5の電子回路が形成された表面に、電子回路が形成された表面が対向するように配置された第2半導体チップ42と、これら第1および第2半導体チップ5,42の各電極パッド部4,43と基板3の導体パターン2とに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤である金製バンプ6とから構成されたものである。
上記実施の形態2に係る半導体装置21においては、プリント配線基板3上に半導体チップ5を配置(載置)した後、その電極パッド部4と導体パターン2とを導電性ペースト、例えば銀ペースト22にて一度に接合したが、本実施の形態4に係る半導体装置においては、上記半導体チップ5の上にさらに別の半導体チップ(以下、第2半導体チップと称するとともに、基板に直接配置される上記半導体チップ5を第1半導体チップと称する)52を配置したものである。
すなわち、図5(a)〜(b)に示すように、第2半導体チップ52を、その電子回路(図示せず)側が下向きとなるようにした状態で、下側の第1半導体チップ5の表面(上面)に対向するように且つその電極パッド部53が導体パターン2に位置するように配置(載置)した後、導電性ペーストである銀ペースト22に熱を加えて、両半導体チップ5,52を基板3側に接合し、そして図5(c)に示すように、両半導体チップ5,52間およびその周囲に絶縁性の補強用樹脂54を充填する。
ところで、上記各実施の形態においては、基板に実装される半導体チップの厚さが、基板の表面に形成される導体パターンの厚さよりも厚い場合を図示して説明したが、半導体チップの厚さが導体パターンの厚さと同程度に薄くてもよい。
まず、図6(a)に示すように、導体パターン2が上方に向くように基板3を配置した後、図6(b)に示すように、基板3の両側縁部に形成された両導体パターン2,2同士間の表面に、接着剤7をその導体パターン2よりも薄い厚さでもって塗布する。
次に、図6(f)に示すように、その形成時に生じたバンプ6の頂部6aを押さえ具12にて平坦化することにより、図6(g)に示すように、基板3への半導体チップ62の実装が完了する。
2 導体パターン
3 プリント配線基板
4 電極パッド部
5 半導体チップ
6 バンプ
7 接着剤
21 半導体装置
22 銀ペースト
41 半導体装置
42 第2半導体チップ
43 電極パッド部
51 半導体装置
52 第2半導体チップ
53 電極パッド部
61 半導体装置
62 半導体チップ
63 電極パッド部
Claims (5)
- 基板に、表面に電子回路が形成された半導体チップを実装してなる半導体装置であって、
表面に導体パターンが形成された基板と、
この基板の表面に、電子回路が形成されていない裏面が対向するように配置された半導体チップと、
この半導体チップの表面の電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤と
から構成したことを特徴とする半導体装置。 - 基板に、表面に電子回路が形成された半導体チップを二段重ねで実装してなる半導体装置であって、
表面に導体パターンが形成された基板と、
この基板の表面に、電子回路が形成されていない裏面が対向するように配置された第1半導体チップと、
この第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように配置された第2半導体チップと、
これら第1および第2半導体チップの各電極パッド部と上記基板の導体パターンとに亘って配置されてこれらを電気的に接続する塊状の導電性接合剤と
から構成されたことを特徴とする半導体装置。 - 導電性接合剤として、金または導電性ペーストを用いたことを特徴とする請求項1または2に記載の半導体装置。
- 導体パターンが形成されてなる基板の表面に電子回路が形成された半導体チップを実装してなる半導体装置の製造方法であって、
導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように半導体チップを配置し、
次にこの半導体チップの電極パッド部と基板の導体パターンとに亘って、導電性接合剤の塊を配置した後、この導電性接合剤を少なくとも加熱することにより、半導体チップを基板側に電気的に接続することを特徴とする半導体装置の製造方法。 - 導体パターンが形成されてなる基板の表面に電子回路が形成された半導体チップを二段重ねで実装してなる半導体装置の製造方法であって、
導体パターンが形成された表面が上方となるように配置された基板の表面に、電子回路が形成された表面が上方となるように第1半導体チップを配置した後、当該第1半導体チップの電極パッド部と基板の導体パターンとに亘って導電性接合剤の塊を配置し、
次に上記第1半導体チップの電子回路が形成された表面に、電子回路が形成された表面が対向するように且つその電極パッド部が上記導電性接合剤に対向するように第2半導体チップを配置した後、
上記導電性接合剤を少なくとも加熱することにより、上記両半導体チップを基板側に電気的に接続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360648A JP4619104B2 (ja) | 2004-12-14 | 2004-12-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360648A JP4619104B2 (ja) | 2004-12-14 | 2004-12-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173214A true JP2006173214A (ja) | 2006-06-29 |
JP4619104B2 JP4619104B2 (ja) | 2011-01-26 |
Family
ID=36673651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004360648A Expired - Fee Related JP4619104B2 (ja) | 2004-12-14 | 2004-12-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4619104B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288075A (ja) * | 2006-04-19 | 2007-11-01 | Nippon Inter Electronics Corp | 半導体装置 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146769U (ja) * | 1984-08-30 | 1986-03-28 | 日本電信電話株式会社 | 電子回路形成チツプ搭載装置 |
JPH0496354A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | 半導体集積回路チップとこれの実装方法 |
JPH05190611A (ja) * | 1992-01-09 | 1993-07-30 | Oki Electric Ind Co Ltd | 半導体素子の実装方法及び半導体装置 |
JPH0786339A (ja) * | 1993-06-29 | 1995-03-31 | Nippon Chemicon Corp | 半導体素子の接続方法 |
JPH09330952A (ja) * | 1996-06-13 | 1997-12-22 | Toshiba Corp | プリント回路基板および半導体チップの積層方法 |
JP2000091376A (ja) * | 1998-09-11 | 2000-03-31 | Taiyo Yuden Co Ltd | 電子回路装置 |
JP2000277683A (ja) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | 半導体装置、及び半導体装置の実装方法 |
JP2002164392A (ja) * | 2000-11-28 | 2002-06-07 | Toppan Forms Co Ltd | Icチップの実装方法 |
JP2002305278A (ja) * | 2001-04-06 | 2002-10-18 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002359346A (ja) * | 2001-05-30 | 2002-12-13 | Sharp Corp | 半導体装置および半導体チップの積層方法 |
JP2003133509A (ja) * | 2001-10-24 | 2003-05-09 | Seiko Epson Corp | 半導体パッケージ及びその製造方法 |
JP2005251910A (ja) * | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | 回路基板とその製造方法、電気光学装置、電子機器 |
JP2006013465A (ja) * | 2004-05-26 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2004
- 2004-12-14 JP JP2004360648A patent/JP4619104B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146769U (ja) * | 1984-08-30 | 1986-03-28 | 日本電信電話株式会社 | 電子回路形成チツプ搭載装置 |
JPH0496354A (ja) * | 1990-08-13 | 1992-03-27 | Nec Corp | 半導体集積回路チップとこれの実装方法 |
JPH05190611A (ja) * | 1992-01-09 | 1993-07-30 | Oki Electric Ind Co Ltd | 半導体素子の実装方法及び半導体装置 |
JPH0786339A (ja) * | 1993-06-29 | 1995-03-31 | Nippon Chemicon Corp | 半導体素子の接続方法 |
JPH09330952A (ja) * | 1996-06-13 | 1997-12-22 | Toshiba Corp | プリント回路基板および半導体チップの積層方法 |
JP2000091376A (ja) * | 1998-09-11 | 2000-03-31 | Taiyo Yuden Co Ltd | 電子回路装置 |
JP2000277683A (ja) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | 半導体装置、及び半導体装置の実装方法 |
JP2002164392A (ja) * | 2000-11-28 | 2002-06-07 | Toppan Forms Co Ltd | Icチップの実装方法 |
JP2002305278A (ja) * | 2001-04-06 | 2002-10-18 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002359346A (ja) * | 2001-05-30 | 2002-12-13 | Sharp Corp | 半導体装置および半導体チップの積層方法 |
JP2003133509A (ja) * | 2001-10-24 | 2003-05-09 | Seiko Epson Corp | 半導体パッケージ及びその製造方法 |
JP2005251910A (ja) * | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | 回路基板とその製造方法、電気光学装置、電子機器 |
JP2006013465A (ja) * | 2004-05-26 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288075A (ja) * | 2006-04-19 | 2007-11-01 | Nippon Inter Electronics Corp | 半導体装置 |
JP4606376B2 (ja) * | 2006-04-19 | 2011-01-05 | 日本インター株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4619104B2 (ja) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2004319848A (ja) | 半導体装置およびその製造方法 | |
JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
JP4447143B2 (ja) | 半導体装置及びその製造方法 | |
JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
JP4175138B2 (ja) | 半導体装置 | |
JP2009231657A (ja) | 半導体装置およびその製造方法 | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
TWI394250B (zh) | 封裝結構及其製法 | |
JP7467214B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
JP4619104B2 (ja) | 半導体装置 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
TWI435434B (zh) | 省略中介板之半導體封裝方法及其使用之底晶片 | |
TWI384606B (zh) | 嵌埋半導體元件之封裝結構及其製法 | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP2004079923A (ja) | 半導体装置及びその製造方法 | |
JP2001077295A (ja) | 半導体装置の製造方法 | |
TWI720728B (zh) | 薄膜覆晶封裝結構和其製作方法 | |
JPH10233417A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |