JP2002305278A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002305278A
JP2002305278A JP2001108391A JP2001108391A JP2002305278A JP 2002305278 A JP2002305278 A JP 2002305278A JP 2001108391 A JP2001108391 A JP 2001108391A JP 2001108391 A JP2001108391 A JP 2001108391A JP 2002305278 A JP2002305278 A JP 2002305278A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
electrode
pellet
pellets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001108391A
Other languages
English (en)
Inventor
Toshinao Saito
敏直 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001108391A priority Critical patent/JP2002305278A/ja
Publication of JP2002305278A publication Critical patent/JP2002305278A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ダイオードの組み立て工程において工程の簡
略化や部品点数の削減等による製造原価の低減と小型化
を実現する。 【解決手段】 引き出し電極２ａおよび引き出し電極２
ｂのペアが、表裏面に多数規則的に配列形成されスルー
ホール２ｃを介して接続された基板９に対して、複数の
ペレット３を複数の引き出し電極２ｂの各々の上に一括
して配列しペレットの裏面電極３ａを引き出し電極２ｂ
に接続固定した後、スクリーン印刷で絶縁ペースト５を
バンプ電極４が露出するようにペレット３に塗着して焼
成固化し、さらにスクリーン印刷で導電ペースト６をバ
ンプ電極４と引き出し電極２ａの間に塗着して焼成固化
することで電気的な接続をとり、全体に絶縁ペースト７
の印刷塗布および焼成固化を施して絶縁保護構造を形成
し、最後にペレット３単位に基板９をダイシングしてベ
ース基板１を持つダイオードを得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、ダイオード等の半導体装置の組み立
て工程等に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえば、ダイオード等の半導体装置の
組み立て工程では、ウェハプロセスおよびダイシング等
の工程を経て得られたペレット（半導体チップ）をフレ
ームに接合し、金線等によるワイヤボンディングにてペ
レット上のバンプ電極とフレーム上の引き出し電極との
接合を行なった後、樹脂モールドで封止を行なう参考技
術が考えられる。
【０００３】
【発明が解決しようとする課題】上述のような参考技術
では、組立工程において、フレームに対するペレット付
け、金線張りのワイヤーボンデング等を、個々のペレッ
ト毎に個別に行っているため、時間がかかり製造単価が
安くできない、という技術的課題がある。また、ボンデ
ィングワイヤ等の部品点数も多くなり、この観点からも
製造単価が安くできない、という技術的課題がある。
【０００４】特に、チップ型のダイオードにおいては、
ペレット（製品）寸法が微細であり、かつ製品単価も低
いため、個々のペレット毎に、ペレット付けやワイヤボ
ンディングを行う参考技術の組み立て方法では、個別的
なペレット付けやワイヤボンディングのコストが製品原
価に与える影響はいっそう大きくなる。
【０００５】また、チップ型のダイオードにおいては、
製品自体が小寸法であるため、ループ状に架設されるボ
ンディングワイヤが製品寸法に与える影響が大きく、製
品寸法の小型化が困難である、という別の技術的課題も
ある。
【０００６】本発明の目的は、工程の簡略化や部品点数
の削減等による製造原価の低減が可能な半導体装置の製
造技術を提供することにある。
【０００７】本発明の他の目的は、製品寸法の小型化を
実現することが可能な半導体装置の製造技術を提供する
ことにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】本発明は、第１および第２の電極を備えた
半導体チップを準備する工程と、複数の第１および第２
の引き出し電極を備えた絶縁性の基板を準備する工程
と、個々の半導体チップの前記第１の電極が、複数の前
記第１の引き出し電極に個別に接続されるように、複数
の前記半導体チップを前記基板上に一括して配列する工
程と、スクリーン印刷法にて前記基板に導電ペーストを
塗布することで、前記基板上に配列された前記半導体チ
ップの前記第２の電極と前記基板上の前記第２の引き出
し電極とを接続する工程と、を含むものである。
【００１１】より具体的には、一例として、１）絶縁性
の基板（セラミック、樹脂等）のペレット付けする部所
にスクリーン印刷により接合剤（銀ペースト等）を塗布
し、２）複数のペレットをバッチ処理にて一括して、
１）の接合剤の上に乗せ、３）接合剤を乾燥あるいは焼
成した後（以降においても、スクリーン印刷塗布後は乾
燥あるいは焼成する）、４）スクリーン印刷により絶縁
ペースト（ガラス系ペースト等）をペレットの周辺に塗
布した後、５）スクリーン印刷によりペレットと逆側の
電極とを導電ペーストで接続を取り、さらに、６）スク
リーン印刷により、その上に絶縁ペーストを再度塗布し
た後、７）製品サイズに切断する、という工程を含むも
のである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
【００１３】図１は、本発明の一実施の形態である半導
体装置の製造方法にて製造される半導体装置の構成の一
例を示す外観斜視図、図２は、本実施の形態の半導体装
置の製造方法にて得られる半導体装置の断面形状の一例
を示す断面図、図３および図４は、本実施の形態の半導
体装置の製造方法にて得られる半導体装置の変形例の断
面形状の一例を示す断面図、図５は、本実施の形態の半
導体装置の製造方法にて用いられる部材の構成の一例を
示す平面図、図６は、本実施の形態の半導体装置の製造
過程の形状の一例を示す斜視図、図７は、本実施の形態
の半導体装置の製造方法の作用の一例を示すフローチャ
ートである。
【００１４】なお、以下の説明では、半導体装置の一例
としてダイオードを例にとって説明を進める。
【００１５】まず、周知のウェハプロセスにて、図示し
ない半導体ウェハの厚さ方向にＰＮ接合を持つダイオー
ドからなる半導体チップを一括して多数形成し、素子形
成面側には個々の半導体チップ毎にバンプ電極４を形成
するとともに半導体ウェハの裏面側には金メッキ等の方
法で裏面電極３ａを形成した後（ステップ１０１）、ダ
イシングにて、個々の半導体チップ毎に分割して、個別
状態の半導体チップである多数のペレット３を製造する
（ステップ１０２）。
【００１６】これと並行して、図５に例示されるような
絶縁性の基板９を準備する（ステップ１０３）。この基
板９は、たとえば四隅に位置決め穴１１が形成されたセ
ラミック基板の中央部に、引き出し電極２ａおよび引き
出し電極２ｂのペアが、多数規則的に配列形成された構
成となっている。一方の引き出し電極２ｂは、後述のよ
うにしてペレット３を搭載するために他方の引き出し電
極２ａよりも大きくなっている。また、基板９の裏面に
は、引き出し電極２ａおよび引き出し電極２ｂの各々の
真裏に対応する位置に、ほぼ同一形状の引き出し電極２
ａ−１、引き出し電極２ｂ−１が配列形成されている。
【００１７】こうして、準備されたペレット３および基
板９を用いて、基板９上の大きいほうの複数の引き出し
電極２ｂの上にスクリーン印刷で図示しない銀ペースト
等導電性接合材を塗布した後、個々のペレット３を当該
ペレット３の裏面電極３ａが接合材に接するように配列
して乾燥あるいは焼成（たとえば乾燥あるいは焼成温度
として３００℃程度）することで、当該引き出し電極２
ｂと当該ペレット３の裏面電極３ａとを電気的に接合し
て固定する（ステップ１０４）。
【００１８】このペレット３の配列工程では、たとえ
ば、引き出し電極２ｂの配列ピッチでペレット収納孔が
形成され、当該収納穴の各々にペレット３が個別に裏面
電極３ａを下側に揃えた姿勢で収納された図示しない治
具を基板９に位置決め穴１１を利用して正確に重ね合わ
せる方法、等により、多数のペレット３を、基板９の多
数の引き出し電極２ｂに一括して効率よく配置および接
続することができる。
【００１９】こうして複数のペレット３が配列固定され
た基板９に対して、スクリーン印刷により、ガラスペー
スト等からなる絶縁ペースト５を印刷し、引き出し電極
２ａおよびペレット３のバンプ電極４が露出した状態で
個々のペレット３を覆い（ステップ１０５）、その後、
絶縁ペースト５を乾燥あるいは焼成して固化する（ステ
ップ１０６）。
【００２０】その後、スクリーン印刷により、基板９上
で露出しているペレット３のバンプ電極４と、当該ペレ
ット３が搭載された引き出し電極２ｂと対をなす引き出
し電極２ａとを選択的に結ぶ導電ペーストパターンが形
成されるように、導電ペースト６を印刷し（ステップ１
０７）、当該導電ペースト６の乾燥あるいは焼成および
固化を行う（ステップ１０８）。これにより、導電ペー
スト６により、個々のペレット３のバンプ電極４と対応
する引き出し電極２ａとが、選択的に電気的に接続され
た状態となる。
【００２１】さらに、これらを覆うように、ガラスペー
スト等からなる絶縁ペースト７をスクリーン印刷し（ス
テップ１０９）、絶縁ペースト７の乾燥あるいは焼成お
よび固化を行う（ステップ１１０）。
【００２２】その後、基板９を、引き出し電極２ａおよ
び引き出し電極２ｂのペアの配列方向に図５の二点鎖線
で示される切断線１０に沿って棒状基板９ａのように切
り出す（ステップ１１１）。こうして切り出された棒状
基板９ａの状態が図６に例示されている。
【００２３】さらに、上述の棒状基板９ａの各々の長手
方向の両切断面に、導電ペースト８をそれぞれ塗着して
（ステップ１１２）、乾燥あるいは焼成させる（ステッ
プ１１３）。
【００２４】これにより、基板９の表面側の引き出し電
極２ａと裏面側の引き出し電極２ａ−１、基板９の表面
側の引き出し電極２ｂと裏面側の引き出し電極２ｂ−
１、とが電気的に接続された状態となる。
【００２５】その後、上述の棒状基板９ａを、長さ方向
にペレット３の配列ピッチでベース基板１に分断するこ
とで、図１に例示される外観形状よび図２に例示される
断面形状のダイオード（半導体装置）が得られる。
【００２６】なお、上述の工程例では、ステップ１１２
で基板９の表裏両面に配置された引き出し電極２ａと裏
面側の引き出し電極２ａ−１、基板９の表面側の引き出
し電極２ｂと裏面側の引き出し電極２ｂ−１を、導電ペ
ースト８にて電気的に接続する場合を例示したが、これ
にかぎらず、図３に例示されるように、基板９の製造段
階で、当該基板９内に設けられたスルーホール２ｃを経
由して両者が予め電気的に接続された構成としてもよ
い。この場合には、上述のステップ１１１およびステッ
プ１１２を省いて、直ちに、ペレット３単位に基板９を
ダイシングすることで、図３に例示されるような最終製
品のダイオードを得ることが可能であり、工程をより簡
略化できる、という利点がある。
【００２７】また、上述のステップ１０９における絶縁
ペースト７の塗着方法としては、基板９の全面に塗着す
ることに限らず、図４に例示されるように、個々のペレ
ット３単位のダイシング領域の内側に位置するように、
個々のペレット３毎に絶縁ペースト７ａが孤立パターン
をなすようにスクリーン印刷で形成してもよい。
【００２８】これにより、個々のペレット３毎に基板９
をダイシングする際に、絶縁ペースト７ａがダイシング
工具に触れないので、当該絶縁ペースト７ａの割れ、欠
け、等の製品不良の発生を防止できる。
【００２９】以上説明したように、本実施の形態によれ
ば、ダイオード等の半導体装置の組み立て工程におい
て、複数のペレット３の基板９上の引き出し電極２ｂへ
の接続固定、前記ペレット３の絶縁、前記ペレット３の
バンプ電極４と基板９上の引き出し電極２ａとの電気的
な接続、前記ペレット３の最終保護部材の形成等を、ス
クリーン印刷等を利用した、導電性接合材のペーストパ
ターン、絶縁ペーストパターン、導電ペーストパターン
等の一括形成等によるバッチ処理が可能となり、従来の
参考技術のように、個別のペレット３毎にフレームに対
するペレット付け、さらにはワイヤーボンデング等を行
う場合に比較して工程を大幅に簡略化でき、原価低減に
寄与できる。特に、外形寸法が小さく、製品単価の安い
ダイオード等の製品において原価低減の効果はより大き
なものとなる。
【００３０】また、スクリーン印刷による絶縁パターン
や導体パターンの形成で電気的な接続、絶縁構造の形成
等を行うので、パッケージやボンディングワイヤ等の組
み立て部品が不要となり、部品点数の削減による原価低
減を実現できる。
【００３１】また、スクリーン印刷による導電ペースト
６を用いて電気的な接続を行うので、従来の参考技術の
ようにボンディングワイヤのループ形状を確保する等の
ために製品高さ寸法が高くなることがなく、ダイオード
等の半導体装置の製品寸法の一層の小型化を実現でき
る。
【００３２】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００３３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３４】半導体装置の製造における組み立て工程
で、スクリーン印刷にて導電性接合材のペーストパター
ン、絶縁ペーストパターン、導電ペーストパターン等の
一括形成により、電気的な接合、絶縁・保護構造の形成
を行うので、工程の簡略化や部品点数の削減等による製
造原価の低減ができる、という効果が得られる。
【００３５】半導体装置の製造における組み立て工程
で、スクリーン印刷にて導電性接合材のペーストパター
ン、絶縁ペーストパターン、導電ペーストパターン等の
一括形成により、電気的な接合、絶縁・保護構造の形成
を行うので、製品寸法の小型化を実現することができ
る、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造
方法にて製造される半導体装置の構成の一例を示す外観
斜視図である。
【図２】本発明の一実施の形態である半導体装置の製造
方法にて得られる半導体装置の断面形状の一例を示す断
面図である。
【図３】本発明の一実施の形態である半導体装置の製造
方法にて得られる半導体装置の変形例の断面形状の一例
を示す断面図である。
【図４】本発明の一実施の形態である半導体装置の製造
方法にて得られる半導体装置の変形例の断面形状の一例
を示す断面図である。
【図５】本発明の一実施の形態である半導体装置の製造
方法にて用いられる部材の構成の一例を示す平面図であ
る。
【図６】本発明の一実施の形態である半導体装置の製造
過程の形状の一例を示す斜視図である。
【図７】本発明の一実施の形態である半導体装置の製造
方法の作用の一例を示すフローチャートである。
【符号の説明】
１ ベース基板 ２ａ 引き出し電極（第２の引き出し電極） ２ａ−１ 引き出し電極 ２ｂ 引き出し電極（第１の引き出し電極） ２ｂ−１ 引き出し電極 ２ｃ スルーホール ３ ペレット（半導体チップ） ３ａ 裏面電極（第１の電極） ４ バンプ電極（第２の電極） ５ 絶縁ペースト ６ 導電ペースト ７ 絶縁ペースト ７ａ 絶縁ペースト ８ 導電ペースト ９ 基板 ９ａ 棒状基板 １０ 切断線 １１ 位置決め穴

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 第１および第２の電極を備えた半導体チ
    ップを準備する工程と、 複数の第１および第２の引き出し電極を備えた絶縁性の
    基板を準備する工程と、 個々の半導体チップの前記第１の電極が、複数の前記第
    １の引き出し電極の各々に接続されるように、複数の前
    記半導体チップを前記基板上に配列する工程と、 スクリーン印刷法にて前記基板に導電ペーストを塗布す
    ることで、前記基板上に配列された前記半導体チップの
    前記第２の電極と前記基板上の前記第２の引き出し電極
    とを接続する工程と、 を含むことを特徴とする半導体装置の製造方法。
JP2001108391A 2001-04-06 2001-04-06 半導体装置の製造方法 Pending JP2002305278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001108391A JP2002305278A (ja) 2001-04-06 2001-04-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001108391A JP2002305278A (ja) 2001-04-06 2001-04-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002305278A true JP2002305278A (ja) 2002-10-18

Family

ID=18960539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001108391A Pending JP2002305278A (ja) 2001-04-06 2001-04-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002305278A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007510301A (ja) * 2003-10-29 2007-04-19 コンダクティブ・インクジェット・テクノロジー・リミテッド 部品の電気的接続
EP1976008A2 (en) * 2007-03-30 2008-10-01 Xerox Corporation Inkjet Printed Wirings, Encapsulant and Shielding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007510301A (ja) * 2003-10-29 2007-04-19 コンダクティブ・インクジェット・テクノロジー・リミテッド 部品の電気的接続
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4619104B2 (ja) * 2004-12-14 2011-01-26 パナソニック株式会社 半導体装置
EP1976008A2 (en) * 2007-03-30 2008-10-01 Xerox Corporation Inkjet Printed Wirings, Encapsulant and Shielding

Similar Documents

Publication Publication Date Title
US6841414B1 (en) Saw and etch singulation method for a chip package
EP1662565B1 (en) Semiconductor package
US6570249B1 (en) Semiconductor package
JP2929273B2 (ja) ボールグリッドアレイ半導体パッケージ用ユニットｐｃｂキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法
JP2001189415A (ja) ワイヤボンディング方法及びこれを用いた半導体パッケージ
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
JPH08279591A (ja) 半導体装置とその製造方法
KR20010051976A (ko) 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
US7649250B2 (en) Semiconductor package
JP2001237258A (ja) 半導体装置の製造方法
JP2002305278A (ja) 半導体装置の製造方法
CN111739805B (zh) 半导体封装方法及半导体封装结构
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
TWI509678B (zh) 平面式半導體元件及其製作方法
JP2002026222A (ja) 樹脂封止型半導体装置用リードフレーム
JP3777131B2 (ja) 電子部品実装方法
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2004266195A (ja) 半導体パッケージの製造方法
JPH05190712A (ja) 半導体装置
JPH1079461A (ja) 半導体集積回路装置およびその製造方法
JPS63117437A (ja) 半導体チツプ
JPH088323B2 (ja) 多面付チップキャリア基板のプッシュバック工法