JP2003243598A - 半導体装置及びその半導体装置の製造方法 - Google Patents
半導体装置及びその半導体装置の製造方法Info
- Publication number
- JP2003243598A JP2003243598A JP2002032293A JP2002032293A JP2003243598A JP 2003243598 A JP2003243598 A JP 2003243598A JP 2002032293 A JP2002032293 A JP 2002032293A JP 2002032293 A JP2002032293 A JP 2002032293A JP 2003243598 A JP2003243598 A JP 2003243598A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- die pad
- metal plate
- pad portion
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は、ダイパッド部がパッケージの外部に
露出している樹脂封止型の半導体装置において、半導体
装置を構成する部材の内部熱応力の違いによる内部破壊
を起こさない半導体装置、及び、その半導体装置の製造
方法を得ることを目的とする。 【解決手段】本発明は、半導体チップ１２を載置するダ
イパッド部１４と、このダイパッド部１４、半導体チッ
プ１２と電気的に接続されるインナーリード部１６ａ、
及び、半導体装置１０の外部端子であるアウターリード
部１６ｂにより形成されるリードフレーム１６と、ダイ
パッド部１４に対向するパッケージ端部に配置された金
属板１８とにより構成される。
露出している樹脂封止型の半導体装置において、半導体
装置を構成する部材の内部熱応力の違いによる内部破壊
を起こさない半導体装置、及び、その半導体装置の製造
方法を得ることを目的とする。 【解決手段】本発明は、半導体チップ１２を載置するダ
イパッド部１４と、このダイパッド部１４、半導体チッ
プ１２と電気的に接続されるインナーリード部１６ａ、
及び、半導体装置１０の外部端子であるアウターリード
部１６ｂにより形成されるリードフレーム１６と、ダイ
パッド部１４に対向するパッケージ端部に配置された金
属板１８とにより構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイパッド部がパ
ッケージの外部に露出している樹脂封止型の半導体装
置、及びその半導体装置の製造方法に関する。
ッケージの外部に露出している樹脂封止型の半導体装
置、及びその半導体装置の製造方法に関する。
【０００２】
【従来の技術】図７で示すように、半導体装置５０は、
半導体チップ５２を載置しているダイパッド５４が、半
導体装置５０における実装基板側のパッケージの外面に
露出している。この半導体装置５０は、ダイパッド５４
がパッケージの外面に露出していることにより、半導体
チップ５２で発生した熱が、ダイパッド５４を通じて半
導体装置５０の外部に効率良く放出される。
半導体チップ５２を載置しているダイパッド５４が、半
導体装置５０における実装基板側のパッケージの外面に
露出している。この半導体装置５０は、ダイパッド５４
がパッケージの外面に露出していることにより、半導体
チップ５２で発生した熱が、ダイパッド５４を通じて半
導体装置５０の外部に効率良く放出される。
【０００３】しかし、このダイパッド５４が露出する型
式のパッケージは、ダイパッド５４が半導体装置５０に
おける底部に位置することから、耐湿性試験やリフロー
工程等の熱による内部応力により、半導体装置５０の内
部構造が破壊されることがあった。これは、半導体チッ
プ５２が載置されたダイパッド５４と封止樹脂５６と
が、それぞれ熱膨張係数が異なることから、これらに外
部から熱が与えられることにより、異なる方向に膨張し
て、ダイパッド５４と封止樹脂５６とが剥離することに
原因がある。
式のパッケージは、ダイパッド５４が半導体装置５０に
おける底部に位置することから、耐湿性試験やリフロー
工程等の熱による内部応力により、半導体装置５０の内
部構造が破壊されることがあった。これは、半導体チッ
プ５２が載置されたダイパッド５４と封止樹脂５６と
が、それぞれ熱膨張係数が異なることから、これらに外
部から熱が与えられることにより、異なる方向に膨張し
て、ダイパッド５４と封止樹脂５６とが剥離することに
原因がある。
【０００４】以下に理由を説明する。図８は、ダイパッ
ド５４がパッケージの外部に露出している樹脂封止型の
半導体装置５０に外部から熱を加えたときの内部熱応力
の状態を矢印にて示したものである。この図８において
インナーリード５８が存する水平面を基準として、半導
体装置５０の上半分を上部分とし、下半分を下部分とす
る。
ド５４がパッケージの外部に露出している樹脂封止型の
半導体装置５０に外部から熱を加えたときの内部熱応力
の状態を矢印にて示したものである。この図８において
インナーリード５８が存する水平面を基準として、半導
体装置５０の上半分を上部分とし、下半分を下部分とす
る。
【０００５】半導体装置５０を構成する各部材の熱膨張
係数は、シリコンを素材とした半導体チップが３×１０
-６mm／℃であり、銅を素材としたダイパッド５４が１
７×１０-６mm／℃であり、エポキシを素材とした封止
樹脂が１２×１０-６mm／℃である。
係数は、シリコンを素材とした半導体チップが３×１０
-６mm／℃であり、銅を素材としたダイパッド５４が１
７×１０-６mm／℃であり、エポキシを素材とした封止
樹脂が１２×１０-６mm／℃である。
【０００６】図８に示すように、この半導体装置５０に
外部から熱が加えられると、半導体装置５０の上部分
は、封止樹脂５６の膨張が半導体チップ５２に影響され
ることから、上向きの凸状に反る。また、半導体装置５
０の下部分は、ダイパッド５４の膨張が半導体チップ５
２に影響されることから、下向きの凸状に反る。する
と、封止樹脂５６とダイパッド５４とが剥離してしま
い、封止樹脂５６とダイパッド５４との界面位置に隙間
が生じてしまう。
外部から熱が加えられると、半導体装置５０の上部分
は、封止樹脂５６の膨張が半導体チップ５２に影響され
ることから、上向きの凸状に反る。また、半導体装置５
０の下部分は、ダイパッド５４の膨張が半導体チップ５
２に影響されることから、下向きの凸状に反る。する
と、封止樹脂５６とダイパッド５４とが剥離してしま
い、封止樹脂５６とダイパッド５４との界面位置に隙間
が生じてしまう。
【０００７】そのため、ダイパッド５４にボンディング
された、半導体チップ５２を接地するためのボンディン
グワイヤー６０がネック切れを起こしてしまい、半導体
装置５０の特性を悪化させていた。
された、半導体チップ５２を接地するためのボンディン
グワイヤー６０がネック切れを起こしてしまい、半導体
装置５０の特性を悪化させていた。
【０００８】また、このダイパッド５４がパッケージの
外部に露出している樹脂封止型の半導体装置５０は、半
導体装置５０の耐湿性試験の際に、封止樹脂５６が水分
を吸収する。そして、この吸収された水分が、上述のダ
イパッド５４と封止樹脂５６との界面に生じた隙間に集
まる。この水分が、外部からの熱により気化膨張を起こ
すことが、パッケージ全体に亀裂を生じさせるパッケー
ジクラックの原因の一つである。
外部に露出している樹脂封止型の半導体装置５０は、半
導体装置５０の耐湿性試験の際に、封止樹脂５６が水分
を吸収する。そして、この吸収された水分が、上述のダ
イパッド５４と封止樹脂５６との界面に生じた隙間に集
まる。この水分が、外部からの熱により気化膨張を起こ
すことが、パッケージ全体に亀裂を生じさせるパッケー
ジクラックの原因の一つである。
【０００９】
【発明が解決しようとする課題】本発明の目的は、ダイ
パッド部がパッケージの外部に露出している樹脂封止型
の半導体装置において、半導体装置を構成する部材の内
部熱応力の違いによる内部破壊を起こさない半導体装
置、及び、その半導体装置の製造方法を提供することに
ある。
パッド部がパッケージの外部に露出している樹脂封止型
の半導体装置において、半導体装置を構成する部材の内
部熱応力の違いによる内部破壊を起こさない半導体装
置、及び、その半導体装置の製造方法を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップを載置するダイパッド部と、前記ダイパッ
ド部、半導体チップと電気的に接続されるインナーリー
ド部、及び、半導体装置の外部端子であるアウターリー
ド部により形成されるリードフレームと、前記ダイパッ
ド部に対向するパッケージ端部に配置された金属板を含
む。
半導体チップを載置するダイパッド部と、前記ダイパッ
ド部、半導体チップと電気的に接続されるインナーリー
ド部、及び、半導体装置の外部端子であるアウターリー
ド部により形成されるリードフレームと、前記ダイパッ
ド部に対向するパッケージ端部に配置された金属板を含
む。
【００１１】また、本発明は、前記リードフレームを構
成しているダイパッド部に半導体チップを載置するステ
ップと、前記半導体チップとインナーリード部、及び、
該半導体チップとダイパッド部を接続するワイヤーボン
ディングステップと、金型で形成されたキャビティ内部
に前記金属板を載置し、前記半導体チップが載置された
リードフレームを前記金型で挟み込み、封止樹脂をキャ
ビティ内部に流し込むステップを含む。
成しているダイパッド部に半導体チップを載置するステ
ップと、前記半導体チップとインナーリード部、及び、
該半導体チップとダイパッド部を接続するワイヤーボン
ディングステップと、金型で形成されたキャビティ内部
に前記金属板を載置し、前記半導体チップが載置された
リードフレームを前記金型で挟み込み、封止樹脂をキャ
ビティ内部に流し込むステップを含む。
【００１２】
【発明の実施の形態】本発明に係る半導体装置及びその
半導体装置の製造方法の実施形態を、図面に基づいて詳
しく説明する。図１は、本発明のダイパッド部１４がパ
ッケージの外部に露出している樹脂封止型の半導体装置
１０の断面図である。この半導体装置１０は、半導体装
置１２、リードフレーム１６、及び、金属板１８と、こ
れらを封止する封止樹脂２２により構成される。半導体
チップ１２はダイパッド部１４の上に載置される。リー
ドフレーム１６は、ダイパッド部１４、半導体チップ１
２と電気的に接続されるインナーリード部１６ａ、及
び、半導体装置１０の外部端子であるアウターリード部
１６ｂにより形成される。金属板１８は、ダイパッド部
１４と対向するパッケージ端部に配置される。封止樹脂
２２は、半導体チップ１２、ダイパッド部１４、インナ
ーリード部１６ａ、及び、金属板１８を樹脂封止してい
る。但し、金属板１８の一側面は、パッケージ外面に露
出している。
半導体装置の製造方法の実施形態を、図面に基づいて詳
しく説明する。図１は、本発明のダイパッド部１４がパ
ッケージの外部に露出している樹脂封止型の半導体装置
１０の断面図である。この半導体装置１０は、半導体装
置１２、リードフレーム１６、及び、金属板１８と、こ
れらを封止する封止樹脂２２により構成される。半導体
チップ１２はダイパッド部１４の上に載置される。リー
ドフレーム１６は、ダイパッド部１４、半導体チップ１
２と電気的に接続されるインナーリード部１６ａ、及
び、半導体装置１０の外部端子であるアウターリード部
１６ｂにより形成される。金属板１８は、ダイパッド部
１４と対向するパッケージ端部に配置される。封止樹脂
２２は、半導体チップ１２、ダイパッド部１４、インナ
ーリード部１６ａ、及び、金属板１８を樹脂封止してい
る。但し、金属板１８の一側面は、パッケージ外面に露
出している。
【００１３】図１で示すように、本実施形態のリードフ
レーム１６は、銅合金などの通常のリードフレームに用
いられている金属で形成されている。このリードフレー
ム１６の中央に設けられたダイパッド部１４の上に、Ag
ペースト等の熱伝導性に優れた材料により接合される半
導体チップ１２が載置される。このダイパッド部１４の
両側にはインナーリード部１６ａが形成されており、こ
のインナーリード部１６ａと連続してアウターリード部
１６ｂが設けられている。
レーム１６は、銅合金などの通常のリードフレームに用
いられている金属で形成されている。このリードフレー
ム１６の中央に設けられたダイパッド部１４の上に、Ag
ペースト等の熱伝導性に優れた材料により接合される半
導体チップ１２が載置される。このダイパッド部１４の
両側にはインナーリード部１６ａが形成されており、こ
のインナーリード部１６ａと連続してアウターリード部
１６ｂが設けられている。
【００１４】この半導体チップ１２の電極（図示せず）
とリードフレーム１６のインナーリード部１６ａとが、
Auを素材としたボンディングワイヤー２０で電気的に接
続される。また、この半導体チップ１２の電極は、リー
ドフレーム１６のダイパッド部１４との間においても、
Auを素材とした接地用ボンディングワイヤー２０ａで電
気的に接続される。
とリードフレーム１６のインナーリード部１６ａとが、
Auを素材としたボンディングワイヤー２０で電気的に接
続される。また、この半導体チップ１２の電極は、リー
ドフレーム１６のダイパッド部１４との間においても、
Auを素材とした接地用ボンディングワイヤー２０ａで電
気的に接続される。
【００１５】この半導体チップ１２とダイパッド部１４
との間を電気的接続する理由は、半導体装置１０の高い
電気的特性を保持するために、半導体チップ１２を部分
的に接地する必要があるからである。つまり、接地用ボ
ンディングワイヤー２０ａが、半導体チップ１２とダイ
パッド部１４の接地端子（図示せず）とを接続すること
で、半導体チップ１２が接地されることになる。この接
地端子は、ダイパッド部１４がリードフレーム１６を介
して外部の接地装置と接続される。この接地端子をダイ
パッド部１４に４ヶ所設けている。
との間を電気的接続する理由は、半導体装置１０の高い
電気的特性を保持するために、半導体チップ１２を部分
的に接地する必要があるからである。つまり、接地用ボ
ンディングワイヤー２０ａが、半導体チップ１２とダイ
パッド部１４の接地端子（図示せず）とを接続すること
で、半導体チップ１２が接地されることになる。この接
地端子は、ダイパッド部１４がリードフレーム１６を介
して外部の接地装置と接続される。この接地端子をダイ
パッド部１４に４ヶ所設けている。
【００１６】リードフレーム１６におけるアウターリー
ド部１６ｂは、本発明による半導体装置１０を実装基板
に接続するための外部端子の役割を果たしている。
ド部１６ｂは、本発明による半導体装置１０を実装基板
に接続するための外部端子の役割を果たしている。
【００１７】図１に示すように、金属板１８は、ダイパ
ッド部１４おける半導体チップ１２が載置されている面
に対向する位置に配置されていて、この金属板１８の一
側面が半導体装置１０の外部に露出している。この金属
板１８は４２合金（42％Fe-Ni合金）を用いて形成して
いる。この金属板は４２合金に限定されず、リードフレ
ーム１６を構成する素材より熱膨張係数が小さい材料で
あればよい。理想的には、熱膨張係数が２×１０-６mm
／℃〜１０×１０-６mm／℃の範囲内であることが望ま
しい。
ッド部１４おける半導体チップ１２が載置されている面
に対向する位置に配置されていて、この金属板１８の一
側面が半導体装置１０の外部に露出している。この金属
板１８は４２合金（42％Fe-Ni合金）を用いて形成して
いる。この金属板は４２合金に限定されず、リードフレ
ーム１６を構成する素材より熱膨張係数が小さい材料で
あればよい。理想的には、熱膨張係数が２×１０-６mm
／℃〜１０×１０-６mm／℃の範囲内であることが望ま
しい。
【００１８】この金属板１８のダイパッド部１４と対向
する面の面積は、ダイパッド部１４における金属板１８
と対向する面の面積に対して１２０％の比率となる。ま
た、この面積の比率は、この数値に限定されない。
する面の面積は、ダイパッド部１４における金属板１８
と対向する面の面積に対して１２０％の比率となる。ま
た、この面積の比率は、この数値に限定されない。
【００１９】図２は、本実施の形態における半導体装置
１０の断面を示したものであり、図１と同じ構成で示し
てあることから、符号は省略してある。Ａは金属板１８
におけるダイパッド部１４と対向する面の面積である。
Ｂはダイパッド部１４における金属板１８と対向する面
の面積（半導体チップ１２が載置されている部分の面積
も含む）である。Ｃは半導体装置１０におけるパッケー
ジの底面の面積である。Ｄは金属板１８の厚み（mm）で
ある。Ｅはダイパッド部の厚み（mm）である。Ｆは金属
板１８と半導体チップ１２との距離（mm）である。Ｇは
パッケージ表面と半導体チップ１２との距離（mm）であ
る。
１０の断面を示したものであり、図１と同じ構成で示し
てあることから、符号は省略してある。Ａは金属板１８
におけるダイパッド部１４と対向する面の面積である。
Ｂはダイパッド部１４における金属板１８と対向する面
の面積（半導体チップ１２が載置されている部分の面積
も含む）である。Ｃは半導体装置１０におけるパッケー
ジの底面の面積である。Ｄは金属板１８の厚み（mm）で
ある。Ｅはダイパッド部の厚み（mm）である。Ｆは金属
板１８と半導体チップ１２との距離（mm）である。Ｇは
パッケージ表面と半導体チップ１２との距離（mm）であ
る。
【００２０】金属板１８におけるダイパッド部１４と対
向する面の面積（Ａ）が、ダイパッド部１４における金
属板１８と対向する面積（Ｂ）の６０％以上、パッケー
ジにおける底部の面積（Ｃ）以下の範囲内（０．６×Ｂ
≦Ａ≦Ｃ）であればよい。好ましくは、ダイパッド部１
４における金属板１８と対向する面の面積（Ｂ）に対す
る、金属板１８におけるダイパッド部１４と対向する面
の面積（Ａ）の比率が、６０％〜２５０％の範囲内
（０．６×Ｂ≦Ａ≦２．５×Ｂ）であることが望まし
い。これらの数値は、発明者が鋭意研究を重ねた結果に
より得られた数値である。
向する面の面積（Ａ）が、ダイパッド部１４における金
属板１８と対向する面積（Ｂ）の６０％以上、パッケー
ジにおける底部の面積（Ｃ）以下の範囲内（０．６×Ｂ
≦Ａ≦Ｃ）であればよい。好ましくは、ダイパッド部１
４における金属板１８と対向する面の面積（Ｂ）に対す
る、金属板１８におけるダイパッド部１４と対向する面
の面積（Ａ）の比率が、６０％〜２５０％の範囲内
（０．６×Ｂ≦Ａ≦２．５×Ｂ）であることが望まし
い。これらの数値は、発明者が鋭意研究を重ねた結果に
より得られた数値である。
【００２１】また、この金属板１８における露出面の中
央位置には、凹状の窪み２６が設けられている。この窪
み２６は、後述する金型２８における下型２８ｂに設け
られた凸状の突起２４に嵌め込むために設けられてい
る。
央位置には、凹状の窪み２６が設けられている。この窪
み２６は、後述する金型２８における下型２８ｂに設け
られた凸状の突起２４に嵌め込むために設けられてい
る。
【００２２】この金属板１８の厚みは、図２に示すよう
に、同じ厚さ（Ｄmm＝Ｅmm）で形成されている。また、
金属板１８の厚さもこの数値に限定されず、ダイパッド
部１４の厚み（Ｅ）mmに対する、金属板１８の厚み
（Ｄ）mmの比率が８０％〜３００％の範囲内（０．８×
Ｅ≦Ｄ≦３×Ｅ）であればよい。これらの数値は、発明
者が鋭意研究を重ねた結果により得られた数値である。
に、同じ厚さ（Ｄmm＝Ｅmm）で形成されている。また、
金属板１８の厚さもこの数値に限定されず、ダイパッド
部１４の厚み（Ｅ）mmに対する、金属板１８の厚み
（Ｄ）mmの比率が８０％〜３００％の範囲内（０．８×
Ｅ≦Ｄ≦３×Ｅ）であればよい。これらの数値は、発明
者が鋭意研究を重ねた結果により得られた数値である。
【００２３】図１に示すように、封止樹脂２２は、半導
体チップ１２が載置されたダイパッド部１４と、半導体
チップ１２と電気的に接続されたインナーリード部１６
ａと、その電気的に接続するために使用されているボン
ディングワイヤー２０と、金属板１８とを封止してい
る。この封止樹脂２２は、エポキシ樹脂にシリカ系のフ
ィラーを配合したものを素材とし、一般的にエポキシ樹
脂系封止材と呼ばれているものである。
体チップ１２が載置されたダイパッド部１４と、半導体
チップ１２と電気的に接続されたインナーリード部１６
ａと、その電気的に接続するために使用されているボン
ディングワイヤー２０と、金属板１８とを封止してい
る。この封止樹脂２２は、エポキシ樹脂にシリカ系のフ
ィラーを配合したものを素材とし、一般的にエポキシ樹
脂系封止材と呼ばれているものである。
【００２４】これらの、半導体チップ１２と、ダイパッ
ド部１４と、金属板１８のそれぞれを左右対称に２分す
る中心軸が、半導体装置１０を左右対称に２分する中心
軸と同軸上に位置している。また、本実施の形態による
半導体装置１０は、ダイパッド部１４を半導体装置１０
の外面に露出させるために、ダイパッド部１４が半導体
装置１０における端部に位置することになる。さらに、
本実施の形態による半導体装置１０においては、金属板
１８と、この金属板１８と対向する半導体チップ１２と
の間の距離が、０．２０mmになるように金型２８の大き
さが調整されている。この距離も０．２０mmに限定され
ない。
ド部１４と、金属板１８のそれぞれを左右対称に２分す
る中心軸が、半導体装置１０を左右対称に２分する中心
軸と同軸上に位置している。また、本実施の形態による
半導体装置１０は、ダイパッド部１４を半導体装置１０
の外面に露出させるために、ダイパッド部１４が半導体
装置１０における端部に位置することになる。さらに、
本実施の形態による半導体装置１０においては、金属板
１８と、この金属板１８と対向する半導体チップ１２と
の間の距離が、０．２０mmになるように金型２８の大き
さが調整されている。この距離も０．２０mmに限定され
ない。
【００２５】図２に示すように、金属板１８と半導体チ
ップ１２との間の距離（Ｆ）mmが、０．２mm以上、半導
体チップ１２の表面とパッケージの表面との間の距離
（Ｇ）mmから、金属板１８の厚み（Ｄ）mmを除いた距離
以下の範囲内（０．２mm≦Ｆ≦Ｇmm−Ｄmm）であって、
好ましくは、０．２mm〜０．６mmの範囲内であることが
望ましい。これらの数値は、発明者が鋭意研究を重ねた
結果により得られた数値である。
ップ１２との間の距離（Ｆ）mmが、０．２mm以上、半導
体チップ１２の表面とパッケージの表面との間の距離
（Ｇ）mmから、金属板１８の厚み（Ｄ）mmを除いた距離
以下の範囲内（０．２mm≦Ｆ≦Ｇmm−Ｄmm）であって、
好ましくは、０．２mm〜０．６mmの範囲内であることが
望ましい。これらの数値は、発明者が鋭意研究を重ねた
結果により得られた数値である。
【００２６】次に、本発明における半導体装置１０の製
造方法を図３から図５に基づいて説明する。これらの図
面は、本実施の形態における半導体装置１０の製造方法
を説明するための断面図である。
造方法を図３から図５に基づいて説明する。これらの図
面は、本実施の形態における半導体装置１０の製造方法
を説明するための断面図である。
【００２７】本発明における半導体装置１０は、リード
フレーム１６を構成しているダイパッド部１４に半導体
チップ１２を載置する工程と、半導体チップ１２とイン
ナーリード部１６ａ、及び、その半導体チップ１２とダ
イパッド部１４を接続するワイヤーボンディング工程
と、金型２８で形成されたキャビティ３０内部に金属板
１８を挿入し、半導体チップ１２が載置されたリードフ
レーム１６を金型２８で挟み込み、封止樹脂２２をキャ
ビティ３０内部に流し込む工程とにより形成する。
フレーム１６を構成しているダイパッド部１４に半導体
チップ１２を載置する工程と、半導体チップ１２とイン
ナーリード部１６ａ、及び、その半導体チップ１２とダ
イパッド部１４を接続するワイヤーボンディング工程
と、金型２８で形成されたキャビティ３０内部に金属板
１８を挿入し、半導体チップ１２が載置されたリードフ
レーム１６を金型２８で挟み込み、封止樹脂２２をキャ
ビティ３０内部に流し込む工程とにより形成する。
【００２８】図３に示すように、リードフレーム１６を
構成するダイパッド部１４の上面にAgペースト等の接着
剤により半導体チップ１２を載置する。このとき、この
半導体チップ１２は、半導体チップ１２の中心が、ダイ
パッド部１４の中心に位置するように載置する。
構成するダイパッド部１４の上面にAgペースト等の接着
剤により半導体チップ１２を載置する。このとき、この
半導体チップ１２は、半導体チップ１２の中心が、ダイ
パッド部１４の中心に位置するように載置する。
【００２９】次に、図４に示すように、リードフレーム
１６を構成するインナーリード部１６ａと、半導体チッ
プ１２の電極（図示せず）とを、Auを素材としたボンデ
ィングワイヤー２０で接続する。また、ダイパッド部１
４における接地端子と、半導体チップ１２の電極との間
も、半導体チップ１２を接地させるために、Auを素材と
した接地用ボンディングワイヤー２０ａで接続する。
１６を構成するインナーリード部１６ａと、半導体チッ
プ１２の電極（図示せず）とを、Auを素材としたボンデ
ィングワイヤー２０で接続する。また、ダイパッド部１
４における接地端子と、半導体チップ１２の電極との間
も、半導体チップ１２を接地させるために、Auを素材と
した接地用ボンディングワイヤー２０ａで接続する。
【００３０】次に、図５を用いて半導体チップ１２が載
置されたリードフレーム１６を封止樹脂２２で樹脂封止
する工程について説明する。この樹脂封止工程において
は、上下に分割可能な上型２８ａと下型２８ｂにより形
成された金型２８を使用する。この上型２８ａと下型２
８ｂが形成するキャビティ３０内に封止樹脂２２を流し
込むことになる。この下型２８ｂには、下型２８ｂのキ
ャビティ３０面の中央位置に凸状の突起２４が形成され
ている。
置されたリードフレーム１６を封止樹脂２２で樹脂封止
する工程について説明する。この樹脂封止工程において
は、上下に分割可能な上型２８ａと下型２８ｂにより形
成された金型２８を使用する。この上型２８ａと下型２
８ｂが形成するキャビティ３０内に封止樹脂２２を流し
込むことになる。この下型２８ｂには、下型２８ｂのキ
ャビティ３０面の中央位置に凸状の突起２４が形成され
ている。
【００３１】まず、下型２８ｂのキャビティ３０内に金
属板１８を載置する。この際に、金属板１８の凹状の窪
み２６を下型２８ｂの凸状の突起２４に嵌め込むように
して、金属板１８を下型２８ｂに載置する。そして、そ
の下型２８ｂに、半導体チップ１２が載置されているリ
ードフレーム１６を、ワイヤーボンディングされている
面が金属板１８側に向くようにして載置する。その時、
半導体チップ１２の中心が、金属板１８の中心に位置す
るように、リードフレーム１６を下型２８ｂに載置す
る。
属板１８を載置する。この際に、金属板１８の凹状の窪
み２６を下型２８ｂの凸状の突起２４に嵌め込むように
して、金属板１８を下型２８ｂに載置する。そして、そ
の下型２８ｂに、半導体チップ１２が載置されているリ
ードフレーム１６を、ワイヤーボンディングされている
面が金属板１８側に向くようにして載置する。その時、
半導体チップ１２の中心が、金属板１８の中心に位置す
るように、リードフレーム１６を下型２８ｂに載置す
る。
【００３２】次に、リードフレーム１６を挟み込むよう
にして、下型２８ｂと上型２８ａを重ね合わせる。そし
て、この上型２８ａと下型２８ｂにより形成されるキャ
ビティ３０内に封止樹脂２２を流し込み、封止樹脂２２
を固化させた後、金型２８を外して、アウターリード部
１６ｂを整形するなどの後処理を行い、図１に示される
半導体装置１０を完成させる。
にして、下型２８ｂと上型２８ａを重ね合わせる。そし
て、この上型２８ａと下型２８ｂにより形成されるキャ
ビティ３０内に封止樹脂２２を流し込み、封止樹脂２２
を固化させた後、金型２８を外して、アウターリード部
１６ｂを整形するなどの後処理を行い、図１に示される
半導体装置１０を完成させる。
【００３３】次に、本発明に係る半導体装置１０の作用
について説明する。一般的に半導体装置１０は、完成後
に各種の信頼性試験が行われる。その中の一つに耐湿性
試験があり、湿度１００％の高温高圧という条件で試験
が行われる。また、半導体装置１０を基板に組み込む際
に、赤外線炉などを利用したリフロー工程がある。この
ように半導体装置１０は外部から高い熱を加えられる。
について説明する。一般的に半導体装置１０は、完成後
に各種の信頼性試験が行われる。その中の一つに耐湿性
試験があり、湿度１００％の高温高圧という条件で試験
が行われる。また、半導体装置１０を基板に組み込む際
に、赤外線炉などを利用したリフロー工程がある。この
ように半導体装置１０は外部から高い熱を加えられる。
【００３４】図６は、本実施の形態における半導体装置
１０に外部から熱を加えた場合の内部熱応力の状態を示
す断面図である。この図６においてインナーリード部１
６ａが存する水平面を基準として、半導体装置１０の上
半分を上部分とし、下半分を下部分とする。
１０に外部から熱を加えた場合の内部熱応力の状態を示
す断面図である。この図６においてインナーリード部１
６ａが存する水平面を基準として、半導体装置１０の上
半分を上部分とし、下半分を下部分とする。
【００３５】本実施の形態の場合は、シリコンを素材と
した半導体チップ１２の熱膨張係数は３×１０-６mm／
℃であり、銅を素材としたダイパッド部１４の熱膨張係
数は１７×１０-６mm／℃である。また、エポキシを素
材とした封止樹脂２２の熱膨張係数は１２×１０-６mm
／℃であり、４２合金を素材とした金属板１８の熱膨張
係数は５×１０-６mm／℃である。
した半導体チップ１２の熱膨張係数は３×１０-６mm／
℃であり、銅を素材としたダイパッド部１４の熱膨張係
数は１７×１０-６mm／℃である。また、エポキシを素
材とした封止樹脂２２の熱膨張係数は１２×１０-６mm
／℃であり、４２合金を素材とした金属板１８の熱膨張
係数は５×１０-６mm／℃である。
【００３６】図６に示すように、本実施の形態における
半導体装置１０に外部から熱が加えられると、半導体装
置１０の下部分は、ダイパッドの膨張が半導体チップ１
２に影響されることから、下向きの凸状に反る。また、
半導体装置１０の上部分は、封止樹脂２２の膨張が金属
板１８によって矯正されることから、半導体装置１０の
下部分と同じ下向きの凸状に反る。よって、半導体装置
１０内部における熱応力の発生が少なくなることから、
封止樹脂２２とダイパッドとは剥離しなくなる。
半導体装置１０に外部から熱が加えられると、半導体装
置１０の下部分は、ダイパッドの膨張が半導体チップ１
２に影響されることから、下向きの凸状に反る。また、
半導体装置１０の上部分は、封止樹脂２２の膨張が金属
板１８によって矯正されることから、半導体装置１０の
下部分と同じ下向きの凸状に反る。よって、半導体装置
１０内部における熱応力の発生が少なくなることから、
封止樹脂２２とダイパッドとは剥離しなくなる。
【００３７】つまり、ダイパッド部１４にワイヤーボン
ディングされた、半導体チップ１２を接地するための接
地用ボンディングワイヤー２０ａがネック切れを起こさ
ないので、半導体チップ１２の接地が確保される。すな
わち、半導体装置１０の高周波特性等を高く保つことが
できるので、半導体装置１０の特性を高いものに維持す
ることができる。
ディングされた、半導体チップ１２を接地するための接
地用ボンディングワイヤー２０ａがネック切れを起こさ
ないので、半導体チップ１２の接地が確保される。すな
わち、半導体装置１０の高周波特性等を高く保つことが
できるので、半導体装置１０の特性を高いものに維持す
ることができる。
【００３８】また、この半導体装置１０は、金属板１８
がパッケージの外部に露出している。よって、パッケー
ジの外部に露出している封止樹脂２２の表面積が減少す
るので、封止樹脂２２が吸収する水分の量が減少する。
すなわち、吸収された水分が引き起こす、封止樹脂２２
とダイパッド部１４との剥離が発生しにくくなる。
がパッケージの外部に露出している。よって、パッケー
ジの外部に露出している封止樹脂２２の表面積が減少す
るので、封止樹脂２２が吸収する水分の量が減少する。
すなわち、吸収された水分が引き起こす、封止樹脂２２
とダイパッド部１４との剥離が発生しにくくなる。
【００３９】本実施の形態における半導体装置１０は、
半導体チップ１２と、ダイパッド部１４と、金属板１８
のそれぞれを左右対称に２分する中心軸が、半導体装置
１０を左右対称に２分する中心軸と同軸上に位置してい
る。これにより、半導体装置１０において、熱応力が中
心軸を中心に左右対称に働くことになる。よって、熱応
力が偏ることなく均等に働くので、封止樹脂２２とダイ
パッド部１４との剥離が発生しにくくなる。
半導体チップ１２と、ダイパッド部１４と、金属板１８
のそれぞれを左右対称に２分する中心軸が、半導体装置
１０を左右対称に２分する中心軸と同軸上に位置してい
る。これにより、半導体装置１０において、熱応力が中
心軸を中心に左右対称に働くことになる。よって、熱応
力が偏ることなく均等に働くので、封止樹脂２２とダイ
パッド部１４との剥離が発生しにくくなる。
【００４０】さらに、本発明における半導体装置１０の
製造方法においては、金属板１８の凹状窪み２６を下型
２８ｂの凸状突起２４に嵌め込んだ後に封止樹脂２２を
流し込んでいることから、封止樹脂２２を流し込む際
に、金属板１８が所定の位置からずれることがない。よ
って設計されたとおりの構造の半導体装置１０を得るこ
とができる。
製造方法においては、金属板１８の凹状窪み２６を下型
２８ｂの凸状突起２４に嵌め込んだ後に封止樹脂２２を
流し込んでいることから、封止樹脂２２を流し込む際
に、金属板１８が所定の位置からずれることがない。よ
って設計されたとおりの構造の半導体装置１０を得るこ
とができる。
【００４１】以上、本発明に係る半導体装置１０と半導
体装置１０の製造方法について、図面に基づいて説明し
たが、本発明は、図示した例示に限定されるものではな
い。本発明は、その趣旨を逸脱しない範囲で当業者の知
識に基づき種々なる改良、修正、変形を加えた態様で実
施できるものである。
体装置１０の製造方法について、図面に基づいて説明し
たが、本発明は、図示した例示に限定されるものではな
い。本発明は、その趣旨を逸脱しない範囲で当業者の知
識に基づき種々なる改良、修正、変形を加えた態様で実
施できるものである。
【００４２】
【発明の効果】本発明の半導体装置及びその半導体装置
の製造方法によれば、ダイパッド部がパッケージの外部
に露出していることによる内部熱応力の偏りが、ダイパ
ッドに対向する端部に設けられた金属板により矯正され
る。よって半導体装置を構成する部材の内部熱応力の違
いによる半導体装置内部の破壊を起こすことはない。
の製造方法によれば、ダイパッド部がパッケージの外部
に露出していることによる内部熱応力の偏りが、ダイパ
ッドに対向する端部に設けられた金属板により矯正され
る。よって半導体装置を構成する部材の内部熱応力の違
いによる半導体装置内部の破壊を起こすことはない。
【図１】本発明によるダイパッド部がパッケージの外部
に露出している樹脂封止型の半導体装置の断面図であ
る。
に露出している樹脂封止型の半導体装置の断面図であ
る。
【図２】本発明による半導体装置の断面図であって、各
符号は、図１と同じ構成であることから省略している。
符号は、図１と同じ構成であることから省略している。
【図３】本発明におけるダイパッド部がパッケージの外
部に露出している樹脂封止型の半導体装置の製造方法に
おいて、リードフレームの上にダイパッドを載置するこ
とを説明する断面図である。
部に露出している樹脂封止型の半導体装置の製造方法に
おいて、リードフレームの上にダイパッドを載置するこ
とを説明する断面図である。
【図４】本発明におけるダイパッド部がパッケージの外
部に露出している樹脂封止型の半導体装置の製造方法に
おいて、ワイヤーボンディングする工程を説明する断面
図である。
部に露出している樹脂封止型の半導体装置の製造方法に
おいて、ワイヤーボンディングする工程を説明する断面
図である。
【図５】本発明におけるダイパッド部がパッケージの外
部に露出している樹脂封止型の半導体装置の製造方法に
おいて、樹脂封止の工程を説明する断面図である。
部に露出している樹脂封止型の半導体装置の製造方法に
おいて、樹脂封止の工程を説明する断面図である。
【図６】本発明における半導体装置に、外部から熱を加
えた場合の内部熱応力の状態を示す断面図である。
えた場合の内部熱応力の状態を示す断面図である。
【図７】従来の、ダイパッド部がパッケージの外部に露
出している樹脂封止型の半導体装置の断面図である。
出している樹脂封止型の半導体装置の断面図である。
【図８】従来の、ダイパッド部がパッケージの外部に露
出している樹脂封止型の半導体装置に、外部から熱を加
えた場合の内部熱応力の状態を示す断面図である。
出している樹脂封止型の半導体装置に、外部から熱を加
えた場合の内部熱応力の状態を示す断面図である。
１０：半導体装置
１２：半導体チップ
１４：ダイパッド部
１６：リードフレーム
１６ａ：インナーリード部
１６ｂ：アウターリード部
１８：金属板
２０：ボンディングワイヤー
２０ａ：接地用ボンディングワイヤー
２２：封止樹脂
２４：凸状突起
２６：凹状窪み
２８：金型
２８ａ：上型
２８ｂ：下型
３０：キャビティ
フロントページの続き
(72)発明者 梅本 一寛
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
(72)発明者 吉村 秋文
滋賀県野洲郡野洲町大字市三宅800番地
日本アイ・ビー・エム株式会社 野洲事業
所内
Ｆターム(参考） 4M109 AA01 BA01 CA21 DA04 DA08
DB02 DB15 EE02 EE05
5F061 AA01 BA01 CA21 DA06 FA05
5F067 AA01 AA06 AA07 BE00 BE09
Claims (13)
- 【請求項１】 ダイパッド部がパッケージの外部に露出
している樹脂封止型の半導体装置において、半導体チッ
プが載置されたダイパッド部と、前記半導体チップと電
気的に接続されるインナーリード部、前記ダイパッド
部、及び、半導体装置の外部端子であるアウターリード
部を備えるリードフレームと、前記ダイパッド部に対向
するパッケージ端部に配置された金属板と、を含む半導
体装置。 - 【請求項２】 前記半導体装置を左右対称に２分する中
心軸と、前記半導体チップを左右対称に２分する中心軸
と、前記ダイパッド部を左右対称に２分する中心軸と、
前記金属板を左右対称に２分する中心軸と、が同軸上に
位置する、請求項１に記載の半導体装置。 - 【請求項３】 前記リードフレームが、銅合金で形成さ
れていることを含む、請求項１又は請求項２に記載の半
導体装置。 - 【請求項４】 前記金属板の表面が、パッケージの外部
に露出している、請求項１乃至請求項３に記載の半導体
装置。 - 【請求項５】 前記金属板におけるパッケージ外部に露
出している表面に凹状の窪みを設けた、請求項４に記載
の半導体装置。 - 【請求項６】 前記金属板が銅合金より熱膨張係数の小
さい金属で形成されている、請求項１乃至請求項５に記
載の半導体装置。 - 【請求項７】 前記金属板における前記ダイパッド部と
対向する面の面積が、ダイパッド部における金属板と対
向する面積の６０％以上、パッケージにおける底部の面
積以下の範囲内であって、好ましくは、前記ダイパッド
部における前記金属板と対向する面の面積に対する、前
記金属板における前記ダイパッド部と対向する面の面積
の比率が、６０％〜２５０％の範囲内である請求項１乃
至請求項６に記載の半導体装置。 - 【請求項８】 前記ダイパッド部の厚みに対する、前記
金属板の厚みの比率が８０％〜３００％の範囲内である
請求項１乃至請求項７に記載の半導体装置。 - 【請求項９】 前記金属板と、前記半導体チップとの間
の距離が、０．２mm以上、半導体チップの表面とパッケ
ージの表面との間の距離から、金属板の厚みを除いた距
離以下の範囲内であって、好ましくは、０．２mm〜０．
６mmの範囲内である請求項４乃至請求項８に記載の半導
体装置。 - 【請求項１０】 前記金属板の熱膨張係数が、２×１０
-６mm／℃〜１０×１０- ６mm／℃の範囲内である請求項
１乃至請求項９に記載の半導体装置。 - 【請求項１１】 ダイパッド部がパッケージの外部に露
出している樹脂封止型の半導体装置の製造方法におい
て、前記リードフレームを構成しているダイパッド部に
半導体チップを載置するステップと、前記半導体チップ
とインナーリード部、及び、該半導体チップとダイパッ
ド部を接続するワイヤーボンディングステップと、金型
で形成されたキャビティ内部に前記金属板を載置し、前
記半導体チップが載置されたリードフレームを前記金型
で挟み込み、封止樹脂をキャビティ内部に流し込むステ
ップと、を含む半導体装置の製造方法。 - 【請求項１２】 前記金型が、上下に分割可能な上型と
下型により形成され、前記金属板を前記下型が形成する
キャビティ内部に載置する工程を含む、請求項１１に記
載の半導体装置の製造方法。 - 【請求項１３】 前記金型における下型のキャビティ面
に設けられた凸状の突起に、前記金属板に設けられた凹
状の窪みを嵌め込む工程を含む、請求項１２に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032293A JP3940298B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置及びその半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002032293A JP3940298B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置及びその半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243598A true JP2003243598A (ja) | 2003-08-29 |
| JP3940298B2 JP3940298B2 (ja) | 2007-07-04 |
Family
ID=27775463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002032293A Expired - Fee Related JP3940298B2 (ja) | 2002-02-08 | 2002-02-08 | 半導体装置及びその半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3940298B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115789A (ja) * | 2007-10-15 | 2009-05-28 | Denso Corp | 温度センサ及びその製造方法 |
| JP2009288023A (ja) * | 2008-05-28 | 2009-12-10 | Denso Corp | 温度センサ |
| CN102104028A (zh) * | 2010-11-05 | 2011-06-22 | 南通富士通微电子股份有限公司 | 半导体塑封体及分层扫描方法 |
| JP2013175683A (ja) * | 2012-02-27 | 2013-09-05 | Toyota Industries Corp | 半導体装置 |
| WO2015151235A1 (ja) * | 2014-04-01 | 2015-10-08 | 富士電機株式会社 | 半導体装置 |
| JP2015207603A (ja) * | 2014-04-17 | 2015-11-19 | 株式会社デンソー | 半導体装置 |
| JP2016504769A (ja) * | 2012-12-20 | 2016-02-12 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 電子部品グループの製造方法 |
| JP2018067655A (ja) * | 2016-10-20 | 2018-04-26 | 富士電機株式会社 | 半導体装置及び半導体装置製造方法 |
-
2002
- 2002-02-08 JP JP2002032293A patent/JP3940298B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009115789A (ja) * | 2007-10-15 | 2009-05-28 | Denso Corp | 温度センサ及びその製造方法 |
| JP2009288023A (ja) * | 2008-05-28 | 2009-12-10 | Denso Corp | 温度センサ |
| CN102104028A (zh) * | 2010-11-05 | 2011-06-22 | 南通富士通微电子股份有限公司 | 半导体塑封体及分层扫描方法 |
| CN102104028B (zh) * | 2010-11-05 | 2012-12-12 | 南通富士通微电子股份有限公司 | 半导体塑封体及分层扫描方法 |
| JP2013175683A (ja) * | 2012-02-27 | 2013-09-05 | Toyota Industries Corp | 半導体装置 |
| JP2016504769A (ja) * | 2012-12-20 | 2016-02-12 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 電子部品グループの製造方法 |
| US9961779B2 (en) | 2012-12-20 | 2018-05-01 | Continental Teves Ag & Co. Ohg | Method for producing an electronic assembly |
| JPWO2015151235A1 (ja) * | 2014-04-01 | 2017-04-13 | 富士電機株式会社 | 半導体装置 |
| US9559042B2 (en) | 2014-04-01 | 2017-01-31 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2015151235A1 (ja) * | 2014-04-01 | 2015-10-08 | 富士電機株式会社 | 半導体装置 |
| JP2015207603A (ja) * | 2014-04-17 | 2015-11-19 | 株式会社デンソー | 半導体装置 |
| JP2018067655A (ja) * | 2016-10-20 | 2018-04-26 | 富士電機株式会社 | 半導体装置及び半導体装置製造方法 |
| US10903130B2 (en) | 2016-10-20 | 2021-01-26 | Fuji Electric Co., Ltd. | Semiconductor apparatus and manufacturing method of semiconductor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3940298B2 (ja) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US20040061217A1 (en) | Thin and heat radiant semiconductor package and method for manufacturing | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| JPH1131776A (ja) | 半導体チップパッケージ | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI292213B (ja) | ||
| WO2021164386A1 (zh) | 方形扁平无引脚封装结构及其制备方法、以及电子器件 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| GB2290660A (en) | Resin-sealed semiconductor device | |
| JPWO2004030075A1 (ja) | 半導体装置の製造方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JPH11186449A (ja) | 半導体装置およびその製造方法 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JPH0283961A (ja) | 半導体装置の製造方法、それにより得られる半導体装置およびそれに用いる半導体ウエハ | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JP2002057244A (ja) | 半導体装置およびその製造方法 | |
| JPH0870087A (ja) | リードフレーム | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| KR100348862B1 (ko) | 반도체 패키지 제조방법 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20020208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070416 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070828 |
|
| LAPS | Cancellation because of no payment of annual fees |