JP2002057244A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002057244A
JP2002057244A JP2000242237A JP2000242237A JP2002057244A JP 2002057244 A JP2002057244 A JP 2002057244A JP 2000242237 A JP2000242237 A JP 2000242237A JP 2000242237 A JP2000242237 A JP 2000242237A JP 2002057244 A JP2002057244 A JP 2002057244A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
sealing
tab
sealing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000242237A
Other languages
English (en)
Inventor
Masakazu Sakano
正和 坂野
Kazuto Ogasawara
一人 小笠原
Junya Azuma
純也 東
Toshiyuki Shintani
俊幸 新谷
Tadashi Asari
直史 浅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000242237A priority Critical patent/JP2002057244A/ja
Publication of JP2002057244A publication Critical patent/JP2002057244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ペリフェラル形の半導体装置における実装性
向上およびリード脱落防止を図る。 【解決手段】 半導体チップ２が樹脂封止されて形成さ
れた封止部３と、半導体チップ２を支持するタブ１ｂ
と、封止部３の裏面３ａの周縁部に並んで露出する被接
続部１ｇとこの被接続部１ｇから屈曲して封止部３の裏
面３ａの端部から側面３ｂに亘って配置される屈曲部１
ｈとを備えた複数のリード１ａと、半導体チップ２のパ
ッドとこれに対応するリード１ａとを接続するワイヤ４
とからなり、リード１ａに、その被接続部１ｇから封止
部３の上方側に向かって屈曲した屈曲部１ｈが設けら
れ、かつこの屈曲部１ｈが、封止部３の裏面３ａの端部
から側面３ｂに亘って配置されたことにより、ＱＦＮ実
装時の半田フィレット１１を高く形成して実装性の向上
を図り、かつ、封止部３からのリード脱落を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ペリフェラル形の半導体装置の実装性向上
およびリード脱落防止に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】小形化を図った半導体装置として、ＱＦＮ
（Quad Flat Non-leaded Package)と呼ばれるチップサ
イズまたは半導体チップより若干大きい程度の小形半導
体パッケージが開発されている。
【０００４】ＱＦＮは、モールドによって形成された封
止部の裏面（半導体装置実装側の面）の周縁部に外部端
子である複数のリードを露出させて配置した構造のもの
であり、ペリフェラル形の半導体パッケージと呼ばれて
いる。
【０００５】したがって、各リードは、封止部の裏面に
おいてその被接続面のみが露出しており、リードの被接
続面と封止部の裏面とが実質的に同一面となっている。
【０００６】なお、ＱＦＮすなわちペリフェラル形の小
形の半導体装置については、例えば、特開平１０−１８
９８３０号公報にその構造と製造方法が記載されてい
る。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術の半導体装置（ＱＦＮ）では、外部端子であるリード
の封止部の裏面における露出面積が非常に少なく、これ
により、ＱＦＮを実装基板などに実装した際の基板側端
子との半田接続部の面積が小さい。
【０００８】したがって、半田の濡れ性が悪く、その結
果、ＱＦＮ実装時の接続強度が低いことが問題となる。
【０００９】また、リードは、その板厚分のみが封止部
に埋め込まれる構造であるため、リードと封止部との接
合面積が少なく、したがって、リードと封止部との接合
力も弱い。
【００１０】さらに、ＱＦＮでは、リードの封止部から
の突出箇所がほとんど無いため、温度サイクル試験など
において外力（熱応力や基板変形による機械的応力）が
掛かった際にこれを緩和させる応力緩和機能（スプリン
グ機能などともいう）をリードが差程備えていない。
【００１１】したがって、リードが外力を受け易く、こ
れとともにリードと封止部との接合力も弱いため、温度
サイクル試験時や搬送時などに封止部からリードが脱落
するという問題が起こる。
【００１２】本発明の目的は、実装性向上およびリード
脱落防止を図る半導体装置およびその製造方法を提供す
ることにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１５】すなわち、本発明の半導体装置は、半導体
チップが樹脂封止されて形成された封止部と、前記半導
体チップを支持するタブと、前記タブの周囲に配置さ
れ、前記封止部の半導体装置実装側の面に露出する被接
続部とこの被接続部から屈曲して前記半導体装置実装側
の面の端部から前記封止部の側面に亘って配置される屈
曲部とを備えた複数のリードと、前記半導体チップの表
面電極とこれに対応する前記リードとを接続する接続部
材とを有するものである。
【００１６】本発明によれば、半導体装置実装時のリー
ドとの半田接続部を封止部の側面側に屈曲して配置され
たリードの屈曲部まで拡げることができ、したがって、
半田接続の際の半田フィレットを高く形成することがで
きる。これにより、半導体装置実装時の半田接続部の接
続強度を向上させることができる。
【００１７】その結果、半導体装置実装後の接続信頼性
を向上でき、したがって、半導体装置の実装性を向上で
きる。
【００１８】さらに、本発明の半導体装置は、半導体チ
ップが樹脂封止されて形成された封止部と、前記半導体
チップを支持し、前記封止部の内方に向かって屈曲した
タブ屈曲部が設けられたタブと、前記タブの周囲に配置
され、前記封止部の半導体装置実装側の面に露出する被
接続部とこの被接続部から屈曲して前記半導体装置実装
側の面の端部から前記封止部の側面に亘って配置される
屈曲部とを備えた複数のリードと、前記半導体チップの
表面電極とこれに対応する前記リードとを接続する接続
部材とを有するものである。
【００１９】また、本発明の半導体装置の製造方法は、
半導体チップを支持可能なタブと、樹脂封止された際に
封止部の半導体装置実装側の面に露出する被接続部およ
びこの被接続部から屈曲した屈曲部を有した複数のリー
ドとを備えたリードフレームを準備する工程と、前記リ
ードフレームの前記タブと前記半導体チップとを接合す
る工程と、前記半導体チップの表面電極とこれに対応す
る前記リードフレームの前記リードとを接続部材によっ
て接続する工程と、前記リードの前記被接続部を前記封
止部の前記半導体装置実装側の面に露出させるととも
に、前記リードの前記屈曲部を前記半導体装置実装側の
面の端部から前記封止部の側面に亘って配置して前記半
導体チップを樹脂封止して前記封止部を形成する工程
と、前記リードを前記リードフレームから切断分離する
工程とを有するものである。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２１】図１は本発明の実施の形態による半導体装
置（ＱＦＮ）の構造の一例を示す図であり、（ａ）は平
面図、（ｂ）は側面図、（ｃ）は底面図、図２は図１に
示す半導体装置の構造を示す断面図、図３は図１に示す
半導体装置の封止部の内部構造を封止部を透過して示す
平面図、図４は図１に示す半導体装置の実装基板への実
装状態の構造の一例を示す断面図、図５は図１に示す半
導体装置と比較例の半導体装置のそれぞれの実装状態に
おける半田接続部の構造を示す拡大部分断面図であり、
（ａ）は図１に示す半導体装置の実装状態、（ｂ）は比
較例の半導体装置の実装状態、図６は図１に示す半導体
装置の製造方法における組み立て手順の一例を示す製造
プロセスフロー図、図７（ａ),（ｂ）は図１に示す半導
体装置の製造方法におけるリードの屈曲部の形成方法の
一例を示す断面図、図８は図１に示す半導体装置の製造
方法における主要工程に対応した組み立て状態の一例を
示す断面図であり、（ａ）はダイボンディング、（ｂ）
はワイヤボンディング、（ｃ）はモールド、図９（ａ),
（ｂ) は図１に示す半導体装置の製造方法の切断工程に
おけるリード切断方法の一例を示す断面図である。
【００２２】図１〜図３に示す本実施の形態の半導体装
置は、樹脂封止形で、かつ面実装形の小形半導体パッケ
ージであるとともに、図１（ａ),（ｂ),（ｃ）に示すよ
うに、モールドによって形成された封止部３の裏面（半
導体装置実装側の面）３ａの周縁部に外部端子である複
数のリード１ａの被接続面１ｄを露出させて配置したペ
リフェラル形のものであり、前記半導体装置の一例とし
て、ＱＦＮ５を取り上げて説明する。
【００２３】したがって、ＱＦＮ５の各リード１ａは、
封止部３に埋め込まれたインナリードと、封止部３の裏
面３ａの周縁部に露出したアウタリードとの両者の機能
を兼ねている。
【００２４】また、本実施の形態におけるＱＦＮ５は、
半導体チップ２を支持するタブ１ｂが封止部３内に埋め
込まれたタブ埋め込み構造のものである。
【００２５】図１〜図４を用いて、ＱＦＮ５の詳細構成
について説明すると、半導体チップ２が樹脂封止されて
形成された封止部３と、半導体チップ２を支持するチッ
プ支持面１ｃを備えたタブ１ｂと、タブ１ｂを支持する
とともに封止部３の裏面３ａの周縁部の４つの角部に露
出して配置されたタブ吊りリード１ｅと、タブ１ｂの周
囲に配置され、かつ封止部３の裏面３ａの周縁部に並ん
で露出する被接続部１ｇとこの被接続部１ｇから屈曲し
て封止部３の裏面３ａの端部から側面３ｂに亘って配置
される屈曲部１ｈとを備えた複数のリード１ａと、図３
に示す半導体チップ２のパッド（表面電極）２ａとこれ
に対応するリード１ａとを接続するボンディング用のワ
イヤ（接続部材）４とからなり、リード１ａに、その被
接続部１ｇから封止部３の上方側に向かって屈曲した
（折り曲げられた）屈曲部１ｈが設けられ、かつこの屈
曲部１ｈが、封止部３の裏面３ａの端部から側面３ｂに
亘って配置されたものである。
【００２６】すなわち、ＱＦＮ５では、タブ吊りリード
１ｅを除く各リード１ａが、図２に示すように、封止部
３の裏面３ａに露出する被接続部１ｇと、この被接続部
１ｇからＱＦＮ上方側に屈曲するとともに封止部３の裏
面３ａの端部から側面３ｂに亘って露出して配置される
屈曲部１ｈとによって構成され、Ｌ字形に形成されてい
る。
【００２７】したがって、本実施の形態のＱＦＮ５は、
リード１ａが有する屈曲部１ｈによって、図４に示すよ
うに、実装基板８などへの半田実装時の半田フィレット
１１を高く形成して実装性を向上させるとともに、屈曲
部１ｈによってリード１ａと封止部３との接合面積を増
やして封止部３からのリード１ａの脱落（リード引き剥
がし）を防止するものである。
【００２８】なお、図２に示すように、半導体チップ２
は、タブ１ｂのチップ支持面１ｃ上に図８（ａ）に示す
ダイボンド材（例えば、銀ペーストなど）１２によって
固定されている。
【００２９】また、タブ１ｂ、タブ吊りリード１ｅおよ
び各リード１ａは、例えば、銅などの薄板材によって形
成され、その厚さは、0.１５〜0.２ｍｍ程度である。
【００３０】さらに、半導体チップ２のパッド２ａとこ
れに対応するリード１ａとを接続するワイヤ４は、例え
ば、金線などである。
【００３１】また、封止部３は、モールド方法による樹
脂封止によって形成され、その際用いられる図８（ｃ）
に示す封止用樹脂７は、例えば、熱硬化性のエポキシ樹
脂などである。
【００３２】なお、図４に示すように、実装基板８にＱ
ＦＮ５を実装した際には、封止部３の裏面３ａに露出し
て配置された各リード１ａの被接続部１ｇの被接続面１
ｄが、各リード１ａに対応する実装基板８の基板側端子
８ａと半田を介して接続され、前記半田による半田接続
部９が形成される。その際、本実施の形態のＱＦＮ５で
は、封止部３の側面３ｂにもリード１ａの被接続部１ｇ
から屈曲した屈曲部１ｈが配置されているため、図５
（ａ）に示すように、前記半田による半田フィレット１
１を高く形成することができる。
【００３３】ここで、図５（ａ）は本実施の形態のＱＦ
Ｎ５を実装基板８に実装した際の実装形態を示すもので
あり、一方、図５（ｂ）は従来ＱＦＮ１０を実装基板８
に実装した際の実装形態を示すものである。
【００３４】図５に示すように、本実施の形態のＱＦＮ
５の半田フィレット１１の方が、従来ＱＦＮ１０の半田
フィレット１１の高さより遥かに高く形成でき（Ｈ＞
ｈ）、これにより、ＱＦＮ５の実装性を向上できる。
【００３５】次に、本実施の形態のＱＦＮ５の製造方法
を図６に示す製造プロセスフロー図にしたがって説明す
る。
【００３６】まず、半導体チップ２を支持するチップ支
持面１ｃが形成されたタブ１ｂと、樹脂封止された際に
封止部３の裏面３ａに露出する被接続部１ｇおよびこの
被接続部１ｇから屈曲する屈曲部１ｈを有した複数のリ
ード１ａとを備えた図７（ｂ）に示すリードフレーム１
を準備する（ステップＳ１）。
【００３７】なお、リードフレーム１における屈曲部１
ｈの形成については、図７（ａ）に示すように、まず、
成形金型１３に屈曲部形成前のリードフレーム１をセッ
トする。つまり、成形金型１３上に屈曲部形成前のリー
ドフレーム１を配置した後、タブ押さえ１３ａによって
タブ１ｂを押さえ、かつリード押さえ１３ｂによってリ
ード枠１ｌを押さえてリードフレーム１を固定する。
【００３８】その後、図７（ｂ）に示すように、プレス
部材１３ｃを下降させてリード１ａに荷重を付与し、こ
れによって所望の曲げ形状である屈曲部１ｈを形成す
る。
【００３９】すなわち、リード１ａの被接続部１ｇから
上方に折り曲げである屈曲部１ｈを形成し、これによ
り、屈曲部１ｈが形成されたリードフレーム１を準備す
る。
【００４０】なお、リードフレーム１は、１枚のリード
フレーム１から複数個のＱＦＮ５を製造することが可能
な短冊状の細長い多連のものであり、したがって、１枚
のリードフレーム１には、１個のＱＦＮ５に対応したパ
ッケージ領域が複数個形成されている。
【００４１】また、リードフレーム１は、例えば、銅
（Ｃｕ）などによって形成された薄板材であり、その厚
さは、例えば、0.１５〜0.２ｍｍ程度であるが、前記材
料や前記厚さなどは、これらに限定されるものではな
い。
【００４２】一方、図６のステップＳ２に基づいて主面
２ｂに半導体集積回路が形成された半導体チップ２を準
備した後、半導体チップ２を供給する。
【００４３】その後、ステップＳ３に示すように、リー
ドフレーム１のタブ１ｂのチップ支持面１ｃと半導体チ
ップ２の裏面２ｃ（主面２ｂと反対側の面）とを接合す
るダイボンディングを行う。
【００４４】すなわち、図８（ａ）に示すように、リー
ドフレーム１のタブ１ｂにダイボンド材（例えば、銀ペ
ーストなど）１２を介して主面２ｂを上方に向けて半導
体チップ２を固定するダイボンディング（ペレットボン
ディングまたはチップマウントともいう）を行う。
【００４５】その後、図８（ｂ）に示すように、ヒート
ブロック１４上にダイボンディング済みのリードフレー
ム１をセットし、半導体チップ２のパッド２ａ（図３参
照）とこれに対応するリード１ａのボンディング面１ｆ
とを接続部材であるワイヤ４によってワイヤボンディン
グして接続する（ステップＳ４）。
【００４６】これにより、半導体チップ２のパッド２ａ
とこれに対応するリード１ａとがワイヤ４によって接続
される。
【００４７】その後、ステップＳ５に示すように、モー
ルド（ここでは、トランスファーモールド）による半導
体チップ２の樹脂封止を行う。
【００４８】ここでは、図８（ｃ）に示すように、モー
ルド金型６の上金型６ａと下金型６ｂとによってワイヤ
ボンディング後のリードフレーム１をクランプした後、
キャビティ６ｃ内に液状の封止用樹脂７を供給して樹脂
モールドを行う。つまり、半導体チップ２、タブ１ｂ、
ワイヤ４および各リード１ａのボンディング面１ｆ側を
封止用樹脂７によって封止する。
【００４９】その際、リード１ａの被接続部１ｇを封止
部３の裏面３ａの周縁部に露出させるとともに、図３に
示すタブ吊りリード１ｅを封止部３の裏面３ａの４つの
角部に露出させ、さらに、リード１ａの屈曲部１ｈを封
止部３の裏面３ａの端部から封止部３の側面３ｂに亘っ
て露出させて配置するようにモールドを行う。
【００５０】なお、モールド金型６における上金型６ａ
と下金型６ｂの関係は、リードフレーム１の表裏面の配
置向きによって逆転させてもよい。
【００５１】その後、ステップＳ６に示すように、各リ
ード１ａおよびタブ吊りリード１ｅをリードフレーム１
から切断分離するリード切断（個片化）を行い、これに
より、図１〜図３に示すＱＦＮ５を完成させる（ステッ
プＳ７）。
【００５２】なお、リード切断時には、まず、図９
（ａ）に示すように、モールド終了後のリードフレーム
１をその表裏を反転させて切断金型１５にセットする。
【００５３】その後、図９（ｂ）に示すように、パンチ
１５ａを上方から下降させてリード１ａを切断し、これ
によって、封止部３を有したリード１ａをリードフレー
ム１のリード枠１ｌから切り離す。
【００５４】なお、リードフレーム搬送時の状態によ
り、モールド終了後のリードフレーム１は、その表裏を
反転させずに切断金型１５にセットしてもよい。
【００５５】本実施の形態のＱＦＮ５（半導体装置）お
よびその製造方法によれば、以下のような作用効果が得
られる。
【００５６】すなわち、ペリフェラル形のＱＦＮ５にお
いて、リード１ａが、封止部３の裏面３ａに露出する被
接続部１ｇと、この被接続部１ｇから屈曲して封止部３
の裏面３ａの端部から側面３ｂに亘って配置される屈曲
部１ｈとを備えていることにより、ＱＦＮ５実装時のリ
ード１ａとの半田接続部９を封止部３の側面３ｂ側に屈
曲して配置されたリード１ａの屈曲部１ｈまで拡げるこ
とができる。
【００５７】したがって、図５（ａ）に示す本実施の形
態のＱＦＮ５の半田接続部９における半田フィレット１
１（高さＨ）を、図５（ｂ）に示す従来ＱＦＮ１０の半
田接続部９の半田フィレット１１（高さｈ）と比較して
遥かに高く形成することができ、これにより、ＱＦＮ５
実装時の半田接続部９の接続強度（実装強度）を向上さ
せることができる。
【００５８】その結果、ＱＦＮ５実装後の接続信頼性を
向上でき、したがって、ＱＦＮ５の実装性を向上できる
とともに、実装時の温度サイクル寿命を延ばすことがで
きる。特に、ＱＦＮ５のファインピッチ化に有効であ
る。
【００５９】また、リード１ａが、被接続部１ｇから屈
曲して封止部３の側面３ｂに配置される屈曲部１ｈを備
えていることにより、封止部３とリード１ａとの接合面
積を増やすことができ、その結果、封止部３とリード１
ａとの密着性を向上させることができる。
【００６０】したがって、リード１ａの引き剥がし強度
を向上でき、その結果、封止部からのリード１ａの脱落
防止を図ることができる。
【００６１】なお、リード１ａの脱落防止を図ることが
できるため、半導体製造工程内におけるロボットなどを
用いた半導体装置（ＱＦＮ５）ハンドリング時のリード
脱落起因による断線不良や外観不良を低減でき、その結
果、ＱＦＮ５の歩留りを向上できる。
【００６２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００６３】例えば、前記実施の形態では、タブ埋め込
み構造のＱＦＮ５について説明したが、図１０の他の実
施の形態のＱＦＮ５のように、タブ１ｂを封止部３の裏
面３ａに露出させたタブ露出構造のＱＦＮ５としてもよ
い。
【００６４】この場合でも、リード１ａに屈曲部１ｈが
形成されているため、前記実施の形態のタブ埋め込み構
造のＱＦＮ５と同様に、半田フィレット１１を高く形成
でき、これにより、実装性の向上を図ることができると
ともに、リード１ａと封止部３との接合面積を増やすこ
とができるため、リード１ａの引き剥がし強度の向上を
図ることができる。
【００６５】なお、タブ露出構造とする場合は、図１１
に示す他の実施の形態のＱＦＮ５のように、リード１ａ
の屈曲部１ｈに加えて、半導体チップ２を支持するタブ
１ｂの周縁部または周縁部の一部に、封止部３の内方す
なわち上方に向かって屈曲して封止部３に埋め込まれる
タブ屈曲部１ｉを設けることが好ましい。
【００６６】すなわち、タブ露出構造のＱＦＮ５の場
合、タブ１ｂの引き剥がし強度も弱くなるため、タブ屈
曲部１ｉを設けることにより、封止部３とタブ１ｂとの
接合面積を増やすことができ、その結果、封止部３とタ
ブ１ｂとの密着性を向上できる。
【００６７】したがって、タブ１ｂの引き剥がし強度を
向上でき、その結果、封止部３からのタブ１ｂの脱落防
止を図ることができる。
【００６８】また、図１２に示す他の実施の形態のＱＦ
Ｎ５のように、リード１ａにおいて、封止部３の裏面３
ａに露出する被接続部１ｇから側面３ｂに露出する露出
部１ｊに至る領域に２箇所で折り曲げ（屈曲）を形成し
てもよい。
【００６９】すなわち、図１２に示すＱＦＮ５は、リー
ド１ａが、封止部３の裏面３ａに露出する被接続部１ｇ
と、封止部３の側面３ｂに露出する露出部１ｊと、被接
続部１ｇと露出部１ｊとを連結する連結部１ｋとからな
り、被接続部１ｇから露出部１ｊに至る箇所である連結
部１ｋに２つの屈曲が形成され、この屈曲のうち少なく
とも一方の前記屈曲を封止部３内に形成することによ
り、連結部１ｋの外側に封止部３の裏面側外周部（一
部）３ｃを配置する構造のものである。
【００７０】図１２に示すＱＦＮ５によれば、ＱＦＮ５
実装時のリード１ａとの半田接続部９（図５参照）を封
止部３の側面３ｂに露出するリード１ａの露出部１ｊま
で拡げることができ、これにより、半田接続の際の図５
に示す半田フィレット１１を高く形成することができ
る。
【００７１】したがって、ＱＦＮ５実装時の半田接続部
９の接続強度（実装強度）を向上させることができる。
その結果、ＱＦＮ５実装後の接続信頼性を向上できるた
め、ＱＦＮ５の実装性を向上できる。
【００７２】さらに、リード１ａにおける被接続部１ｇ
と露出部１ｊとを連結する連結部１ｋの外側に封止部３
の裏面側外周部３ｃが配置されていることにより、リー
ド１ａに外力が掛かってリード１ａを封止部３から引き
剥がす力が働いた際にも、封止部３のリード１ａの外側
の裏面側外周部３ｃによってリード剥がれを阻止でき
る。
【００７３】したがって、リード１ａの引き剥がし強度
を向上でき、その結果、封止部３からのリード１ａの脱
落防止を図ることができる。
【００７４】また、図１３に示す他の実施の形態のＱＦ
Ｎ５のように、リード１ａが、封止部３の裏面３ａに露
出する被接続部１ｇと、この被接続部１ｇから封止部３
の内方（上方）に向かって屈曲した屈曲部１ｈとからな
り、このようなＱＦＮ５においても、屈曲部１ｈによっ
て封止部３とリード１ａとの接合面積を増やすことがで
きるため、封止部３とリード１ａとの密着性を向上で
き、その結果、リード１ａの引き剥がし強度を向上でき
る。
【００７５】また、前記実施の形態および図１０〜図１
３に示す他の実施の形態の半導体装置の製造方法におい
て、リードフレーム１に形成する屈曲部１ｈ、タブ屈曲
部１ｉおよび連結部１ｋなどについては、予め、これら
が形成されたリードフレーム１を納入して、そのリード
フレーム１を用いて半導体装置（ＱＦＮ５）を組み立て
てもよく、あるいは、半導体装置の製造工程内で屈曲部
１ｈ、タブ屈曲部１ｉおよび連結部１ｋなどを形成し、
そのリードフレーム１を用いて半導体装置を組み立てて
もよい。
【００７６】例えば、図２に示すＱＦＮ５の組み立てに
おいて、タブ上げ加工のみが予め行われたリードフレー
ム１を準備し、このリードフレーム１を用いて図６に示
すフロー図のステップＳ２〜ステップＳ５の樹脂封止ま
でを行い、その後、ステップＳ６の切断工程で、リード
切断とリード曲げとを行ってもよい。
【００７７】すなわち、ステップＳ６の切断工程で、切
断成形金型を用いてリード切断を行うと同時にリード曲
げを行ってリード１ａに図２に示すような屈曲部１ｈを
形成するものである。
【００７８】これによれば、切断金型の変更のみで、リ
ードフレーム１の曲げ工程を増やすことなく従来の組み
立てプロセスそのままでリード切断とリード曲げとを行
うことができる（ダムレジン突き落とし、タイバーカッ
ト、リードバーカットの順で切断を行った後、リード成
形）。
【００７９】したがって、前記実施の形態で説明した組
み立てプロセスと比較して前記プロセスの簡略化を図る
ことができる。なお、ＱＦＮ５の実装時の半田フィレッ
トを高くして半田接続強度を高め、その結果、実装時の
温度サイクル寿命を延ばす効果については、前記実施の
形態の場合と同様の効果を得ることができる。
【００８０】また、前記実施の形態および前記他の実施
の形態では、半導体装置がＱＦＮ５の場合を説明した
が、前記半導体装置は、樹脂封止形で、かつ小形のペリ
フェラル形の半導体パッケージであれば、ＱＦＮ５以外
のものであってもよい。
【００８１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８２】（１）．ペリフェラル形の半導体装置にお
いて、リードが、封止部の半導体装置実装側の面に露出
する被接続部と、この被接続部から屈曲して封止部の側
面に亘って配置される屈曲部とを備えていることによ
り、半田接続部をリードの屈曲部まで拡げることができ
る。したがって、半田接続の際の半田フィレットを高く
形成することができ、これにより、半導体装置実装時の
半田接続部の接続強度を向上させることができる。その
結果、半導体装置実装後の接続信頼性を向上でき、した
がって、半導体装置の実装性を向上できる。
【００８３】（２）．ペリフェラル形の半導体装置にお
いて、リードが、被接続部から屈曲して封止部の側面に
配置される屈曲部を備えていることにより、封止部とリ
ードとの接合面積を増やすことができる。したがって、
リードの引き剥がし強度を向上でき、その結果、封止部
からのリードの脱落防止を図ることができる。
【００８４】（３）．リードの脱落防止を図ることがで
きるため、半導体製造工程内におけるロボットなどを用
いた半導体装置ハンドリング時のリード脱落起因による
断線不良や外観不良を低減でき、その結果、半導体装置
の歩留りを向上できる。
【００８５】（４）．半導体チップを支持するタブにタ
ブ屈曲部が設けられていることにより、封止部とタブと
の接合面積を増やすことができる。したがって、タブの
引き剥がし強度を向上でき、その結果、封止部からのタ
ブの脱落防止を図ることができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ),（ｃ) は本発明の実施の形態によ
る半導体装置（ＱＦＮ）の構造の一例を示す図であり、
（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図であ
る。
【図２】図１に示す半導体装置の構造を示す断面図であ
る。
【図３】図１に示す半導体装置の封止部の内部構造を封
止部を透過して示す平面図である。
【図４】図１に示す半導体装置の実装基板への実装状態
の構造の一例を示す断面図である。
【図５】（ａ),（ｂ）は図１に示す半導体装置と比較例
の半導体装置のそれぞれの実装状態における半田接続部
の構造を示す拡大部分断面図であり、（ａ）は図１に示
す半導体装置の実装状態、（ｂ）は比較例の半導体装置
の実装状態である。
【図６】図１に示す半導体装置の製造方法における組み
立て手順の一例を示す製造プロセスフロー図である。
【図７】（ａ),（ｂ）は図１に示す半導体装置の製造方
法におけるリードの屈曲部の形成方法の一例を示す断面
図である。
【図８】（ａ),（ｂ),（ｃ）は図１に示す半導体装置の
製造方法における主要工程に対応した組み立て状態の一
例を示す断面図であり、（ａ）はダイボンディング、
（ｂ）はワイヤボンディング、（ｃ）はモールドであ
る。
【図９】（ａ),（ｂ) は図１に示す半導体装置の製造方
法の切断工程におけるリード切断方法の一例を示す断面
図である。
【図１０】本発明の他の実施の形態の半導体装置におけ
る実装基板への実装状態の構造を示す断面図である。
【図１１】本発明の他の実施の形態の半導体装置の構造
を示す断面図である。
【図１２】本発明の他の実施の形態の半導体装置の構造
を示す断面図である。
【図１３】本発明の他の実施の形態の半導体装置の構造
を示す断面図である。
【符号の説明】
１ リードフレーム １ａ リード １ｂ タブ １ｃ チップ支持面 １ｄ 被接続面 １ｅ タブ吊りリード １ｆ ボンディング面 １ｇ 被接続部 １ｈ 屈曲部 １ｉ タブ屈曲部 １ｊ 露出部 １ｋ 連結部 １ｌ リード枠 ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 主面 ２ｃ 裏面 ３ 封止部 ３ａ 裏面（半導体装置実装側の面） ３ｂ 側面 ３ｃ 裏面側外周部（一部） ４ ワイヤ（接続部材） ５ ＱＦＮ（半導体装置） ６ モールド金型 ６ａ 上金型 ６ｂ 下金型 ６ｃ キャビティ ７ 封止用樹脂 ８ 実装基板 ８ａ 基板側端子 ９ 半田接続部 １０ 従来ＱＦＮ１０ １１ 半田フィレット １２ ダイボンド材 １３ 成形金型 １３ａ タブ押さえ １３ｂ リード押さえ １３ｃ プレス部材 １４ ヒートブロック １５ 切断金型 １５ａ パンチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小笠原 一人 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 東 純也 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 新谷 俊幸 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 浅利 直史 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F067 AA01 AB03 AB04 BC07 DB01 DF01

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持するタブと、 前記タブの周囲に配置され、前記封止部の半導体装置実
    装側の面に露出する被接続部とこの被接続部から屈曲し
    て前記半導体装置実装側の面の端部から前記封止部の側
    面に亘って配置される屈曲部とを備えた複数のリード
    と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続する接続部材とを有することを特徴とする半
    導体装置。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持し、前記封止部の内方に向かっ
    て屈曲したタブ屈曲部が設けられたタブと、 前記タブの周囲に配置され、前記封止部の半導体装置実
    装側の面に露出する被接続部とこの被接続部から屈曲し
    て前記半導体装置実装側の面の端部から前記封止部の側
    面に亘って配置される屈曲部とを備えた複数のリード
    と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続する接続部材とを有することを特徴とする半
    導体装置。
  3. 【請求項３】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持するタブと、 前記タブの周囲に配置され、前記封止部の半導体装置実
    装側の面に露出する被接続部と前記封止部の側面に露出
    する露出部と前記被接続部および前記露出部を連結する
    連結部とを備えた複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続する接続部材とを有し、 前記リードの前記連結部の外側に前記封止部の一部が配
    置されていることを特徴とする半導体装置。
  4. 【請求項４】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持するタブと、 前記タブの周囲に配置され、前記封止部の半導体装置実
    装側の面に露出する被接続部とこの被接続部から前記封
    止部の内方に向かって屈曲した屈曲部とを備えた複数の
    リードと、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続する接続部材とを有することを特徴とする半
    導体装置。
  5. 【請求項５】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なタブと、樹脂封止された際に
    封止部の半導体装置実装側の面に露出する被接続部およ
    びこの被接続部から屈曲した屈曲部を有した複数のリー
    ドとを備えたリードフレームを準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
    接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームの前記リードとを接続部材によって接続する
    工程と、 前記リードの前記被接続部を前記封止部の前記半導体装
    置実装側の面に露出させるとともに、前記リードの前記
    屈曲部を前記半導体装置実装側の面の端部から前記封止
    部の側面に亘って配置して前記半導体チップを樹脂封止
    して前記封止部を形成する工程と、 前記リードを前記リードフレームから切断分離する工程
    とを有することを特徴とする半導体装置の製造方法。
JP2000242237A 2000-08-10 2000-08-10 半導体装置およびその製造方法 Pending JP2002057244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000242237A JP2002057244A (ja) 2000-08-10 2000-08-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000242237A JP2002057244A (ja) 2000-08-10 2000-08-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002057244A true JP2002057244A (ja) 2002-02-22

Family

ID=18733283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000242237A Pending JP2002057244A (ja) 2000-08-10 2000-08-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002057244A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287131A (ja) * 2005-04-04 2006-10-19 Sony Corp 半導体パッケージ及びその製造方法
CN100336217C (zh) * 2002-08-30 2007-09-05 松下电器产业株式会社 树脂密封型半导体器件及其制造方法
JP2008227531A (ja) * 2002-07-01 2008-09-25 Renesas Technology Corp 半導体装置
JPWO2016162938A1 (ja) * 2015-04-07 2017-08-31 株式会社野田スクリーン 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227531A (ja) * 2002-07-01 2008-09-25 Renesas Technology Corp 半導体装置
US7525184B2 (en) 2002-07-01 2009-04-28 Renesas Technology Corp. Semiconductor device and its manufacturing method
KR100975692B1 (ko) * 2002-07-01 2010-08-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치
US7843049B2 (en) 2002-07-01 2010-11-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8222720B2 (en) 2002-07-01 2012-07-17 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8390133B2 (en) 2002-07-01 2013-03-05 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
CN100336217C (zh) * 2002-08-30 2007-09-05 松下电器产业株式会社 树脂密封型半导体器件及其制造方法
JP2006287131A (ja) * 2005-04-04 2006-10-19 Sony Corp 半導体パッケージ及びその製造方法
JP4600124B2 (ja) * 2005-04-04 2010-12-15 ソニー株式会社 半導体パッケージの製造方法
JPWO2016162938A1 (ja) * 2015-04-07 2017-08-31 株式会社野田スクリーン 半導体装置

Similar Documents

Publication Publication Date Title
JP5379189B2 (ja) 半導体装置
JPH1093001A (ja) 半導体パッケージおよびその製造方法
JP2001077274A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2007521643A (ja) 受動デバイスを有するリードフレーム
JPH06283650A (ja) 半導体装置
JP2000003988A (ja) リードフレームおよび半導体装置
JP2003031736A (ja) 半導体装置およびその製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002057244A (ja) 半導体装置およびその製造方法
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH11186449A (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP3891772B2 (ja) 半導体装置
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH08279575A (ja) 半導体パッケージ
JP4357519B2 (ja) 半導体装置
JP3854459B2 (ja) 半導体装置
JP4109995B2 (ja) 半導体装置
JP2006032773A (ja) 半導体装置
JP2005166943A (ja) リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置