JP4600124B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP4600124B2
JP4600124B2 JP2005107853A JP2005107853A JP4600124B2 JP 4600124 B2 JP4600124 B2 JP 4600124B2 JP 2005107853 A JP2005107853 A JP 2005107853A JP 2005107853 A JP2005107853 A JP 2005107853A JP 4600124 B2 JP4600124 B2 JP 4600124B2
Authority
JP
Japan
Prior art keywords
package
lead
semiconductor chip
die pad
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005107853A
Other languages
English (en)
Other versions
JP2006287131A (ja
Inventor
啓子 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005107853A priority Critical patent/JP4600124B2/ja
Publication of JP2006287131A publication Critical patent/JP2006287131A/ja
Application granted granted Critical
Publication of JP4600124B2 publication Critical patent/JP4600124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

本発明は、高い接続信頼性を有する表面実装型の半導体パッケージ及びその製造方法に関する。
表面実装型の半導体パッケージは、ダイパッドに接着された半導体チップと、ダイパッドの周囲に設けられたリードとがワイヤで電気的に接続され、半導体チップが樹脂からなるパッケージ部で覆われている。半導体パッケージは、プリント配線基板と電気的に接続するため、パッケージ部から半導体チップと電気的に接続されたリードが突出している。半導体パッケージでは、パッケージ部から突出したリードがL字状に形成されたガルウィング型のリードや、J字状に形成されたJ字型のリード、半導体パッケージの底面と同一面上に真っ直ぐに突出したストレート型のリードが用いられている。半導体パッケージは、パッケージ部から突出しているリードの端部をプリント配線基板に形成された回路のランドにはんだ付けすることによって、プリント配線基板と電気的に接続される。
半導体パッケージは、プリント配線基板上に高密度実装されるため、小型化が要求されている。そこで、半導体パッケージとしては、例えばパッケージ部からリードを突出させないことで小型化を図ったQFN(Quad Flat Non−Lead Package)又はSON(Small Outline Nonleaded Package)や、パッケージ部から0.2〜0.3mm程度ごくわずかにリードを突出させて小型化を図ったQFN又はSONが用いられるようになってきている。
図14及び図15に示すリードを突出させないSON50は、ダイパッド51上に実装した半導体チップ52と、ダイパッド51の周囲に設けられたリード53とがワイヤ54で電気的に接続され、半導体チップ52が樹脂からなるパッケージ部55で覆われている。SON50は、図16に示すように、リード53のパッケージ部55の底面55aと略面一となるように露出している部分がプリント配線基板56と電気的に接続するための端子部53aとなる。SON50は、図14及び図15に示すように、小型化を図るため、リード53をパッケージ部55から突出させていないものである(例えば、特許文献1参照。)。SON50は、プリント配線基板56と電気的に接続する際にはパッケージ部55の底面55aと略面一となるように露出させたリード53の端子部53aをプリント配線基板56のランド57にはんだ58ではんだ付けする。
また、図17に示すごくわずかにリードを突出させているSON60は、ダイパッド61に半導体チップ62と、ダイパッド61の周囲に設けられた複数のリード63とがワイヤ64で電気的に接続され、半導体チップ62が樹脂からなるパッケージ部65で覆われている。SON60では、図18に示すように、リード64のパッケージ部65の底面65aと略面一となるように露出している部分がプリント配線基板66と電気的に接続するための端子部63aとなる。SON60では、プリント配線基板66と電気的に接続する際にはパッケージ部65の底面65aと略面一となるように露出させたリード63の端子部63aをプリント配線基板66のランド67にはんだ68ではんだ付けする。SON60は、リード64がパッケージ部65から突出していない上述したSON50と異なり、はんだ付けの面積を大きくするため、リード64がパッケージ部65の側面65bから0.2mm〜0.3mm程度突出している。SON60は、SON50よりもリード64がパッケージ部65から外側に突出している分、プリント配線基板66とのはんだ付けの面積が大きくなる。
上述したリードを突出させないSON50やごくわずかにリードを突出させているSON60では、パッケージ部55,65の底面55a,65aに露出しているリード54,64の端子部54a,64aをプリント配線基板56,66のランド57,67にはんだ付けしているため、はんだ付けされた接続部分がパッケージ部55,56の底面55a,65aとプリント配線基板56,66との間となり、接続部分が外部から見えず、目視及び光学系で接続状態を確認することが困難である。また、SON50やSON60では、はんだを溶融させた際に、自重ではんだを押し潰してしまい、余分なはんだがプリント配線基板56,66に形成された隣接する他の回路に移動し、ブリッジを形成してパッケージ部55,65の底面55a,66a側で隣接する回路が短絡してしまう虞がある。
また、SON50やSON60では、リード54,64のパッケージ部55,65の底面55a,65aに露出している面だけでプリント配線基板56,66にはんだ付けするため、接続部分の面積が小さくなってしまう。また、SON60の場合でも、パッケージ部65から突出している部分がごくわずかであるため、接続部分の面積を十分に大きくすることができない。このようにSON50やSON60では、接続面積が小さいため、熱応力がかかった際にこの熱応力を緩和できず、プリント配線基板56,66との電気的な接続信頼性が低下してしまう虞がある。
実開平6−2710号公報
そこで、本発明は、電気的な接続信頼性が高い半導体パッケージの製造方法を提供することを目的とする。
本発明は、リードに折曲部を設け、この折曲部をパッケージ部の側面から外部に臨むようにすることで、この折曲部にはんだが濡れ上がるようにして外部からはんだ付けの状態を確認することができ、はんだ付けの面積も大きくすることができるものである。
本発明に係る半導体パッケージの製造方法は、半導体チップをダイパッドに接着し、次いで、ダイパッドの周囲に離間して設けられた複数のリードとダイパッドに接着された半導体チップとをワイヤで電気的に接続し、次いで、リードのワイヤが接続された接続部の外側を半導体チップの実装側に折り曲げて折曲部を形成する際に、半導体チップが接着されたダイパッドと、半導体チップとワイヤで接続した複数のリードとを凹状に形成された金型に挿入することによって複数のリードの接続部の一端で半導体チップ側に該折曲部が折れ曲がり、該折曲部の半導体チップ側にパッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲部材を挿入し、金型と該折曲部との間にパッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲ガイド片を挿入し、折曲部材及び折曲ガイド片のテーパに沿って該折曲部を折り曲げ、次いで、折曲部がパッケージ部の側面と略面一となるように、ダイパッドに接着された半導体チップ上及びリード上にパッケージ部を形成する。
本発明に係る半導体パッケージの製造方法は、半導体チップをダイパッドに接着し、次いで、ダイパッドの周囲に離間して設けられた複数のリードとダイパッドに接着された半導体チップとをワイヤで電気的に接続し、次いで、ダイパッドに接着された半導体チップ上及びリード上に、リードのワイヤが電気的に接続された接続部とは反対側である外側が外部に突出するようにパッケージ部を形成し、次いで、パッケージ部から突出したリードを半導体チップの実装側にパッケージ部の側面に沿って折り曲げ、パッケージ部の側面から突出した折曲部を形成する際に、半導体チップが接着されたダイパッドと、ワイヤと、リードとを含め、ダイパッド及びリードをパッケージ部の底面から露出させ、該折曲部を覆わないように樹脂で覆った後、凹状に形成された金型に挿入することによって複数のリードの接続部の一端で半導体チップ側に該折曲部が折れ曲がり、金型と該折曲部との間にパッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲部材を挿入し、折曲部材のテーパに沿って折り曲げる。
本発明では、リードの折曲部がパッケージ部の側面に臨むように形成されているので、プリント配線基板にはんだ付けする際、はんだがリードの折曲部まで濡れ上がるようになる。これにより、本発明では、プリント配線基板との接続部分の面積が増大するため、プリント配線基板との電気的な接続信頼性が向上する。
以下、本発明を適用した半導体パッケージの製造方法によって製造された半導体パッケージについて図面を参照して詳細に説明する。半導体パッケージ1は、図1及び図2に示すように、半導体チップ2が実装されるダイパッド3と、このダイパッド3の周囲に設けられ、半導体チップ2とワイヤ4を介して電気的に接続される複数のリード5とを有し、半導体チップ2やリード5が樹脂からなるパッケージ部6で覆われている。半導体パッケージ1は、図3に示すように、プリント配線基板7上に表面実装される。半導体チップ2は、高周波回路等が形成されており、この回路と電気的に接続された複数の電極2aが表面に設けられている。
ダイパッド3には、表面に図示しない例えば銀ペースト等の接着剤で半導体チップ2が接着されている。ダイパッド3は、半導体チップ2が実装されている側とは反対側の面がパッケージ部6の底面6aと面一となって露出する。
リード5は、図1及び図2に示すように、ダイパッド3と同一面上にダイパッド3の周囲に離間して、複数並設されている。リード5は、銅等で形成された薄板材で形成されている。このリード5は、ダイパッド3側となる内側の端部が半導体チップ2に設けられた電極2aと電気的に接続するためのワイヤ4が接続される接続部11となる。この接続部11は、ワイヤ4が接続されている側とは反対側の面がパッケージ部6の底面6aに略面一となって露出する。
また、リード5の接続部11とは反対側である外側の端部は、接続部11の一端からパッケージ部6の端部で半導体チップ2が設けられている側に折り曲げられる折曲部12となる。半導体チップ2が設けられた側に折り曲げられた折曲部12は、外側の面がパッケージ部6の側面6bと略面一となって露出する。リード5は、パッケージ部6の底面6aと略面一となって露出している接続部11のワイヤ4が接続された面とは反対側の面、及びパッケージ部6の側面6bと略面一となって露出している折曲部22の外側の面が外部と電気的に接続するための端子部5aとなる。
パッケージ部6は、半導体チップ2が接着されているダイパッド3上及びリード5上に形成される。このパッケージ部6は、ダイパッド3やリード5が配設されている側を底面6aとし、断面が略台形状に形成されている。パッケージ部6は、半導体チップ2、及び半導体チップ2とリード5とに接続されているワイヤ4の接続部分を保護している。
以上のような構成からなる半導体パッケージ1は、図2に示すように、リード5の接続部11がパッケージ部6の底面6aに配設され、パッケージ部6の端部で接続部11の一端から折曲部22が半導体チップ2が設けられている側に折り曲げられている。半導体パッケージ1は、パッケージ部6の底面6a及び側面6bに略面一となってリード5の端子部5aが露出している。この半導体パッケージ1の底面及び側面は、平坦となっている。半導体パッケージ1では、パッケージ部6の底面6aから側面6bにかけてリード5が配設され、端子部5aが底面6a及び側面6bに露出しているため、端子部5aをはんだ付けする際には側面6bに配設された折曲部12の端子部5aまではんだが濡れ上がるようになる。これにより、半導体パッケージ1は、接続部分の面積を増大させることができ、電気的な接続信頼性が向上する。
半導体パッケージ1は、次のようにして製造する。先ず、図4に示すように、ダイパッド3と、このダイパッド3の周囲にダイパッド3とは離間して複数のリード5が設けられたリードフレーム31を用意する。ダイパッド3の表面に半導体チップ2を接着剤で接着する。
次に、図5に示すように、半導体チップ2に設けられた電極2aと、リード5の接続部11とにワイヤ4を接続して、半導体チップ2とリード5とを電気的に接続する。そして、詳細は図示しないが、リードフレーム31から各リード5を切り離す。
次に、図6に示すように、凹状に形成された金型22と、折曲ガイド片23及び折曲部材24とを用いて、リード5の折曲部12を半導体チップ2が設けられている側に折り曲げる。金型22の凹部22aには、半導体チップ2と、半導体チップ2が実装されたダイパッド3と、ワイヤ4と、ワイヤ4により半導体チップ2と電気的に接続されたリード5とが挿入される。金型22の凹部22aは、半導体パッケージ1のダイパッド3やリード5が配設されている側の底面と同じ大きさに形成されている。
折曲ガイド片23は、金型22にリード5を挿入した際、折曲部12の半導体チップ2側に挿入される。折曲ガイド片23には、金型22に挿入した際に、折曲部12側となる面にパッケージ部6の側面6bの傾斜と同じ角度に傾斜したテーパ23aが形成されている。
折曲部材24は、金型22とリード5の折曲部12との間に挿入される。折曲部材24には、金型22に挿入した際に、折曲部12側となる面に折曲ガイド片23と同様に、パッケージ6の側面6bの傾斜と同じ角度に傾斜したテーパ24aが形成されている。
金型22、折曲ガイド片23及び折曲部材24を用いてリード5の折曲部12を折り曲げる際には、金型22の凹部22aに半導体チップ2が実装されたダイパッド3及び半導体チップ2とワイヤ4で接続されたリード5を挿入する。リード5を金型22に挿入すると、金型22の凹部22aの側面によりリード5が接続部11の一端で略直角に折れ曲がる。次に、金型22には、折曲部22の半導体チップ2側に折曲ガイド片23を挿入する。次に、金型22には、金型22と折曲部22との間に折曲部材24を挿入する。金型22に折曲部材24を挿入すると、リード5の折曲部22は、図6に示すように、折曲部材24のテーパ24aによって、半導体チップ2が設けられている側に折曲ガイド片23のテーパ23aに沿って折れ曲がる。
次に、折曲ガイド片23及び折曲部材24を金型22から取り出す。次に、半導体チップ2が接着されたダイパッド3と、半導体チップ2とワイヤ4で接続され、折曲部12が折り曲げられたリード5とを金型22から取り出して、詳細は図示しないが、成型用の金型に挿入する。成型用の金型には、ダイパッド3がパッケージ部6の底面6aに略面一となって露出し、リード5の端子部5aが底面6a及び側面6bに略面一となって露出するように、樹脂を注入する。そして、半導体チップ2上及びリード5上にパッケージ部6を射出成形する。
以上のようにして得られた半導体パッケージ1は、図2に示すように、リード5の接続部11がパッケージ部6の底面6aに配設され、パッケージ部6の端部で接続部11の一端から折曲部22が半導体チップ2が設けられている側に折り曲げられ、折曲部22がパッケージ部6の側面6bに配設されている。また、半導体パッケージ1では、リード5の端子部5aが底面6a及び側面6bに略面一となって露出している。
半導体パッケージ1は、図3に示すように、プリント配線基板7上に表面実装される。プリント配線基板7の表面には、回路に形成されたランド31が設けられている。半導体パッケージ1をプリント配線基板7上に実装する際には、ランド31上にはんだ32を印刷し、はんだ32上にリード5の接続部11が配置されるように半導体パッケージ1をプリント配線基板7上に載置する。次に、半導体パッケージ1では、リフロー処理して、はんだ32を溶融させることで、はんだ32がリード5の折曲部12まで濡れ上がり、リード5の端子部5a全体がランド31にはんだ付けされる。これにより、半導体パッケージ1では、リード5の端子部5aがランド31と電気的に接続される。
半導体パッケージ1では、パッケージ部6の側面6bに配設されたリード5の折曲部12まではんだ32が濡れ上がり、端子部5a全体がランド31にはんだ付けされるため、ランド31とのはんだ付け部分、すなわち接続部分の面積が広くなる。半導体パッケージ1では、パッケージ部6の側面6bに配設されているリード5の折曲部12まではんだ32が濡れ上がることによって、パッケージ6の側面6bに接続部分が形成されるため、接続状態を外部から目視及び光学系で容易に確認することができる。
また、この半導体パッケージ1では、はんだ付けする際に溶融したはんだ32がリード5の折曲部12まで濡れ上がるため、自重ではんだ32を押し潰しても余分なはんだ32がプリント配線基板7上に広がらず、隣接する回路とブリッジを形成することなく、他の回路と短絡することを防止できる。このように、半導体パッケージ1では、接続状態を外部から容易に確認でき、隣接する回路とブリッジを形成することを防止できるため、はんだ付けの品質を向上させることができる。
また、この半導体パッケージ1では、リード5の折曲部12まではんだ32が濡れ上がり、接続部分の面積が増大することによって、熱応力がかかった際に、熱応力を緩和することができ、熱応力に対するランド31との電気的な接続信頼性を向上させることができる。これらのことから、半導体パッケージ1では、プリント配線基板7との電気的な接続信頼性が向上する。
なお、上述した半導体パッケージ1の製造方法では、1つのリードフレーム31から1つの半導体パッケージ1を製造した例を示したが、このことに限定されず、ダイパッド3と複数のリード5とを一つのまとまりとしたものが複数並設されたリードフレームを用いて、一度に複数個の半導体パッケージ1を製造するようにしてもよい。
また、上述した半導体パッケージ1では、ダイパッド3がパッケージ部6の底面6aに露出しているが、ダイパッド3をパッケージ部6の内部に収納し、ダイパッド3がパッケージ部6の底面6aに露出していないアップセット構造にしてもよい。
また、上述した半導体パッケージ1では、リード5の折曲部12がパッケージ部6から突出していないが、図7及び図8に示すように、リードをパッケージ部6から突出させてもよい。図7及び図8に示す半導体パッケージ40については、上述した半導体パッケージ1と同様の構成については同一符号を付して詳細な説明は省略する。半導体パッケージ40は、図9に示すように、プリント配線基板7上に表面実装される。
半導体パッケージ40は、上述した半導体パッケージ1と同様に、半導体チップ2が実装されるダイパッド3と、このダイパッド3の周囲に設けられ、半導体チップ2とワイヤ4を介して電気的に接続される複数のリード41とを有し、半導体チップ2及びリード41が樹脂からなるパッケージ部6で覆われている。半導体パッケージ40は、パッケージ部6の底面6aにダイパッド3及びリード41が配設されている。
リード41は、上述したリード5と同様に、ダイパッド3と同一面上にダイパッド3の周囲に離間して、複数併設されている。リード41は、銅等で形成された薄板材で形成されている。このリード41は、ダイパッド3側となる内側の端部が半導体チップ2に設けられた電極2aと電気的に接続するためのワイヤ4が接続された接続部42となる。この接続部42は、ワイヤ4が接続されている側とは反対側の面が半導体パッケージ1の底面1aに略面一となって露出する。
リード5の接続部11とは反対側である外側の端部は、図8に示すように、接続部42の一端から半導体チップ2が設けられている側に折り曲げられる折曲部43となる。半導体チップ2が設けられた側に折り曲げられた折曲部42は、パッケージ部6の側面6bに沿い、側面6bから突出して配設されている。リード41は、パッケージ部6の底面6aと略面一となって露出している接続部42のワイヤ4が接続された面とは反対側の面、及びパッケージ部6の側面6bと略面一となって露出している折曲部43の外側の面が外部と電気的に接続するための端子部41aとなる。
以上のような構成からなる半導体パッケージ40は、図8に示すように、リード41の接続部42がパッケージ部6の底面6aに配設され、パッケージ部6の端部で接続部42の一端から折曲部43が半導体チップ2が設けられている側に折り曲げられている。半導体パッケージ40は、パッケージ部6の底面6a及び側面6bにリード41の端子部41aが露出している。この半導体パッケージ40の底面は、平坦となっている。半導体パッケージ40では、パッケージ部6の底面6aから側面6bにかけてリード5が配設され、端子部41aが底面6a及び側面6bに露出しているため、端子部41aをはんだ付けする際には側面6bに配設された折曲部43の端子部5aまではんだが濡れ上がるようになる。これにより、半導体パッケージ40は、接続部分の面積を増大させることができ、電気的な接続信頼性が向上する。
半導体パッケージ40は、次のようにして製造する。先ず、上述した半導体パッケージ1と同様に、図10に示すように、ダイパッド3と、このダイパッド3の周囲にこのダイパッド3とは離間している複数のリード41が設けられたリードフレーム44を用意する。ダイパッド3の表面に半導体チップ2を接着剤で接着する。
次に、図11に示すように、半導体チップ2に設けられた電極2aと、リード41の接続部42とをワイヤ4で電気的に接続する。
次に、詳細は図示しないが、成型用の金型に半導体チップ2、ダイパッド3、ワイヤ4、リード41を入れ、ダイパッド3及びリード41の接続部42がパッケージ部6の底面6aに露出し、リード41の折曲部43を覆わないように、金型に樹脂を注入し、図12に示すように、半導体チップ2及びリード41の接続部42上に射出成形でパッケージ部6を形成する。そして、詳細は図示しないが、リードフレーム44の枠から各リード41を切り離す。
次に、図13に示すように、凹状に形成された金型22と折曲部材45を用いてリード51の折曲部43を折り曲げる。折曲部材45は、金型22と折曲部43との間に挿入される。この折曲部材45には、金型22に挿入した際に、折曲部43側となる面にパッケージ部6の側面6bの傾斜と同じ角度に傾斜したテーパ45aが形成されている。
金型22及び折曲部材45を用いてリード41の折曲部43を折り曲げる際には、金型22の凹部22aに半導体チップ2が実装されたダイパッド3及び折曲部43がパッケージ部6から突出しているリード41を挿入する。リード41を金型22に挿入すると、金型22の凹部22aの側面によりリード41が接続部42の一端で略直角に折れ曲がる。次に、金型22には、金型22と折曲部43との間に折曲部材45を挿入する。金型22に折曲部材45を挿入すると、リード5の折曲部25は、図13に示すように、折曲部材45のテーパ45aによって、パッケージ部6の側面6bに沿って折れ曲がり、側面6bから突出して配設される。
以上のようにして得られた半導体パッケージ40は、図8に示すように、リード41の接続部42がパッケージ部6の底面6aに配設され、パッケージ部6の端部で接続部41の一端から折曲部43が半導体チップ2が設けられている側に折り曲げられ、折曲部43がパッケージ部6の側面6bに沿って、側面6bから突出して配設される。また、半導体パッケージ40は、リード41の端子部41aがパッケージ部6の底面6aと略面一となって露出し、リード41の折曲部43が側面6b上に露出している。
この半導体パッケージ40は、図9に示すように、プリント配線基板7上に実装される。半導体パッケージ40をプリント配線基板7上に実装する方法は、上述した半導体パッケージ1と同様にして行うため、詳細な説明を省略する。
半導体パッケージ40では、プリント配線基板7上に実装した際に、パッケージ部6の側面6bに配設されたリード41の折曲部43まではんだ32が濡れ上がり、端子部41a全体がランド31にはんだ付けされるため、ランド31とのはんだ付け部分、すなわち接続部分の面積が広くなる。半導体パッケージ40では、パッケージ部6の側面6bに配設されているリード41の折曲部43まではんだ32が濡れ上がることによって、パッケージ6の側面6bに接続部分が形成されるため、接続状態を外部から目視及び光学系で容易に確認することができる。
また、この半導体パッケージ40では、はんだ付けする際に溶融したはんだ32がリード41の折曲部43まで濡れ上がるため、自重ではんだ32を押し潰しても余分なはんだ32がプリント配線基板7上に広がらず、隣接する回路とブリッジを形成することなく、他の回路と短絡することを防止できる。半導体パッケージ40では、接続状態を外部から容易に確認でき、隣接する回路とブリッジを形成することを防止できるため、はんだ付けの品質を向上させることができる。
また、この半導体パッケージ40では、リード41の折曲部43まではんだ32が濡れ上がり、接続部分の面積が増大することによって、熱応力がかかった際に、熱応力を緩和することができ、熱応力に対するランド31との電気的な接続信頼性を向上させることができる。これらのことから、半導体パッケージ40では、プリント敗戦基板7との電気的な接続信頼性が向上する。
なお、上述した半導体パッケージ1と同様に、1つのリードフレーム44から1つの半導体パッケージ40を製造した例を示したが、このことに限定されず、ダイパッド3と複数のリード41とを一つのまとまりとしたものが複数並設されたリードフレーム44を用いて、一度に複数個の半導体パッケージ40を製造するようにしてもよい。
また、半導体パッケージ40においても、ダイパッド3をパッケージ部6の内部に収納し、パッケージ部6の底面6aにダイパッド3が露出していないアップセット構造にしてもよい。
本発明を適用した半導体パッケージの斜視図である。 同半導体パッケージの断面図である。 同半導体パッケージをプリント配線基板上に表面実装した状態の断面図である。 同半導体パッケージを製造する過程において、ダイパッドに半導体チップを実装した状態を示す断面図である。 同半導体パッケージを製造する過程において、半導体チップとリードとをワイヤで接続した状態を示す断面図である。 同半導体パッケージを製造する過程において、リードの折曲部を折り曲げた状態を示す断面図である。 本発明を適用した他の例の半導体パッケージの斜視図である。 同半導体パッケージの断面図である。 同半導体パッケージをプリント配線基板上に表面実装した状態の断面図である。 同半導体パッケージを製造する過程において、ダイパッドに半導体チップを実装した状態を示す断面図である。 同半導体パッケージを製造する過程において、半導体チップとリードとをワイヤで接続した状態を示す断面図である。 同半導体パッケージを製造する過程において、半導体チップ等を樹脂で覆った状態を示す断面図である。 同半導体パッケージを製造する過程において、リードの折曲部を折り曲げた状態を示す断面図である。 従来の半導体パッケージの斜視図である。 同半導体パッケージの断面図である。 同半導体パッケージをプリント配線基板上に表面実装した状態の断面図である。 従来の半導体パッケージの断面図である。 同半導体パッケージをプリント配線基板上に表面実装した状態の断面図である。
符号の説明
1 半導体パッケージ、2 半導体チップ、3 ダイパッド、4 ワイヤ、5 リード、5a 端子部、6 パッケージ部、6a 底面、6b 側面、7 プリント配線基板、11 接続部、12 折曲部

Claims (2)

  1. 半導体チップをダイパッドに接着し、
    次いで、上記ダイパッドの周囲に離間して設けられた複数のリードと上記ダイパッドに接着された上記半導体チップとをワイヤで電気的に接続し、
    次いで、上記リードの上記ワイヤが接続された接続部の外側を上記半導体チップの実装側に折り曲げて折曲部を形成する際に、上記半導体チップが接着されたダイパッドと、上記半導体チップと上記ワイヤで接続した上記複数のリードとを凹状に形成された金型に挿入することによって上記複数のリードの上記接続部の一端で上記半導体チップ側に該折曲部が折れ曲がり、該折曲部の上記半導体チップ側に上記パッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲部材を挿入し、上記金型と該折曲部との間に上記パッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲ガイド片を挿入し、上記折曲部材及び上記折曲ガイド片のテーパに沿って該折曲部を折り曲げ、
    次いで、上記折曲部がパッケージ部の側面と面一となるように、上記ダイパッドに接着された上記半導体チップ上及び上記リード上にパッケージ部を形成する半導体パッケージの製造方法。
  2. 半導体チップをダイパッドに接着し、
    次いで、上記ダイパッドの周囲に離間して設けられた複数のリードと上記ダイパッドに接着された上記半導体チップとをワイヤで電気的に接続し、
    次いで、上記ダイパッドに接着された上記半導体チップ上及び上記リード上に、上記リードの上記ワイヤが電気的に接続された接続部とは反対側である外側が外部に突出するようにパッケージ部を形成し、
    次いで、上記パッケージ部から突出した上記リードを上記半導体チップの実装側に上記パッケージ部の側面に沿って折り曲げ、上記パッケージ部の側面から突出した折曲部を形成する際に、上記半導体チップが接着されたダイパッドと、上記ワイヤと、上記リードとを含め、上記ダイパッド及び上記リードを上記パッケージ部の底面から露出させ、該折曲部を覆わないように樹脂で覆った後、凹状に形成された金型に挿入することによって上記複数のリードの上記接続部の一端で上記半導体チップ側に該折曲部が折れ曲がり、上記金型と該折曲部との間に上記パッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲部材を挿入し、上記折曲部材のテーパに沿って折り曲げる半導体パッケージの製造方法。
JP2005107853A 2005-04-04 2005-04-04 半導体パッケージの製造方法 Expired - Fee Related JP4600124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005107853A JP4600124B2 (ja) 2005-04-04 2005-04-04 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005107853A JP4600124B2 (ja) 2005-04-04 2005-04-04 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2006287131A JP2006287131A (ja) 2006-10-19
JP4600124B2 true JP4600124B2 (ja) 2010-12-15

Family

ID=37408665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005107853A Expired - Fee Related JP4600124B2 (ja) 2005-04-04 2005-04-04 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4600124B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458476B2 (ja) * 2007-05-23 2014-04-02 株式会社デンソー モールドパッケージおよびその製造方法
JP5217753B2 (ja) * 2008-08-05 2013-06-19 日亜化学工業株式会社 光半導体装置
JP5626328B2 (ja) * 2012-12-25 2014-11-19 日亜化学工業株式会社 光半導体装置
JP2013239740A (ja) * 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置
JP2016146455A (ja) * 2015-02-04 2016-08-12 株式会社東芝 半導体装置およびその製造方法
JP6791794B2 (ja) * 2017-03-29 2020-11-25 旭化成エレクトロニクス株式会社 半導体装置
CN108878405A (zh) * 2018-07-02 2018-11-23 深圳市槟城电子有限公司 一种防护器件及其制作方法、电子设备
CN109003947A (zh) * 2018-07-23 2018-12-14 苏州锝耀电子有限公司 大功率层叠式芯片结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02742U (ja) * 1988-06-10 1990-01-05
JPH0730046A (ja) * 1993-07-15 1995-01-31 Toshiba Corp 半導体装置、リードフレーム及び半導体装置の製造方法
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1187601A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法
JP2002057244A (ja) * 2000-08-10 2002-02-22 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02742U (ja) * 1988-06-10 1990-01-05
JPH0730046A (ja) * 1993-07-15 1995-01-31 Toshiba Corp 半導体装置、リードフレーム及び半導体装置の製造方法
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1187601A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法
JP2002057244A (ja) * 2000-08-10 2002-02-22 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2006287131A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
JP4600124B2 (ja) 半導体パッケージの製造方法
US7397112B2 (en) Semiconductor package and lead frame therefor
US7323366B2 (en) Manufacturing method of a semiconductor device
JP4860939B2 (ja) 半導体装置
US20060012015A1 (en) Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001077277A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP2009124095A (ja) 半導体パッケージ及びその実装方法
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US20110156227A1 (en) Semiconductor package structure
JPH09213839A (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US6238953B1 (en) Lead frame, resin-encapsulated semiconductor device and fabrication process for the device
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP4641762B2 (ja) 光半導体装置
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JPH06236956A (ja) 半導体装置及びその製造方法
JP3709139B2 (ja) ノンリード・プラスチック半導体パッケージ構造
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법
JP2018152390A (ja) 電子部品および電子部品の製造方法
CN112713090B (zh) 一种qfn器件的制备方法及qfn器件
KR0179833B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees