JP4600124B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4600124B2 JP4600124B2 JP2005107853A JP2005107853A JP4600124B2 JP 4600124 B2 JP4600124 B2 JP 4600124B2 JP 2005107853 A JP2005107853 A JP 2005107853A JP 2005107853 A JP2005107853 A JP 2005107853A JP 4600124 B2 JP4600124 B2 JP 4600124B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- semiconductor chip
- die pad
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
Claims (2)
- 半導体チップをダイパッドに接着し、
次いで、上記ダイパッドの周囲に離間して設けられた複数のリードと上記ダイパッドに接着された上記半導体チップとをワイヤで電気的に接続し、
次いで、上記リードの上記ワイヤが接続された接続部の外側を上記半導体チップの実装側に折り曲げて折曲部を形成する際に、上記半導体チップが接着されたダイパッドと、上記半導体チップと上記ワイヤで接続した上記複数のリードとを凹状に形成された金型に挿入することによって上記複数のリードの上記接続部の一端で上記半導体チップ側に該折曲部が折れ曲がり、該折曲部の上記半導体チップ側に上記パッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲部材を挿入し、上記金型と該折曲部との間に上記パッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲ガイド片を挿入し、上記折曲部材及び上記折曲ガイド片のテーパに沿って該折曲部を折り曲げ、
次いで、上記折曲部がパッケージ部の側面と面一となるように、上記ダイパッドに接着された上記半導体チップ上及び上記リード上にパッケージ部を形成する半導体パッケージの製造方法。 - 半導体チップをダイパッドに接着し、
次いで、上記ダイパッドの周囲に離間して設けられた複数のリードと上記ダイパッドに接着された上記半導体チップとをワイヤで電気的に接続し、
次いで、上記ダイパッドに接着された上記半導体チップ上及び上記リード上に、上記リードの上記ワイヤが電気的に接続された接続部とは反対側である外側が外部に突出するようにパッケージ部を形成し、
次いで、上記パッケージ部から突出した上記リードを上記半導体チップの実装側に上記パッケージ部の側面に沿って折り曲げ、上記パッケージ部の側面から突出した折曲部を形成する際に、上記半導体チップが接着されたダイパッドと、上記ワイヤと、上記リードとを含め、上記ダイパッド及び上記リードを上記パッケージ部の底面から露出させ、該折曲部を覆わないように樹脂で覆った後、凹状に形成された金型に挿入することによって上記複数のリードの上記接続部の一端で上記半導体チップ側に該折曲部が折れ曲がり、上記金型と該折曲部との間に上記パッケージ部の側面の傾斜と同じ角度に傾斜したテーパを有する折曲部材を挿入し、上記折曲部材のテーパに沿って折り曲げる半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107853A JP4600124B2 (ja) | 2005-04-04 | 2005-04-04 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107853A JP4600124B2 (ja) | 2005-04-04 | 2005-04-04 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287131A JP2006287131A (ja) | 2006-10-19 |
JP4600124B2 true JP4600124B2 (ja) | 2010-12-15 |
Family
ID=37408665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005107853A Expired - Fee Related JP4600124B2 (ja) | 2005-04-04 | 2005-04-04 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4600124B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5458476B2 (ja) * | 2007-05-23 | 2014-04-02 | 株式会社デンソー | モールドパッケージおよびその製造方法 |
JP5217753B2 (ja) * | 2008-08-05 | 2013-06-19 | 日亜化学工業株式会社 | 光半導体装置 |
JP5626328B2 (ja) * | 2012-12-25 | 2014-11-19 | 日亜化学工業株式会社 | 光半導体装置 |
JP2013239740A (ja) * | 2013-08-02 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
JP2016146455A (ja) * | 2015-02-04 | 2016-08-12 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP6791794B2 (ja) * | 2017-03-29 | 2020-11-25 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
CN108878405A (zh) * | 2018-07-02 | 2018-11-23 | 深圳市槟城电子有限公司 | 一种防护器件及其制作方法、电子设备 |
CN109003947A (zh) * | 2018-07-23 | 2018-12-14 | 苏州锝耀电子有限公司 | 大功率层叠式芯片结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02742U (ja) * | 1988-06-10 | 1990-01-05 | ||
JPH0730046A (ja) * | 1993-07-15 | 1995-01-31 | Toshiba Corp | 半導体装置、リードフレーム及び半導体装置の製造方法 |
JPH09260568A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH1187601A (ja) * | 1997-07-08 | 1999-03-30 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法 |
JP2002057244A (ja) * | 2000-08-10 | 2002-02-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2005
- 2005-04-04 JP JP2005107853A patent/JP4600124B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02742U (ja) * | 1988-06-10 | 1990-01-05 | ||
JPH0730046A (ja) * | 1993-07-15 | 1995-01-31 | Toshiba Corp | 半導体装置、リードフレーム及び半導体装置の製造方法 |
JPH09260568A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH1187601A (ja) * | 1997-07-08 | 1999-03-30 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法 |
JP2002057244A (ja) * | 2000-08-10 | 2002-02-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006287131A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4600124B2 (ja) | 半導体パッケージの製造方法 | |
US7397112B2 (en) | Semiconductor package and lead frame therefor | |
US7323366B2 (en) | Manufacturing method of a semiconductor device | |
JP4860939B2 (ja) | 半導体装置 | |
US20060012015A1 (en) | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2001077277A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
JP2009124095A (ja) | 半導体パッケージ及びその実装方法 | |
US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
US20110156227A1 (en) | Semiconductor package structure | |
JPH09213839A (ja) | プラスチックパッケージ型半導体集積回路及びその製造 方法 | |
US6238953B1 (en) | Lead frame, resin-encapsulated semiconductor device and fabrication process for the device | |
CN102779761B (zh) | 用于封装半导体管芯的引线框架和方法 | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
JP4641762B2 (ja) | 光半導体装置 | |
JP2006332275A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
JPH06236956A (ja) | 半導体装置及びその製造方法 | |
JP3709139B2 (ja) | ノンリード・プラスチック半導体パッケージ構造 | |
KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
KR0123425B1 (ko) | 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법 | |
JP2018152390A (ja) | 電子部品および電子部品の製造方法 | |
CN112713090B (zh) | 一种qfn器件的制备方法及qfn器件 | |
KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |