JP3709139B2 - ノンリード・プラスチック半導体パッケージ構造 - Google Patents

ノンリード・プラスチック半導体パッケージ構造 Download PDF

Info

Publication number
JP3709139B2
JP3709139B2 JP2001000109A JP2001000109A JP3709139B2 JP 3709139 B2 JP3709139 B2 JP 3709139B2 JP 2001000109 A JP2001000109 A JP 2001000109A JP 2001000109 A JP2001000109 A JP 2001000109A JP 3709139 B2 JP3709139 B2 JP 3709139B2
Authority
JP
Japan
Prior art keywords
lead
package body
package
plastic
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001000109A
Other languages
English (en)
Other versions
JP2002203936A (ja
Inventor
和昭 賀屋
隆俊 長田
隆 岡嵜
敏郎 寺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOSHIKAWAKOGYO CO.,LTD.
Original Assignee
YOSHIKAWAKOGYO CO.,LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOSHIKAWAKOGYO CO.,LTD. filed Critical YOSHIKAWAKOGYO CO.,LTD.
Priority to JP2001000109A priority Critical patent/JP3709139B2/ja
Publication of JP2002203936A publication Critical patent/JP2002203936A/ja
Application granted granted Critical
Publication of JP3709139B2 publication Critical patent/JP3709139B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップを封止するプラスチック・パッケージで、サーフェス・マウント・タイプ(表面実装型)の中、小型で軽量の利点を持つノンリード・パッケージ(SON:スモール・アウトライン・ノンリード・パッケージ、QFN:クワッド・フラット・ノンリード・パッケージ等)の構造に関する。
【0002】
【従来の技術】
このノンリード・プラスチック・パッケージは、特開平6−132453号公報に開示されており、基本的には、図3に示すように、アイランド3に搭載された半導体チップ4の電極部と、外部接続に用いるインナーリード21と中間部22とアウターリード23とからなるリード2間をワイヤ5にて接続したもの全体をプラスチック1によってモールドした構造になっている。リード2の半田付け部6は、プリント基板上の電極パッドに半田付け接合される。このような構造を持つノンリード・プラスチック・パッケージは、サーフェス・マウント・タイプ(SOP:スモール・アウトライン・パッケージ、QFP:クワッド・フラット・パッケージ等)とは異なり、リード2がパッケージ本体の側面から突出していない分、コンパクトにすることができ、今後多く使用されることが見込まれている。図3では半導体チップ4の電極部とリード2の接続にワイヤ5を用いた例を示しているが、ワイヤ5を使用せずにバンプを用いて半導体チップ4の電極部とリード2を接続することによって、もっとコンパクトなノンリード・プラスチック・パッケージもある。このようなプラスチック・パッケージは、アウターリードがパッケージの底面部と略面一として露出して外部端子を形成するとともにアウターリードをその一部とするリードがパッケージ内で高さ方向に対し、その一部、あるいは全部を半導体チップと重なるように構成することで、半導体チップの大きさと同一程度までの小型化を図り、実装密度を向上させたものである。
【0003】
また、ノンリード・プラスチック・パッケージは、特開平10−116952号公報に開示されているように、図4に示すキャヴィティ・タイプのパッケージも使用されるようになってきているが、基本的には半田付け接合部は図3と同じ構造である。同図において7はキャヴィティ、8はガラスリッドである。このようなキャヴィティ・タイプのプラスチック・パッケージは、予め屈折加工された外部端子となるリードをパッケージ本体の中空部すなわちキャヴィティ部の開口面側もしくはその反対面側にその周縁近傍より略面一状に外部に露出させた構造とすることで、リードの折曲加工精度を向上させ、樹脂本体にストレスが加わることがないようにしたものである。さらには、半田付けの接合精度を高めるために外部端子に傾斜角θを設けるようにもしている。
【0004】
また、特開平10−79448号公報に開示されたリードレス(ノンリード)・サーフェス・マウント・タイプのプラスチック・パッケージは、パッケージの実装面から下方に向け突出するとともに、その側面より側方に向け突出形成された樹脂突起に金属膜を配設して外部端子とする構成としたもので、これによりリードが不用となり、実装面積を小さくできる他、半田付け部(フィレット)を目視でき、その接合状態が確認できるようにしている。
【0005】
図5は、上記従来のサーフェス・マウント・パッケージでガルウィング・タイプ・リードの半田付け接合の断面を示し、リード2は半田10を介してプリント基板12上に設けられた電極パッド11に接合されており、図中A部から裾野を引くように形成された大きなフィレット9が特徴的である。図5において、このガルウィング・タイプのリードを矢印の方向に荷重をかけて引張ることによって、リードと電極パッド間の接合強度を調べた。
【0006】
図6にその荷重と変位の関係を示す。同図に示されているように、荷重は主に、図5に示すフィレット9のA部にかかっており、半田接合部が耐えられる最大荷重を越えたときに亀裂が発生することがわかる。また、このA部が破断するときの荷重に対して、他端部のB部が破断するときの荷重は4〜5分の1に過ぎないこともわかる。
【0007】
リード先端の外部端子の半田接合部の構造として、リード先端の外部端子の半田接合部に切欠き部を設けて、リードの側面部にメニスカスが形成され易い形状としたものも、特開平5−6952号公報に開示されている。この外部端子の半田接合部の構造を樹脂(プラスチック)にリードを埋め込んで形成する上記ノンリード・パッケージに適用したとしても、リードの半田付け部の接合強度の向上に寄与するのは切欠き部の側面部のみであり、大きな接合強度の向上を図ることは困難である。また、切欠き部を加工するために工程を増やす必要がありコスト高となって得策ではない。
【0008】
また、特開平10−79448号公報には、パッケージ本体の下方および側方にパッケージ側の半田付け部を突出形成することで、フィレットを形成させる構造のものが開示されている。しかし、この構造のものでは、樹脂突起の形成と共にその表面に金属膜を配設するため、リードを用いたパッケージの製造と比べて製造コストが嵩み得策ではない。
【0009】
さらには、接合強度が低いという弱点を改善するために、リードの半田付け部の面積とプリント基板上の電極パッドの面積を増大させる、リードの半田付け部の端部をパッケージ側面のプラスチックから突出させること等の対策が考えられるが十分な対策にはなり得ていない。
【0010】
このように、小型で軽量であって、実装密度が向上できるという利点を持つノンリード・パッケージであっても、その接合強度に難点があるため適用可能なアプリケーションの範囲が限定される。
【0011】
【発明が解決しようとする課題】
本発明において解決すべき課題は、サーフェス・マウント・タイプのノンリード・パッケージの半田付け部のプリント基板との接合強度を改善することにある。
【0012】
【課題を解決するための手段】
本発明は、半導体チップの電極部と、インナーリードと中間部とアウターリードからなる外部接続に用いるリードとの間を導電体によって接続し、これをプラスチックによってモールドしてパッケージ本体を形成し、前記アウターリードの下面を前記パッケージ本体の底面と面一で露出せしめて外部端子を形成し、プリント基板上の電極パッドと前記アウターリードとを半田付け接合したノンリード・プラスチック半導体パッケージ構造において、前記リードのアウターリードの半田付け部の内方のパッケージ本体の底面に、パッケージ本体の基底面から半田付けフィレットが形成される高さに断面が台形の開口部または楔状の溝部を形成し、前記リードの中間部の下面を、パッケージ本体の底面と面一に露出せしめたアウターリードと連続して前記台形の開口部または楔状の溝部の側面に面一に露出せしめ、前記パッケージ本体の底面と面一で露出したアウターリードの下面とこれに続く前記台形の開口部または楔状の溝部の側面に露出したリードの中間部の下面と、電極パッドとの間に半田フィレットを形成したことを特徴とする。
【0013】
リードの中間部下面のプラスチックからの露出部分は、アウターリードの半田付け面を基底面として断面が台形状の開口を設けるか、または、断面が略三角形状または楔状の溝をパッケージ本体に形成するかによって、アウターリードの中間部の下面を一定の高さ露出することによって形成する。
この「一定の高さ」とは、十分なフィレットが形成される高さであり、図5を参考にして、リード2の表面と使用する半田10との濡れ性と、リード2の中間部の立ち上がりとパッケージ本体の下面とのなす傾斜角によって与えられるフィレット9の最大高さまで取れれば十分であり、それ以上高く取る必要はない。通常はリード2の板厚の2倍程度あれば十分である。
【0014】
この構成によって、ノンリード・プラスチック半導体パッケージでは段差状に折曲加工されたリードのアウターリードの下面とこれに続く中間部の下面の一定高さの範囲で電極パッドとの間に半田フィレットが形成されることになるので接合強度を高めることが可能となる。
【0015】
【発明の実施の形態】
本発明の実施の形態を実施例によって説明する。
【0016】
実施例1
図1は、パッケージ本体100の底面部110を形成するモールド金型に、リード2のアウターリード23の下面を基底面とする断面台形状の開口部を形成した例を示す。これによって、リード2の傾斜した中間部22が、パッケージ本体100を構成するプラスチック1を充填したときに埋没せずに、リード2の傾斜した中間部22の下面を露出させることができる。
【0017】
実施例2
他の実施例を図2に示す。パッケージ本体100の底面部110を形成するモールド金型をリード2のアウターリード23の下面と面一状とするとともに中間部22の一側面を含む開口溝部120を形成し得る形状として製作した。これによって、リード2がパッケージ本体100を構成するプラスチック1を充填したときに埋没せずに、リード2の傾斜した中間部22の下面を一定高さまでを露出した。
【0018】
実施例1の場合は、実施例2に比べて、モールド金型の設計・製作は楽であるが、半導体チップ4を載せているアイランド3からパッケージ本体100の底面部110までの距離がどうしても短くなってしまう。そして、アイランド3からパッケージ本体100の底面部110までの距離が短くなると次の2点で不具合を起こす可能性が生じる。
【0019】
1. 使用するプラスチック1がモールド工程において流動性が良くない場合にはプラスチック1の未充填という不具合を起こす可能性がある。
【0020】
2. アイランド3の下面とプラスチック1との境界面における吸湿量が多くなり、リフロー時に不具合を起こす可能性がある。
【0021】
従って、上記の問題がない場合にはモールド金型の設計・製作が楽である実施例1を採用し、上記の問題がある場合にはモールド金型の設計・製作は少し面倒であるが実施例2を採用することが好ましい。
【0022】
また、パッケージ本体100の高さを低くしてコンパクト化するには実施例2の方が有利である。なお、図中21で示すのは半導体チップ4の電極部とワイヤ5を介して接続されるインナーリードである。
【0023】
【発明の効果】
1. 本発明のノンリード・プラスチック半導体パッケージの半田付け部とプリント基板上の電極パッドとが半田付け接合される強度はガルウィング・タイプのリードとパッド間の接合強度と同等であり、従来のノンリード・プラスチック半導体パッケージに比べて4〜5倍の半田接合強度を発揮させることができる。
【0024】
2. 従来の技術において開示されたリードの半田付け部の面積とプリント基板上の電極パッドの面積を増大させる、リード半田付け部の端部をパッケージ側面のプラスチックから突出させる等の方法では接合強度は、せいぜい50%程度改善されるが、本発明のパッケージではその底面部と略面一のアウターリードとこれに続く中間部の一部とが半田付け面を構成するので、従来のパッケージに比べて4〜5倍の接合強度を持っており、適用可能なアプリケーションの範囲を飛躍的に増加させることができる。
【0025】
3. 本発明のパッケージの製作に用いるモールド金型は従来のものと比べてもほぼ同等であり、従来の製造装置を用いて製造できるので、コストの上昇も抑制できる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例を示すノンリード・プラスチック半導体パッケージの断面図である。
【図2】 本発明の他の実施例を示す楔形状の溝部を形成したノンリード・プラスチック半導体パッケージの断面図である。
【図3】 従来のノンリード・プラスチック半導体パッケージの断面図である。
【図4】 従来のキャヴィティ・タイプのノンリード・プラスチック半導体パッケージの断面図である。
【図5】 従来のガルウィング・タイプ・プラスチック半導体パッケージのリードの半田付け部の接合部分を示す断面図である。
【図6】 従来のガルウィング・タイプ・プラスチック半導体パッケージのリードの半田付け部における接合部分の荷重―変位図を示す。
【符号の説明】
1:プラスチック
2:リード
3:アイランド 4:半導体チップ 5:ボンディングワイヤ
6:半田付け部(下面) 7:キャヴィティ 8:ガラスリッド
9:フィレット 10:半田 11:電極パッド
12:プリント基板
21:インナーリード 22:中間部 23:アウターリード
100:パッケージ本体 110:底面部 120:溝部

Claims (2)

  1. 半導体チップの電極部と、インナーリードと中間部とアウターリードからなる外部接続に用いるリードとの間を導電体によって接続し、これをプラスチックによってモールドしてパッケージ本体を形成し、前記アウターリードの下面を前記パッケージ本体の底面と面一で露出せしめて外部端子を形成し、プリント基板上の電極パッドと前記アウターリードとを半田付け接合したノンリード・プラスチック半導体パッケージ構造において、
    前記リードのアウターリードの半田付け部の内方のパッケージ本体の底面に、パッケージ本体の基底面から半田付けフィレットが形成される高さに断面が台形の開口部を形成し、
    前記リードの中間部の下面を、パッケージ本体の底面と面一に露出せしめたアウターリードと連続して前記台形の開口部の側面に面一に露出せしめ、
    前記パッケージ本体の底面と面一で露出したアウターリードの下面とこれに続く前記台形の開口部の側面に露出したリードの中間部の下面と、電極パッドとの間に半田フィレットを形成したノンリード・プラスチック半導体パッージ構造。
  2. 半導体チップの電極部と、インナーリードと中間部とアウターリードからなる外部接続に用いるリードとの間を導電体によって接続し、これをプラスチックによってモールドしてパッケージ本体を形成し、前記アウターリードの下面を前記パッケージ本体の底面と面一で露出せしめて外部端子を形成し、プリント基板上の電極パッドと前記アウターリードとを半田付け接合したノンリード・プラスチック半導体パッケージ構造において、
    前記リードのアウターリードの半田付け部の内方のパッケージ本体の底面に、パッケージ本体の基底面から半田付けフィレットが形成される高さに断面が楔状の溝部を形成し、
    前記リードの中間部の下面を、パッケージ本体の底面と面一に露出せしめたアウターリード連続して前記楔状の溝部の側面に面一に露出せしめ、
    前記パッケージ本体の底面と面一で露出したアウターリードの下面とこれに続く前記楔状の溝部の側面に露出したリードの中間部の下面と、電極パッドとの間に半田フィレットを形成したノンリード・プラスチック半導体パッージ構造。
JP2001000109A 2001-01-04 2001-01-04 ノンリード・プラスチック半導体パッケージ構造 Expired - Fee Related JP3709139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001000109A JP3709139B2 (ja) 2001-01-04 2001-01-04 ノンリード・プラスチック半導体パッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001000109A JP3709139B2 (ja) 2001-01-04 2001-01-04 ノンリード・プラスチック半導体パッケージ構造

Publications (2)

Publication Number Publication Date
JP2002203936A JP2002203936A (ja) 2002-07-19
JP3709139B2 true JP3709139B2 (ja) 2005-10-19

Family

ID=18868984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001000109A Expired - Fee Related JP3709139B2 (ja) 2001-01-04 2001-01-04 ノンリード・プラスチック半導体パッケージ構造

Country Status (1)

Country Link
JP (1) JP3709139B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6244147B2 (ja) * 2013-09-18 2017-12-06 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
US10175231B2 (en) 2014-02-27 2019-01-08 7905122 Canada Inc. Chromogenic absorbent material for animal litter

Also Published As

Publication number Publication date
JP2002203936A (ja) 2002-07-19

Similar Documents

Publication Publication Date Title
JP3334864B2 (ja) 電子装置
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP3165078B2 (ja) 表面実装部品の製造方法
JP5001872B2 (ja) 半導体装置
JP2001077277A (ja) 半導体パッケージおよび半導体パッケージ製造方法
US6541702B2 (en) Semiconductor device
JP4600124B2 (ja) 半導体パッケージの製造方法
EP1020913A2 (en) Lead frame, resin-encapsulated semiconductor device and fabrication process therefor
JP3709139B2 (ja) ノンリード・プラスチック半導体パッケージ構造
CN215451396U (zh) 一种引脚及引线框架
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP3179414B2 (ja) 半導体装置及びその製造方法
JP2003197828A (ja) 樹脂封止型半導体装置
JP2005135938A (ja) 半導体装置およびその製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JPH0750380A (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
KR19980058576A (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
KR20000009885A (ko) 볼 그리드 어레이 타입의 반도체 패키지
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법
JP2001177016A (ja) 表面実装型パッケージ及びその作製方法
JPH11145179A (ja) 半導体装置
KR100431315B1 (ko) 반도체패키지및그제조방법
JPH05152366A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050805

R150 Certificate of patent or registration of utility model

Ref document number: 3709139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees