KR910000018B1 - 리이드프레임을 갖춘 반도체장치 및 그 제조방법 - Google Patents

리이드프레임을 갖춘 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR910000018B1
KR910000018B1 KR1019880001744A KR880001744A KR910000018B1 KR 910000018 B1 KR910000018 B1 KR 910000018B1 KR 1019880001744 A KR1019880001744 A KR 1019880001744A KR 880001744 A KR880001744 A KR 880001744A KR 910000018 B1 KR910000018 B1 KR 910000018B1
Authority
KR
South Korea
Prior art keywords
lead
frame
outer lead
semiconductor device
semiconductor chip
Prior art date
Application number
KR1019880001744A
Other languages
English (en)
Other versions
KR880010492A (ko
Inventor
마사미치 신도
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR880010492A publication Critical patent/KR880010492A/ko
Application granted granted Critical
Publication of KR910000018B1 publication Critical patent/KR910000018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

리이드프레임을 갖춘 반도체장치 및 그 제조방법
제1도는 종래의 리이드프레임을 도시해 놓은 평면도.
제2도는 본 발명에 따른 리이드프레임 외관의 1실시예를 도시해 놓은 평면도.
제3도는 본 발명에 따른 리이드성형을 행한 제2도의 선 A-A'에 대한 단면도.
제4도 및 제5도는 본 발명의 다른 실시예를 도시해 놓은 평면도.
제6a도 내지 제6e도는 본 발명에 따른 제조방법의 1실시예를 도시해 놓은 단면도.
제7도는 본 발명에 따른 제조방법에 의해 제조된 본 발명에 따른 반도체장치의 1실시예의 외관을 도시해 놓은 사시도.
제8도는 제7도에 도시된 반도체장치의 단면도.
제9도는 본 발명에 따른 제조방법에 의해 제조된 본 발명에 따른 반도체장치의 다른 실시예의 외관을 도시해 놓은 사시도.
제10도는 제9도에 도시된 반도체장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 프레임 2 : 베드
3 : 고정용 바(tie-bar) 4 : 내부리이드
5 : 외부리이드 6 : 덤브바(dumb bar)
7 : 연결부재 8 : 연결부재
61 : 반도체칩 63 : 봉합용 수지
본 발명은 리이드프레임(lead frame)에 관한 것으로, 특히 많은 수의 핀을 표면에 설치해 주기 위한 반도체패키지(표면실장용 반도체패키지 ; Surface-mounting Semiconductor Package)에 사용되는 리이드프레임과, 이 리이드프레임이 사용된 반도체장치 및 그 제조방법에 관한 것이다.
종래에 많이 사용되던 표면실장용 반도체패키지로는 플래트-팩(Flat-pack ; 이하 Fp라 함)과 PLCC(Plastic Leaded Chip Carrier)가 알려져 있는 바, 이 Fp는 패키지의 주위로부터 수평방향으로 펼쳐진 뒤 아래쪽으로 굽어지고, 이어 다시 수평방향으로 굽어져서 형성된 갈매기날개형으로 된 외부리이드(이하 걸-윙형 외부리이드라 함)를 갖추고 있는 것으로, 이 걸-윙형 외부리이드는 몰드(mold)후에 외부리이드의 선단부를 프레임으로부터 절단해서 프레스(press)로 형성해준 것이다.
또한, PLCC는 패키지의 주위로부터 하방향으로 돌출되어 하단부가 원호모양으로 굽어진 이른바 J 리이드라고 칭하는 외부리이드를 갖추고 있는 것으로, 이러한 경우에도 외부리이드 선단부는 프레임(frame)으로부터 절단한 후에 형성해 주게 된다.
제1도는 Fp 및 PLCC에 사용되는 리이드프레임의 평면도로, 반도체칩을 탑재하기 위한 베드(2)가 프레임(1)의 중앙에 배치되어 고정용 바(3)에 의해 지지되어 있고, 이 베드(2)의 주위에는 내부리이드(4)가 방사상으로 배열되어 있으며, 이 내부리이드(4)의 연장부는 선단부가 상기 프레임(1)에 결합된 외부리이드(5)로 되어 있다. 또한, 내부리이드의 변형이 방지되도록 외부리이드(5)의 일부가 덤브바(Dubm bar)(6)에 의해 프레임(1)에 고정되어 있다.
상기한 구조로 되어 있는 리이드프레임에서는 외부리이드가 프레임(1)과 덤브바(6)에 의해 지지되기 때문에 외부리이드의 성형을 행하기 위해서는 외부리이드의 선단부를 프레임(1)으로부터 잘라내는 것이 필요하게 되는바, 이에 따라 외부리이드의 성형시에는 외부리이드의 선단부가 자유로이 이동할 수 있는 상태로 되게 된다.
따라서, 종래의 리이드프레임에 있어서는 상기와 같은 방법으로, 각 외부리이드가 그 선단부에 의해 리이드프레임 본체에 고정되기 때문에 수지로 봉한 후 외부리이드선단부를 프레임으로부터 잘라낸 후에야 외부리이드의 성형을 행할 수 있게 된다. 따라서, 프레임으로부터 리이드선단부를 절단한 후의 성형시와, 납땜가능성(solderability)을 향상시켜 주기 위한 땜납도금등의 작업시, 및 핸들링(handling) 시에 가해지게 되는 작은 힘에 의해서도 변형이 생기게 됨으로써 사용자의 사양(specification)을 만족시켜 주는 것이 매우 곤란하게 된다.
따라서, 걸-윙형 리이드의 경우에는 리이드간격(pitch)이 0.65㎜로 되기 때문에 핀의 수가 4개의 면에 약 150개 정도로 제한되어 핀수의 증가가 억제됨으로써 고밀도화의 장애로 되게 된다.
이것은 J리이드의 경우에도 거의 마찬가지로 되지만 이때는 외부리이드가 내부방향으로 굽어짐에 따라 외부힘에 영향을 받지 않게 되는 반면에 외부리이드는 더욱 크게 변형되기 때문에 핀수는 역시 적어지게 된다.
본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, 고밀도의 수지봉합형 반도체장치에 가장 적합한 리이드프레임과, 이 리이드프레임을 사용한 반도체장치 및 그 제조방법을 제공함에 그 목적이 있다.
본 발명의 제1관점에 따르면, 반도체칩 탑재영역의 주위에 방사상으로 배설된 내부리이드부와, 이 내부리이드로부터 바깥쪽으로 연장된 외부리이드부, 상기 내부 및 외부리이드부를 안정적으로 지지해 주는 프레임, 및 외부리이드부의 선단부가 상기 반도체칩의 한 변에 각각 대응된 단위로 프레임으로부터 분리된 위치에 접속되게 해주는 수단등을 갖춘 리이드프레임이 제공되고, 본 발명의 제2관점에 따르면, 리이드프레임의 중앙부에 반도체칩이 탑재되어 외부리이드가 노출되도록 하는 방법으로 봉합(encapsulating compound)되어 있으며, 외부리이드의 중간부분이 수지봉함내에 매립되어 있는 안쪽부분 및 외부리이드의 선단부와 함께 외부회로에 접속되기 위한 형상으로 되어 있는 리이드프레임을 갖춘 반도체장치가 제공되며, 본 발명의 제3관점에 따르면, 반도체칩의 탑재영역주위에 방사상으로 배설된 내부리이드부와, 내부리이드부로부터 바깥쪽으로 늘여진 외부리이드부, 반도체칩의 한 변에 각각 대응되는 단위로 프레임으로부터 분리된 위치에 연결되도록 된 선단부를 갖추면서 외부회로에 연결되게 되는 접속부가 성형되어 있는 외부리이드 및, 내부리이드를 안정적으로 지지해 주는 프레임등을 갖춘 반도체장치에 있어서, 리이드프레임의 칩탑재영역에 반도체칩을 탑재하는 공정과, 내부리이드와 반도체 칩사이를 와이어로 연결해주는 공정, 반도체장치의 수지봉합공정, 외부리이드에 있는 선단부의 접속부를 잘라내는 등의 반도체장치의 제조방법이 제공된다.
따라서, 본 발명의 실시예에 의한 리이드프레임을 사용하게 되면, 외부리이드의 선단부가 리이드프레임 본체로부터 분리된 위치에 접속됨에 따라, 수지봉합에 앞서 리이드만을 형성시켜 줄 수 있게 되고, 리이드 선단부의 절단이 최후에 행해지게 됨으로써 외부힘에 의한 리이드변형 및 리이드간격오차가 생기지 않게 된다.
또한, 본 발명에 따른 반도체장치에서는, 외부리이드중 반도체장치를 프린트기판상에 설치해주게 되는 설치부를 제외하고는 외부리이드가 수지봉함내에 매립되도록 되어 있기 때문에 외부리이드선단부의 간격변동 및 핸들링시의 리이드변형이 일어나지 않게 된다.
또한, 본 발명에 따른 반도체장치의 제조방법은 상기한 바와 같이 수행되기 때문에 제조시에 초래되는 변형 및 간격오차를 피할 수 있게 된다.
이하 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명에 따른 리이드프레임의 구조를 도시해 놓은 평면도로, 종래의 리이드프레임구조와 다른 점은 외부리이드(5)의 선단부가 프레임(1)과 분리되어 베드부(2)의 각 변에 대응되는 단위로 연결부재(7)에 의해 연결되어 있고, 외부리이드(5)의 양쪽끝에 있는 리이드가 덤브의 사용 대신에 연결부재의 사용에 의해 프레임에 연결되어진다는 점이다.
상기한 구조로 되어 있는 리이드프레임에서는, 외부리이드의 선단부가 프레임(1)으로부터 분리되어 있기 때문에 베드부(2)상에 반도체칩을 탑재하기 전에 외부리이드를 설치하는 것이 가능하게 된다.
제3도는 상기한 방법에 따라 성형이 수행된 예를 도시해 놓은 것으로, 이는 제2도의 선 A-A'에 따른 단면도를 도시해 놓은 것이다. 도면에서 외부리이드(5)의 중간에는 접합부를 형성해주기 위한 대략 U자 형상의 절곡부가 형성되어 있는 바, 도면에서 알 수 있는 바와 같이 리이드프레임의 상태에 따라 외부리이드를 성형하는 것이 가능하게 된다.
제4도는 본 발명에 따른 리이드프레임의 또 다른 실시예를 도시해 놓은 것으로, 이 실시예에서는 각 변의 외부리이드가 선단부의 다른 중앙부에 덤브(6)에 의해 프레임(1)에 연결되어 있다는 것이 다른 점으로, 이 실시예의 경우에는, 각 리이드가 상기 실시예에 비해 보다 안정하게 지지되어 있기 때문에 각 리이드의 변형 및 간격오차를 효과적으로 방지할 수 있게 되는 반면에 후의 공정에서 상기 덤브(6)를 잘라내는 것이 필요하게 된다.
제5도는 본 발명에 따른 리이드프레임의 별도실시예를 도시해 놓은 것으로, 이는 제2도에 도시된 실시예에 있어서의 베드부(2) 및 고정용 바(3)를 제거한 것인바, 이와 같은 무베드형 리이드프레임이 사용될 경우에는 수지로 된 테이프 및 그런 종류의 것이 반도체칩을 지지하는데 사용되게 되며, 베드부가 없어짐에 따라 리이드수의 증가에 따른 고밀도화등의 효과를 기대할 수 있게 된다.
이하, 본 발명에 따른 반도체장치의 제조방법에 대해서 설명한다.
제6a도에 도시된 바와 같이 외부리이드를 성형한 후에 예컨대 프레스를 사용해서 상방향 혹은 하방향으로 요철모양을 형성한 후, 제6b도에 도시된 바와 같이 반도체칩(61)을 베드(2)상에 탑재한다.
이때, 무베드리이드프레임의 경우에는 반도체칩을 리이드프레임에 붙이게 되는바, 이러한 탑재방법에 사용되는 수단으로는 도전성이 있는 부착물질을 사용해서 행하는 코팅(coating)이나 얼로잉(alloying)과 같은 것이 알려져 있다.
다음, 제6c도에 도시된 바와 같이 반도체칩상의 터미날과 리이드프레임의 내부리이드를 와이어-본딩(wire-bonding)이라고 알려진 기술을 사용해서 와이어로 연결한 후, 제6d도에 도시된 바와 같이, 배선이 완료된 리이드프레임을 수지봉합용 금형(도시되지 않음)에 놓고 트랜스퍼 몰딩(transfer molding)방법등으로 수지봉항을 합하게 된다.
이어, 봉합이 완료된 후에 프린트기판등과의 접합부분에 땜납도금등의 표면처리를 행해서 납땜가능성의 향상을 도모한다.
마지막으로 제6e도에 도시된 바와 같이, 돌출되어 있는 불필요한 리이드 및 연결부재(7)를 프레스등을 사용해서 절단해 줌으로써 반도체장치를 완성하게 된다.
이에 따라, 상기와 같은 반도체장치 제조과정에서는 공정의 마지막에 각 변의 외부리이드를 연결하고 있는 연결부재를 절단해줌에 의해 리이드성형, 반도체칩탑재, 와이어본딩, 수지봉합, 표면처리 및 연결부절단의 각 공정에서 외부힘에 의한 영향을 받지 않게 됨으로써 리이드변형 및 간격변동이 발생되지 않게 된다.
상기와 같은 방법으로 제조된 반도체장치의 예는 제7도 내지 제10도에 도시되어 있는 바, 제7도는 중앙부단면도로서 이는 제8도에 명확히 도시되어 있는 바와 같이 프린트기판과의 접합을 행하는 부분으로서 하방향 요철부분으로 된 외부리이드접합부의 저면(12)이 수지봉합체(11)의 저면보다 약간 돌출해서 접합이 쉽게 행해지도록 되어 있다. 또한, 이 외부리이드의 접합부 부근에는 수지가 가득 채워지지 않은 상하관통구부(13)가 장치의 각 변을 따라 설치되어 있는 바, 이 상하관통구부(13)의 폭은 예컨대 약 1~1.5㎜정도이고, 상기 요철형상의 높이는 반도체칩의 면이 상기 요철형상의 돌출면과 같은 경우에 약 1.5~2㎜ 정도이다. 즉 다시말하면, 요철모양의 높이는 칩탑재면이 요철형 돌출면의 반대일 경우에는 예컨대 대략 0.7㎜~1㎜정도로 된다. 따라서, 프린트기판상에 접속시켜 줄 경우에 납필렛(fillet)의 형성 및 납땜상태를 쉽게 확인할 수 있게 된다.
제9도의 경우는 제7도의 경우와 요철모양이 반대로 형성된 것으로, 외부리이드가 상방향으로 돌출되도록 형성되는 한편, 제7도의 경우에 형성되어 있던 상하관통구부가 없어지고 돌출된 상기 외부리이드의 바로 아래부분까지 수지가 가득차 있게 된다.
이러한 경우에 두가지 방법이 고려될 수 있는 바, 그 한가지 방법은 제10도의 좌측에 도시되어 있는 것으로, 봉합체 표면과 접합부 안쪽의 사이에 갭(gap)이 있는 것이며, 다른 한가지 방법은 제10도의 우측에 도시되어 있는 것으로, 접합부 표면이 봉합체와 밀착되어 있는 것이다.
따라서, 후자의 방법은 금형구조가 단순화되어 있다는 특징을 갖는다.
이와 같은 반도체장치에 있어서는 외부리이드의 접합부를 제외한 내측부분과 외부리이드의 선단부가 봉합수지내에 매립되어 있기 때문에 프린트기판과의 본딩과정에 외부리이드의 변형 및 간격오차가 생길 부담이 없게 된다.
이와 같이, 본 발명의 리이드프레임을 이용해서 본 발명의 제조방법으로 제조한 반도체장치에서는 리이드 간격을 0.4㎜ 혹은 그 이하로 해줄 경우에는 이것에 의해 핀수가 200핀 혹은 그 이상으로 되어 장치의 크기가 증가되는 것 없이 고밀도화가 성취될 수 있게 된다.
또한 본 발명에 있어서, 외부리이드의 성형은 리이드프레임을 금속평면에서 프레스로 찍어낼 경우에 동시에 수행되기 때문에 공정과정이 단순화하게 된다.
또한, 제7도에 도시된 바와 같이 장치의 각 모서리에서는 수지봉합이 생략될 수 있기 때문에 금형에 의한 것보다 더욱 단순화되게 된다.
이상 설명한 바와 같이 본 발명에 따른 리이드프레임에 있어서는, 외부리이드의 선단부가 리이드프레임 본체에는 연결되지 않으면서 장치의 각 변에 따라 연결되어 리이드성형으로부터 시작하게 되는 제조과정 동안에 리이드변형 및 간격오차를 방지할 수 있게 되며, 리이드간격의 축소 및 핀수의 증가를 고정밀도로 수행할 수 있게 되고, 본 발명에 따른 반도체장치에 있어서는, 외부리이드가 접합부를 제외하고는 수지내에 매립되어 있기 때문에 부품불량의 발생이 감소되게 되며, 또한, 본 발명에 따른 반도체장치 제조방법을 사용하게 되면 상기한 바와 같은 고품질의 반도체장치를 용이하게 제조할 수 있게 된다.
또한 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 요지를 벗어나지 않는 범위에서 변형실시가 가능하게 된다.

Claims (10)

  1. 반도체칩 탑재영역의 주위에 방사상으로 배설된 내부리이드부(4)와, 이 내부리이드(4)로부터 바깥쪽으로 연장된 외부리이드부(5), 상기 내부 및 외부리이드부(4)(5)를 안정적으로 지지해주는 프레임(1)등이 갖추어진 리이드프레임에 있어서, 상기 외부리이드부(5)의 선단부를 각각 상기 반도체칩의 한 변에 대응된 단위로 상기 프레임(1)과는 분리된 위치에 연결시켜 주기 위한 수단(7)을 갖추어서 반도체장치에 사용되도록 되어진 것을 특징으로 하는 리이드프레임.
  2. 제1항에 있어서, 반도체칩 탑재영역에 상기 프레임에 결합된 베드부가 형성되어진 것을 특징으로 하는 리이드프레임.
  3. 제1항 또는 제2항에 있어서, 외부리이드(5)의 중간지점에서 각 변마다 외부리이드(5)를 연결시켜 주는 덤브(dumb)가 설치되어져 있는 것을 특징으로 하는 리이드프레임.
  4. 상기 리이드프레임(1)과, 이 리이드프레임(1)의 중앙에 탑재된 반도체칩, 장치용의 외부리이드가 노출되도록 해주는 방법으로 봉합된 수지(11)로 이루어진 반도체장치에 있어서, 외부리이드(5)의 중간부분이 내부회로에 접속되기위한 모양으로 형성되어 있고, 그 내측부분 및 선단부분이 봉합용 수지내(11)에 매입되어져 구성되어진 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 외부리이드(5)의 접합부가 윗쪽이 개방되어 거의 "U"자형으로 되어 있는 것을 특징으로 하는 반도체장치.
  6. 제4항에 있어서, 외부리이드(5)의 접합용부분에 상방향이 개방된 관통구(13)가 갖추어진 것을 특징으로 하는 반도체장치.
  7. 제4항에 있어서, 봉합수지(11)표면이 외부리이드의 접합용부분(12)의 내면과 일치되어 있는 것을 특징으로 하는 반도체장치.
  8. 반도체칩 탑재영역의 주위에 방사상으로 배설된 내부리이드부(4)와, 이 내부리이드부(4)로부터 바깥쪽으로 연결된 외부리이드부(5), 상기 내부 및 외부리이드부(4)(5)를 안정적으로 지지해 주는 프레임(1) 등이 갖추어진 반도체장치를 제조해 주는 제조방법에 있어서, 내부회로와 상기 반도체칩의 한 변에 대응되는 단위로 상기 프레임(1)으로부터는 분리된 위치에 연결되어진 외부리이드(5)의 선단부를 연결시켜 주기 위해 외부리이드(5)를 소정형상으로 성형해 주는 공정과, 상기 리이드프레임의 칩탑재영역에 반도체칩을 탑재해 주는 공정, 내부리이드(4)와 반도체칩사이에 배선을 연결해 주는 와이어-본딩공정, 수지로 반도체장치를 봉합해 주는 수지봉합공정, 외부리이드(5) 선단부의 연결부(7)를 절단해 주는 공정등이 수행되도록 되어진 것을 특징으로 하는 반도체장치의 제조공정.
  9. 제8항에 있어서, 외부리이드(5) 선단부의 연결부(7)를 절단해 주는 공정이 프레스로 행해지도록 되어진 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제8항에 있어서, 외부리이드(5)의 성형공정이 금속평면으로부터 외부리이드를 찍어 내는 과정과 동시에 수행되어지는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019880001744A 1987-02-20 1988-02-19 리이드프레임을 갖춘 반도체장치 및 그 제조방법 KR910000018B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-037316 1987-02-20
JP62-37316 1987-02-20
JP62037316A JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
KR880010492A KR880010492A (ko) 1988-10-10
KR910000018B1 true KR910000018B1 (ko) 1991-01-19

Family

ID=12494273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001744A KR910000018B1 (ko) 1987-02-20 1988-02-19 리이드프레임을 갖춘 반도체장치 및 그 제조방법

Country Status (3)

Country Link
EP (1) EP0279683A3 (ko)
JP (1) JPH0831556B2 (ko)
KR (1) KR910000018B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508516Y2 (ja) * 1990-01-11 1996-08-28 日本特殊陶業株式会社 集積回路用パッケ―ジ
DE19639025C2 (de) 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
CN107046110B (zh) * 2016-02-05 2023-10-10 泰科电子(上海)有限公司 用于电池模组的引线框架、引线框架组件及电池模组

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
JPS59227148A (ja) * 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路用リ−ドフレ−ム

Also Published As

Publication number Publication date
EP0279683A2 (en) 1988-08-24
JPS63204751A (ja) 1988-08-24
EP0279683A3 (en) 1989-12-20
KR880010492A (ko) 1988-10-10
JPH0831556B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US5783861A (en) Semiconductor package and lead frame
US6028356A (en) Plastic-packaged semiconductor integrated circuit
JPS634950B2 (ko)
KR20000048011A (ko) 반도체 장치
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
KR950002193B1 (ko) 반도체장치용부품
KR100252737B1 (ko) 수지봉합형 반도체 장치 및 그 제조방법
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPS63296252A (ja) 樹脂封止型半導体装置
JPH05166964A (ja) 半導体装置
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JPH09129796A (ja) 半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
JP2754875B2 (ja) 半導体装置
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법
KR940008291Y1 (ko) 플라스틱 반도체 패키지
JPH0590473A (ja) 半導体装置
JPH0575010A (ja) 半導体装置およびその製造方法
JPS60161643A (ja) 半導体装置
JP2946775B2 (ja) 樹脂封止金型
KR100214494B1 (ko) 고집적형 반도체 패키지
KR100926860B1 (ko) Ｐｃｂ 삽입형 패키지 구조 및 제조방법
JPS61152031A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 18

EXPY Expiration of term