JPH0831556B2 - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH0831556B2
JPH0831556B2 JP62037316A JP3731687A JPH0831556B2 JP H0831556 B2 JPH0831556 B2 JP H0831556B2 JP 62037316 A JP62037316 A JP 62037316A JP 3731687 A JP3731687 A JP 3731687A JP H0831556 B2 JPH0831556 B2 JP H0831556B2
Authority
JP
Japan
Prior art keywords
lead
frame
semiconductor device
external
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62037316A
Other languages
English (en)
Other versions
JPS63204751A (ja
Inventor
政道 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62037316A priority Critical patent/JPH0831556B2/ja
Priority to KR1019880001744A priority patent/KR910000018B1/ko
Priority to EP88301405A priority patent/EP0279683A3/en
Publication of JPS63204751A publication Critical patent/JPS63204751A/ja
Publication of JPH0831556B2 publication Critical patent/JPH0831556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置用リードフレームに関するもの
で、特にピン数の多い表面実装用の半導体パッケージに
用いられるものである。
（従来の技術） 従来多用されている半導体パッケージのうち表面実装
用のものとしてはフラットパックおよびPLCC（Plastic
Leaded Chip Carrier）等が知られている。
フラットパックはパッケージの周囲からまず横方向に
延出し、続いて下方に曲り、さらに再び横方向に曲がる
ように成形された、ガチョウの羽根（ガルウィング）状
の外部リードを有するものであり、このガルウィングリ
ードはモールド後に外部リード先端部を枠体より切断
し、プレス等により形成する。
また、PLCCはパッケージの周囲から下方に延び下端部
で円弧を描いて曲げられたいわゆるＪリードと称される
外部リードを有するものであり、この場合も外部リード
先端部を枠体から切断した後に形成される。
第８図はこれらフラットパックおよびPLCCで用いられ
るリードフレームの平面図であって、枠体１の中央部に
半導体チップを搭載するためのベッド２がタイバー３に
より枠体１に支持されて位置しており、ベッド部２の周
囲には内部リード４が放射状に配設されている。この内
部リード４の延長部は外部リード５をなしており、その
先端は枠体１に結合されている。また、内部リードの変
形を防止するために外部リードの一部がダムバー６によ
って枠体１に固定されている。
このようなリードフレームでは外部リードが枠体１と
ダムバー６により支持されているため、外部リードの成
形を行うためには外部リードの先端を枠体１から切離す
必要があり、この結果逆に外部リードの成形の際には外
部リードの先端部が自由に移動できる状態となってい
る。
（発明が解決しようとする課題） このように、従来のリードフレームの場合、各外部リ
ードはその先端部でリードフレーム枠体に固定されてい
るため樹脂封止後外部リード先端部を枠体から切離した
後でなければ外部リードの成形を行うことができない。
このため、枠体を切離した後の成形時およびこれに先立
って行われるはんだ付け性向上のためのはんだめっき等
の作業時、並びにハンドリング時に小さな外力で変形が
生じ、ユーザの要求するリードピッチ等についての仕様
を満足することが非常に困難となっている。このため、
ガルウィングリードの場合にはリードピッチが0.65mm、
４辺全体で150ピン程度が限界となっており、ピン数の
増加を妨げて高密度化の障害となっている。これはＪ−
リードの場合でもほぼ同じであるが、外部リードを内方
へ曲げるため外力の影響を受けにくい反面、外部リード
をより大きく変形させるためピン数は更に少なくなって
いる。
本発明はこのような問題点を解決するためなされたも
ので、高密度の樹脂封止型半導体装置に好適な半導体装
置用リードフレームを提供することを目的とする。
〔発明の構成〕
（問題点を解決するための手段） 本発明にかかる半導体装置用リードフレームによれ
ば、半導体チップ搭載領域の周囲に放射状に配設された
内部リード部と、この内部リード部の外方に延びた外部
リード部と、その外方に設けられた枠体とを備え、前記
外部リードは前記半導体チップの一辺に対応した単位で
その先端部が前記枠体からは離隔した位置で連結され、
前記連結された各単位の前記外部リードのうちの両端の
外部リードのみがその根元部で前記枠体に連結されてい
ることを特徴とするものである。
（作 用） 外部リードの先端部がリードフレーム枠から離れた位
置で連結されているため、樹脂封止に先立ってリード部
のみを成形することができ、しかもこのリード先端部の
切断は最後に行えば十分であるから、外力によるリード
変形、ピッチ誤差の増加を招くことがない。
（実施例） 以下、図面を参照して本発明の実施例を詳細に説明す
る。
第１図は本発明にかかる半導体装置用リードフレーム
の構成を示す平面図である。同図によれば、従来のリー
ドフレームと異なって外部リード５の先端部は枠体１に
連結されることなく、ベッド部２の各辺に対応した単位
で連結部材７により連結されており、この連結部材は枠
体１からは離隔された状態となっている。また、ダムバ
ーは設けられておらず、半導体チップの各辺に対応した
連結単位の両端の外部リードの根元部が枠体１に連結部
材８で連結されている。なお、ダムバーをなくした代わ
りに、連結単位の外部リードの途中部分を樹脂製テープ
等で粘着固定して変形やリード間ピッチの変動を防止さ
せることもできる。
この様なリードフレームにおいては、外部リードの先
端部が枠体１から離れているので、ベッド部への半導体
チップの搭載に先立って外部リードの成形を行うことが
可能となる。第２図はこのような成形が行われた一例を
示すもので、第１図のＡ−Ａ′線にそった断面を示し、
外部リード５の途中において接合用部分を形成するため
に断面略コ字形状の下り曲げがなされている。同図によ
れば、外部リードの成形がリードフレーム状態のままで
可能となることがわかる。しかもこの際、外部リードの
先端部は連結されているので、各外部リードの変形によ
りリード間ピッチが変動したりすることがない。
第３図は本発明のリードフレームのさらに他の実施例
を示すもので第１図の実施例においてベッド部２および
タイバー３を欠いたものである。このようなベッドレス
リードフレームを使用する場合には一般に樹脂製のテー
プ等が半導体チップを支持するために用いられる。そし
てベッド部をなくすことにより、リード数の増加による
高密度化等の効果が期待できる。この場合、樹脂製のテ
ープをインナリードの先端部まで延びるような大きさと
すれば、インナリード端部を安定に保持することができ
る。
次にこのようなリードフレームを用いた半導体装置の
製造方法について説明する。
第２図に示されたような上あるいは下向きに凸状部を
有するような外部リードの成形が例えばプレスにより行
われた後、リードフレームの半導体チップ搭載部として
のベッド部２あるいはベッドレスリードフレームのテー
ピング部に半導体チップが搭載される。この搭載は合金
化や導電性接着材の塗布による公知の手法が用いられ
る。
次に半導体チップ上の電極とリードフレームの内部リ
ード間の配線が公知のワイヤボンディング等の技術によ
り行われる。
配線が完了したリードフレームは樹脂封止用の金型に
載置され、トランスファモールド法等で樹脂封止が行わ
れる。
樹脂封止が完了した後、プリント板等との接合部分に
はんだめっき等の表面処理が行われ、はんだ付け性の向
上等が図られる。
最後に封止樹脂体から突出している不要リードおよび
連結部材７がプレス等を用いて切離されて半導体装置が
完了する。
このような半導体装置の製造方法では工程の最後に各
辺の外部リードを連結している連結部材を切離すので、
リード成形、半導体チップ搭載、ワイヤボンディング、
樹脂封止、表面処理、連結部切断の各工程で外力の影響
を受けにくく、リード変形やピッチ変動を生じにくい。
また、枠体に連結されているのは半導体チップの一辺に
対応した外部リード単位のうち、最外端にあるもののみ
であるので、切り離し作業はきわめて容易である。
このようにして完成した半導体装置の状態は第４図な
いし第７図に示される。第４図ではその中央断面図であ
る第５図によってより明確に示されるようにプリント板
等との接合を行う部分として下向きの凸状に成形された
外部リードの接合部の底面12が樹脂封止体11の底面より
わずかに突出し、接合が容易に行なえるようになってい
る。また、この外部リード接合部付近には樹脂が充填さ
れていない上下貫通溝部13が設けられており、接合時に
はんだのフィレット形成およびはんだ付け状態の目視確
認が容易に行なえるようになっている。第６図の場合に
は第４図の場合とは表裏が逆になり外部リードは上側に
突出するように表されているが、第４図の場合に設けら
れていた貫通溝はなく、突出した外部リードのすぐ下の
部分にも樹脂が充填されている。この場合、第７図の左
側に示すように樹脂封止体表面と接合部内面との間に隙
間がある場合と、右側に示すように接合部の表面が樹脂
封止体と接している場合の双方が考えられるが、後者で
は金型の構造がより簡単になるという特徴がある。
このような半導体装置では外部リードの接合部分を除
きその内方部分と先端部分が封止樹脂内に埋め込まれて
いるため、取扱い時や接合工程において外部リードの変
形やピッチ変動を招かない。
ちなみに本発明のリードフレームを用いて製造した半
導体装置ではリードピッチを0.4mm以下にすることがで
き、これにより装置外形を大きくすることなく200ピン
以上の高密度化を達成することができた。
なお、上述した断面コ字状のような大きな変形を伴う
外部リード成形はリードフレームの打ち抜きがプレスで
行なわれる場合には同時に行うことができ、その場合、
工程の簡略化を行うことができる。
また、第４図の状態で、各コーナ部の樹脂は省略する
ことができ、その場合金型はより簡単になる。
〔発明の効果〕
以上のように、本発明にかかる半導体装置用リードフ
レームにおいては、外部リードの先端部が各辺に対応し
て連結され、リードフレーム枠体には連結されていない
ので、リード成形を初めとする製造工程でのリード変形
およびピッチ変動を防止することができ、リードピッチ
の縮小化および多ピン化を高精度で行うことが可能とな
る。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置用リードフレームの
外観を示す平面図、第２図はリード成形を行った様子を
示す断面図、第３図は本発明の他の実施例を示す平面
図、第４図は本発明にかかるリードフレームを用いて製
造された半導体装置の一例の外観を示す斜視図、第５図
はその断面図、第６図は同じ方法により製造された半導
体装置の他の例の外観を示す斜視図、第７図はその断面
図、第８図は従来のリードフレームを示す平面図であ
る。 １……枠体、２……ベッド部、３……タイバー、４……
内部リード、５……外部リード、６……ダムバー、7,8
……連結部材、11……樹脂封止体、12……接合部、13…
…溝部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体チップ搭載領域の周囲に放射状に配
    設された内部リード部と、この内部リード部の外方に延
    びた外部リード部と、その外方に設けられた枠体とを備
    え、前記外部リードは前記半導体チップの一辺に対応し
    た単位でその先端部が前記枠体からは離隔した位置で連
    結され、前記連結された各単位の前記外部リードのうち
    の両端の外部リードのみがその根元部で前記枠体に連結
    されていることを特徴とする半導体装置用リードフレー
    ム。
  2. 【請求項２】半導体チップ搭載領域に、前記枠体に連結
    されたベッド部が形成されていることを特徴とする特許
    請求の範囲第１項記載の半導体装置用リードフレーム。
JP62037316A 1987-02-20 1987-02-20 半導体装置用リードフレーム Expired - Fee Related JPH0831556B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62037316A JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム
KR1019880001744A KR910000018B1 (ko) 1987-02-20 1988-02-19 리이드프레임을 갖춘 반도체장치 및 그 제조방법
EP88301405A EP0279683A3 (en) 1987-02-20 1988-02-19 Semiconductor device and method of its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62037316A JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4058450A Division JPH0812898B2 (ja) 1992-03-16 1992-03-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS63204751A JPS63204751A (ja) 1988-08-24
JPH0831556B2 true JPH0831556B2 (ja) 1996-03-27

Family

ID=12494273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62037316A Expired - Fee Related JPH0831556B2 (ja) 1987-02-20 1987-02-20 半導体装置用リードフレーム

Country Status (3)

Country Link
EP (1) EP0279683A3 (ja)
JP (1) JPH0831556B2 (ja)
KR (1) KR910000018B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508516Y2 (ja) * 1990-01-11 1996-08-28 日本特殊陶業株式会社 集積回路用パッケ―ジ
DE19639025C2 (de) 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
CN107046110B (zh) * 2016-02-05 2023-10-10 泰科电子(上海)有限公司 用于电池模组的引线框架、引线框架组件及电池模组

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
JPS59227148A (ja) * 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路用リ−ドフレ−ム

Also Published As

Publication number Publication date
JPS63204751A (ja) 1988-08-24
KR880010492A (ko) 1988-10-10
KR910000018B1 (ko) 1991-01-19
EP0279683A2 (en) 1988-08-24
EP0279683A3 (en) 1989-12-20

Similar Documents

Publication Publication Date Title
JP2814233B2 (ja) チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム
JP4731021B2 (ja) 半導体装置の製造方法および半導体装置
JPH04290257A (ja) プリント回路板上に搭載するための半導体装置
US4951120A (en) Lead frame and semiconductor device using the same
KR20140032889A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JPS58171839A (ja) 半導体装置のパツケ−ジ及び実装方法
JPH0831556B2 (ja) 半導体装置用リードフレーム
JPS63296252A (ja) 樹脂封止型半導体装置
JP2512441Y2 (ja) 合成樹脂封止型半導体装置
JPH0812898B2 (ja) 半導体装置およびその製造方法
JPS60161646A (ja) 半導体装置用リ−ドフレ−ム
JPH05166964A (ja) 半導体装置
JP3747991B2 (ja) 半導体装置の製造方法
JP2503646B2 (ja) リ―ドフレ―ムおよび半導体集積回路装置
JPH0653399A (ja) 樹脂封止型半導体装置
JPH0233961A (ja) リードフレーム
JPH0366150A (ja) 半導体集積回路装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH02152243A (ja) 半導体装置
JPS6334289Y2 (ja)
JPS63181362A (ja) リ−ドフレ−ム
JPS60161643A (ja) 半導体装置
JPH033354A (ja) 半導体装置
JPH031551A (ja) 樹脂封止型半導体装置
JPH01128440A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees