JP3747991B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3747991B2
JP3747991B2 JP15856598A JP15856598A JP3747991B2 JP 3747991 B2 JP3747991 B2 JP 3747991B2 JP 15856598 A JP15856598 A JP 15856598A JP 15856598 A JP15856598 A JP 15856598A JP 3747991 B2 JP3747991 B2 JP 3747991B2
Authority
JP
Japan
Prior art keywords
tab
sealing body
resin sealing
resin
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15856598A
Other languages
English (en)
Other versions
JPH11340401A (ja
Inventor
篤志 錦沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP15856598A priority Critical patent/JP3747991B2/ja
Publication of JPH11340401A publication Critical patent/JPH11340401A/ja
Application granted granted Critical
Publication of JP3747991B2 publication Critical patent/JP3747991B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、樹脂封止パッケージの放熱性能を向上させる技術に関し、例えば、表面実装形樹脂封止パッケージを備えている半導体集積回路装置(以下、ICという。)に利用して有効な技術に関する。
【0002】
【従来の技術】
表面実装形樹脂封止パッケージを備えているICは、半導体ペレット(以下、ペレットという。)と、ペレットがボンディングされているタブと、ペレットの各ボンディングパッドにボンディングワイヤを介して電気的に接続されている複数本のインナリードと、各インナリードにそれぞれ連結されているアウタリードと、ペレット、タブおよび各インナリードを樹脂封止する樹脂封止体とを備えている。この表面実装形樹脂封止パッケージを備えているICにおいて放熱性能を高める手段としては、タブのペレットボンディング主面と反対側の主面(以下、下面とする。)を樹脂封止体の下面から露出させることが、一般的に考えられる。ところが、タブの下面を樹脂封止体の下面において露出させると、樹脂封止体の樹脂の一部がタブの下面に回り込んでしまうため、封止不良や外観不良等が発生し、歩留りが低下してしまうという問題点がある。
【0003】
そこで、特開平5−291459号公報には、タブに固定部を突設しておき、樹脂封止体の成形に際して固定部にキャビティーに突設された突起を押し付けることにより、樹脂封止体の成形のための樹脂がタブの下面に回り込むのを防止する技術が、提案されている。
【0004】
【発明が解決しようとする課題】
しかしながら、前記した半導体装置の製造方法においては、タブの固定部を押した突起の痕が樹脂封止体に穴として残るため、樹脂封止体の耐湿性能や外観性能が低下するという問題点がある。
【0005】
本発明の目的は、樹脂封止体の耐湿性能や外観性能の低下を防止しつつ放熱性能を高めることができる半導体装置の製造技術を提供することにある。
【0006】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0007】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【0008】
すなわち、樹脂封止体の成形に際して、タブに連結されたタブ連結部材をキャビティーに突設された押さえ部によって押してタブをキャビティーの底面に押し付けることにより、タブの下面を樹脂封止体の下面において露出させることを特徴とする。
【0009】
前記した手段によれば、タブの下面が樹脂封止体の下面において露出されるため、半導体装置の放熱性能が高められることになる。しかも、押さえ部はタブ連結部材に位置することによってタブから遠く離れた状態になっているため、半導体ペレットに対する耐湿性能の低下および樹脂封止体の外観性能の低下を防止することができる。
【0010】
【発明の実施の形態】
図1は本発明の一実施形態に係る半導体装置を示しており、図2以降はその製造方法における各工程を示している。
【0011】
本実施形態において、本発明に係る半導体装置は、表面実装形樹脂封止パッケージを備えているICの一例である樹脂封止形SOP・IC(Small Outline Package・IC。以下、SOP・ICという。)として構成されている。SOP・IC28は、ペレット22と、ペレット22がボンディングされているタブ16と、タブ16に連結された連結部材としての放熱板15と、ペレット22の各ボンディングパッド22aにボンディングワイヤ23を介して電気的に接続されている複数本のインナリード18と、各インナリード18にそれぞれ連結されているアウタリード19と、ペレット22、タブ16、放熱板15の一部および各インナリード18を樹脂封止した樹脂封止体25とを備えている。アウタリード19群および両放熱板15、15の突出部は樹脂封止体25の長辺側の一対の側面から外部に突出されてガル・ウイング形状に成形されている。
【0012】
樹脂封止体25は平面視が長方形の平盤形状に形成されており、互いに対向する一対の主面(以下、上面および下面とする。)のうち下面にはタブ16の下面が露出されているとともに、樹脂封止体25の上面における両方の短辺の中央部にはタブ16を露出させるのに使用された押さえ部の痕である両押さえ部痕40A、40Aがそれぞれ形成されている。
【0013】
以下、本発明の一実施形態であるSOP・ICの製造方法を説明する。この説明により、SOP・ICについての前記した構成の詳細が共に明らかにされる。
【0014】
SOP・ICの製造方法には、図2に示されている多連リードフレーム11が使用されており、多連リードフレーム11は多連リードフレーム成形工程によって製作されて準備される。多連リードフレーム11は鉄−ニッケル合金や燐青銅等の比較的大きい機械的強度を有するばね材料からなる薄板が用いられて、打ち抜きプレス加工またはエッチング加工により一体成形されている。多連リードフレーム11の表面には銀(Ag)等を用いためっき被膜(図示せず)が、後述するワイヤボンディングが適正に実施されるように部分的または全体的に施されている。多連リードフレーム11は複数の単位リードフレーム12が横方向に一列に並設されている。但し、便宜上、一単位のみが図示されている。
【0015】
単位リードフレーム12は位置決め孔13aが開設されている外枠13を一対備えており、両外枠13、13は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣り合う単位リードフレーム12、12間には一対のセクション枠14が両外枠13、13間に互いに平行に配されて一体的に架設されており、これら外枠とセクション枠により形成された長方形の枠体(フレーム)内に単位リードフレーム12が構成されている。
【0016】
両外枠13、13間には一対のダム部材17、17が、両セクション枠14、14の内側において平行に配されてそれぞれ架設されている。両ダム部材17、17における外枠13側の端部にはタブに連結されたタブ連結部材としての一対の放熱板15、15が二等辺三角形形状に突設されており、両放熱板15、15の先端間には長方形に形成されたタブ16が一体的に支持されている。両放熱板15、15はタブ16の付近においてそれぞれ屈曲されており、各放熱板15の屈曲によって、タブ16は後記するインナリード群の面よりも、後記するペレットの厚さ分程度下げられている(所謂タブ下げである。)。
【0017】
ダム部材17の内側端辺にはインナリード18が複数本、長手方向に等間隔に配されてダム部材17と直交するように一体的に突設されており、各インナリード18の内側端部は先端がタブ16を取り囲むように配置されている。他方、ダム部材17の外側端辺にはインナリード18と同数本のアウタリード19が、インナリード18と対向するように配されてインナリード18と一連になるように一体的に突設されている。各アウタリード19の外側端部はセクション枠14にそれぞれ連結されている。ダム部材17における隣り合うアウタリード19、19間の部分は、後述する樹脂封止体成形時にレジンの流れをせき止めるダム17aを実質的に構成している。
【0018】
単位リードフレーム12において、両外枠13、13には樹脂封止体を吊持するための樹脂封止体吊りリード20が中央にそれぞれ配置されて直角方向に突設されている。各樹脂封止体吊りリード20はコ字形状に形成されており、コ字形状の両端が外枠13に短絡されている。
【0019】
多連リードフレーム成形工程において準備された以上の構成に係る多連リードフレーム11には、ペレット・ボンディング工程およびワイヤ・ボンディング工程において、ペレット・ボンディング作業、続いて、ワイヤ・ボンディング作業が実施される。これらボンディング作業は多連リードフレームが横方向にピッチ送りされることにより、各単位リードフレーム毎に順次実施される。
【0020】
まず、ペレット・ボンディング作業により、半導体装置の製造工程における所謂前工程において集積回路を作り込まれた半導体集積回路構造物としてのペレット22が、図3に示されているように、各単位リードフレーム12におけるタブ16上の略中央部に配されて、タブ16とペレット22との間に形成されたボンディング層21によって機械的に固着されることによりボンディングされる。ボンディング層21の形成手段としては、金−シリコン共晶層、はんだ付け層および銀ペースト接着層等々によるボンディング法を用いることが可能である。
【0021】
続いて、ワイヤ・ボンディング作業により、図3に示されているように、タブ16の上にボンディングされたペレット22の各ボンディングパッド22aと各インナリード18との間にはボンディングワイヤ23が、超音波熱圧着式ワイヤボンディング装置等のワイヤボンディング装置(図示せず)が使用されることにより、その両端部をそれぞれボンディングされて橋絡される。これにより、ペレット22に作り込まれている集積回路はボンディングパッド22a、ボンディングワイヤ23、インナリード18およびアウタリード19を介して電気的に外部に引き出されることになる。
【0022】
以上のようにしてペレットおよびワイヤ・ボンディングされた図3に示されている組立体24には、各単位リードフレーム毎に樹脂封止する樹脂封止体25群が、図4に示されているトランスファ成形装置30が使用されて単位リードフレーム12群について同時に成形される。
【0023】
図4に示されているトランスファ成形装置30は、シリンダ装置等(図示せず)によって互いに型締めされる一対の上型31と下型32とを備えており、上型31と下型32との合わせ面には上型キャビティー凹部33aと下型キャビティー凹部33bとが互いに協働してキャビティー33を形成するようにそれぞれ複数組没設されている。
【0024】
上型キャビティー凹部33aおよび下型キャビティー凹部33bは平面から見て略長方形の穴形状にそれぞれ形成されている。上型キャビティー凹部33aの天井面における両短辺の中央部には、型締めされた状態においてタブ連結部材である放熱板15を下型キャビティー凹部33bの底面方向に押してタブ16の下面を下型キャビティー凹部33bの底面に押し付ける一対の押さえ部40、40がそれぞれ突設されている。押さえ部40は平面視が図4(c)に示されているように半長円形の短尺の柱形状に形成されており、押さえ部40の下面はタブ16の方向(内側方向)に行くに従って下がる傾斜面に形成されている。
【0025】
上型31の合わせ面にはポット34が開設されており、ポット34にはシリンダ装置(図示せず)により進退されるプランジャ35が成形材料としての樹脂(以下、レジンという。)を送給し得るように挿入されている。下型32の合わせ面にはカル36がポット34との対向位置に配されて没設されているとともに、複数条のランナ37がカル36にそれぞれ接続するように放射状に配されて没設されている。各ランナ37の他端部は下側キャビティー凹部33bにそれぞれ接続されており、その接続部にはゲート38がレジンをキャビティー33内に注入し得るように形成されている。また、下型32の合わせ面には逃げ凹所39がリードフレームの厚みを逃げ得るように、多連リードフレーム11の外形よりも若干大きめの長方形で、その厚さと略等しい寸法の一定深さに没設されている。
【0026】
トランスファ成形に際して前記構成にかかる組立体24は、多連リードフレーム11が下型32に没設されている逃げ凹所39内に収容され、各単位リードフレーム12におけるペレット22が各キャビティー33内にそれぞれ収容されるように配されてセットされる。この状態において、タブ16の下面は下型キャビティー凹部23bの底面から若干浮いた状態になる。
【0027】
続いて、上型31と下型32とが型締めされる。この状態において、上型キャビティー凹部33aにおける両押さえ部40、40は組立体24の両放熱板15、15の二等辺三角形の底辺の中央部にそれぞれ上側から当接することにより、両放熱板15、15を上から押した状態になる。この際、各放熱板15は二等辺三角形の両底角においてダム部材17、17にそれぞれ連結されているため、押さえ部40に押されることによって放熱板15に発生する応力は、その細くなった部分によって吸収されることになる。また、押さえ部40の下面が内側に向かって低くなる傾斜面に形成されていることにより、両放熱板15、15は両押さえ部40、40によって内方向下向きに押されるため、タブ16の下面は下型キャビティー凹部33bの底面に均等に押し付けられる。その結果、タブ16の下面は下型キャビティー凹部33bの底面に強く押し付けられて密着した状態になる。強く押し付けられて下型キャビティー凹部33bの底面に密着したタブ16はキャビティー33内において位置規制された状態になる。
【0028】
その後、レジン41がポット34からプランジャ35によってランナ37およびゲート38を通じて各キャビティー33に送給されて注入される。キャビティー33に注入されたレジン41によってペレット22は横方向への力を付勢される状態になるが、タブ16が両押さえ部40、40によって下型キャビティー凹部33bの底面に押し付けられているため、タブ16すなわちペレット22が遊動することはない。したがって、タブ16の遊動に伴って発生するタブ16の変位や、ワイヤ23の樹脂封止体25からの露出およびワイヤ23のペレット22との短絡不良等は未然に回避されることになる。
【0029】
また、キャビティー33に注入されたレジン41はタブ16の下面の下側に回り込もうとするが、タブ16が両押さえ部40、40によって下側キャビティー凹部33bの下面に強く押し付けられて確実に密着されているため、レジン41がタブ16の下側に回り込むことは確実に防止される。したがって、レジン41の回り込みによる樹脂封止体25の封止不良や外観不良等の発生を防止することができ、歩留りの低下等の問題点を未然に回避することができる。
【0030】
注入後、レジンが熱硬化されて樹脂封止体25が成形されると、上型31および下型32は型開きされるとともに、エジェクタ・ピン(図示せず)により樹脂封止体25群が離型される。
【0031】
以上のようにして組立体24に樹脂封止体25群が成形されることにより、図5に示されている成形体26が製造された状態になる。成形体26における各樹脂封止体25の内部には、タブ16、ペレット22、インナリード18およびワイヤ23が樹脂封止された状態になっており、タブ16の下面は樹脂封止体25の下面において露出した状態になっている。前述した通り、樹脂のタブ16の下側への回り込みは確実に防止されているため、樹脂封止体25の下面においてタブ16の下面に均等に露出した状態になっており、タブ16の周辺部には薄い樹脂ばり(所謂レジンフラッシュ)も発生していない。
【0032】
樹脂封止体25の上面における両方の短辺の中央部には、各押さえ部40の痕跡としての各押さえ部痕40Aが半円形の穴形状にそれぞれ形成されている。押さえ部40は放熱板15の外側端辺に当接したタブ16を押していたため、押さえ部痕40Aの底面においては放熱板15が露出した状態になっている。しかし、押さえ部痕40Aはタブ16から樹脂封止体25の最も外側に位置することにより、タブ16すなわちペレット22から最も離れているため、タブ16やペレット22の耐湿性能を低下させることはない。
【0033】
その後、リード切断成形工程(図示せず)において、各単位リードフレーム毎に外枠13、セクション枠14およびダム17aが切り落とされるとともに、各アウタリード19がガル・ウイング形状に屈曲される。この際、放熱板15の一部は放熱リード27として樹脂封止体25の外部に突出され、各放熱リード27はアウタリード19に対応するようにガル・ウイング形状に屈曲される。以上のようにして、図1に示されている前記構成に係るSOP・IC28が製造されたことになる。
【0034】
以上説明した前記実施形態によれば、次の効果が得られる。
【0035】
▲1▼ 樹脂封止体の成形に際して、タブに連結された放熱板をキャビティーに突設させた押さえ部によって押してタブをキャビティーの底面に押し付けることにより、タブの下面を樹脂封止体の下面において露出させることができるため、SOP・ICの放熱性能が高めることができる。
【0036】
▲2▼ 押さえ部によって放熱板を押してタブを下側キャビティー凹部の底面に強く押し付けて確実に密着させることにより、レジンがタブの下側に回り込むことを防止することができるため、レジンの回り込みによる樹脂封止体の封止不良や外観不良等の発生を防止することができ、歩留りの低下等の問題点を未然に回避することができる。
【0037】
▲3▼ タブを下型キャビティー凹部の底面に押し付けるための押さえ部を樹脂封止体の上面における両方の短辺の中央部に配置することにより、押さえ部痕を樹脂封止体のタブから最も外側に位置させることができるため、押さえ部痕によってタブやペレットの耐湿性能が低下されるのを防止することができる。
【0038】
▲4▼ SOP・ICの樹脂封止体の成形に際して、タブを下型キャビティー凹部の底面に押し付けることにより、キャビティーに注入されたレジンによってタブが遊動されるのを防止することができるため、タブの遊動に伴って発生するタブの変位や、ワイヤの樹脂封止体からの露出およびワイヤのペレットとの短絡不良等を未然に回避することができる。
【0039】
▲5▼ 前記▲1▼により、SOP・ICをさらに薄形化させることができ、SOP・ICの品質をさらに一層高めることができる。
【0040】
▲6▼ タブを下型キャビティー凹部の底面に押し付けるための押さえ部は樹脂封止体を成形する成形型のキャビティーに突設することにより形成することができるため、トランスファ成形装置の改造を最小限度に抑制することができる。
【0041】
図6は本発明の実施形態2に係るQFP・ICを示している。
【0042】
本実施形態2が前記実施形態1と異なる点は、クワッド・フラット・パッケージを備えているIC(以下、QFP・ICという。)29として構成されており、このQFP・IC29における樹脂封止体25Aの四隅にタブ連結部材としてのタブ吊りリード15Aを押さえた押さえ部痕40Aがそれぞれ形成されて、タブ16が樹脂封止体25Aの裏面において露出されている点にある。
【0043】
本実施形態によれば、タブ16が樹脂封止体25Aの裏面において露出した状態になるため、前記実施形態と同様の作用効果が奏される。
【0044】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0045】
例えば、放熱板の樹脂封止体の外部に突出させた部分は、放熱リードとして構成するに限らず、放熱フィンとして構成してもよい。また、放熱板は省略してもよい。
【0046】
樹脂封止体の一主面に露出させたタブの一主面には放熱フィンを付設してもよい。
【0047】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるSOP・ICおよびQFP・ICに適用した場合について主に説明したが、それに限定されるものではなく、その他の表面実装形樹脂封止パッケージICや、挿入形樹脂封止パッケージIC等の樹脂封止パッケージを備えている半導体装置全般に適用することができる。特に、本発明は薄形の樹脂封止パッケージを備えている半導体装置に適用して優れた効果を得ることができる。
【0048】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【0049】
樹脂封止体の成形に際して、タブに連結されたタブ連結部材をキャビティーに突設させた押さえ部によって押してタブをキャビティーの底面に押し付けることにより、タブの下面を樹脂封止体の下面において露出させることができるため、半導体装置の放熱性能を高めることができる。
【0050】
タブ連結部材を押さえ部によって押してタブをキャビティーの底面に押し付けることにより、押さえ部痕をタブから遠く離間させることができるため、半導体ペレットに対する耐湿性能の低下および樹脂封止体の外観性能の低下を防止することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係るSOP・ICを示しており、(a)は左側半分が一部省略底面図および右側半分が一部省略平面図、(b)は一部切断正面図 、(c)は一部切断側面図である。
【図2】そのSOP・ICの製造方法に使用される多連リードフレームを示す一部省略平面図である。
【図3】ペレットおよびワイヤ・ボンディング工程後を示しており、(a)は一部省略平面図、(b)は正面断面図である。
【図4】樹脂封止体の成形工程を示しており、(a)は一部省略正面断面図、(b)は(a)のb−b線に沿う断面図、(c)は(a)のc−c線に沿う断面図である。
【図5】樹脂封止体成形後の組立体を示しており、(a)は左側半分が一部省略底面図および右側半分が一部省略平面図、(b)は一部切断正面図である。
【図6】 本発明の実施形態2に係るQFP・ICを示しており、(a)は上側半分が平面図および下側半分が底面図、(b)は一部切断正面図、(c)は対角線に沿う一部省略側面断面図である。
【符号の説明】
11…多連リードフレーム、12…単位リードフレーム、13…外枠、14…セクション枠、15…放熱板(タブ連結部材)、15A…タブ吊りリード、16…タブ、17…ダム部材、17a…ダム、18…インナリード、19…アウタリード、20…樹脂封止体吊りリード、21…ボンディング層、22…ペレット、22a…ボンディングパッド、23…ワイヤ、24…組立体、25、25A…樹脂封止体、26…樹脂封止体成形後の成形体、27…放熱リード、28…SOP・IC(半導体装置)、29…QFP・IC(半導体装置)、30…トランスファ成形装置、31…上型、32…下型、33…キャビティー、33a…上型キャビティー凹部、33b…下型キャビティー凹部、34…ポット、35…プランジャ、36…カル、37…ランナ、38…ゲート、39…逃げ凹所、40…押さえ部、40A…押さえ部痕、41…レジン。

Claims (2)

  1. 半導体ペレットと、
    半導体ペレットがボンディングされたタブと、
    各アウタリードにそれぞれ連結されて半導体ペレットに電気的に接続された複数本のインナリードと、
    半導体ペレット、各インナリードおよびタブの一部を樹脂封止した樹脂封止体とを備えており、
    前記タブの裏面が前記樹脂封止体から露出している半導体装置の製造方法であって、
    前記樹脂封止体が成形型のキャビティーに成形用樹脂を充填されて成形される樹脂封止体成形工程を備え、
    前記キャビティーの内面には、前記タブに連結されたタブ連結部材を前記樹脂封止体の成形に際して前記樹脂封止体の厚さ方向に押して前記キャビティーの底面に押し付ける押さえ部が突設され、
    前記押さえ部は、前記樹脂封止体の最外周部より前記半導体ペレットに近い側に位置しており、
    前記押さえ部の下面がタブの方向に行くに従って下がる傾斜面に形成されていることを特徴とする半導体装置の製造方法。
  2. 前記タブ連結部材がタブ吊りリードとして形成されていることを特徴とする請求項に記載の半導体装置の製造方法。
JP15856598A 1998-05-22 1998-05-22 半導体装置の製造方法 Expired - Fee Related JP3747991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15856598A JP3747991B2 (ja) 1998-05-22 1998-05-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15856598A JP3747991B2 (ja) 1998-05-22 1998-05-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11340401A JPH11340401A (ja) 1999-12-10
JP3747991B2 true JP3747991B2 (ja) 2006-02-22

Family

ID=15674484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15856598A Expired - Fee Related JP3747991B2 (ja) 1998-05-22 1998-05-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3747991B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5233973B2 (ja) * 2009-12-01 2013-07-10 株式会社デンソー モールドパッケージの製造方法
JPWO2017002268A1 (ja) * 2015-07-02 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JPH11340401A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
KR100392713B1 (ko) 전자장치
JP3871486B2 (ja) 半導体装置
US6861734B2 (en) Resin-molded semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
JP2875139B2 (ja) 半導体装置の製造方法
JP5078930B2 (ja) 半導体装置
WO2004001847A1 (en) Improved integrated circuit package and method of manufacturing the integrated circuit package
US20060110857A1 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2003282809A (ja) 半導体装置およびその製造方法
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JP2593702B2 (ja) 半導体装置の製造方法
JP3747991B2 (ja) 半導体装置の製造方法
JP2651427B2 (ja) 半導体装置の製造方法
JP3025093B2 (ja) 半導体装置およびその実装構造体
JP2002100722A (ja) 半導体装置
JP2000003981A (ja) 半導体装置およびその製造方法
JP3688440B2 (ja) 半導体装置
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP4450800B2 (ja) 半導体装置の製造方法
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JPH09312372A (ja) 半導体装置の製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH03276667A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Effective date: 20050805

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051122

A61 First payment of annual fees (during grant procedure)

Effective date: 20051122

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081209

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20091209

LAPS Cancellation because of no payment of annual fees