JP3688440B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3688440B2 JP3688440B2 JP21809897A JP21809897A JP3688440B2 JP 3688440 B2 JP3688440 B2 JP 3688440B2 JP 21809897 A JP21809897 A JP 21809897A JP 21809897 A JP21809897 A JP 21809897A JP 3688440 B2 JP3688440 B2 JP 3688440B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- chip
- sealing body
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に、樹脂封止体における反りの発生防止技術に関し、例えば、リードレス・オン・チップパッケージ（以下、ＬＯＣという。）を備えている半導体集積回路装置（以下、ＩＣという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】
ダイナミック・ランダム・アクセス・メモリー（ＤＲＡＭ）のためのパッケージとして、内部構造的にはＬＯＣが、外部構造的には表面実装形樹脂封止パッケージが広く使用されている。ＬＯＣは半導体チップ（以下、チップという。）の上に絶縁層を介してインナリードが複数本貼着されており、各インナリードがチップにワイヤによって電気的に接続されているパッケージである。表面実装形樹脂封止パッケージは、絶縁性を有する樹脂が使用されて平盤形状に成形された樹脂封止体の側面からアウタリード群が整列されて突出され、これらアウタリードがガル・ウイング形状やＪリード形状等の表面実装可能な形状に屈曲されているパッケージである。
【０００３】
なお、ＬＯＣを備えているＩＣを述べてある例としては、日経ＢＰ社１９９３年５月３１日発行「実践ＶＬＳＩパッケージング技術（下）」Ｐ１５８、がある。
【０００４】
【発明が解決しようとする課題】
一般に、樹脂封止パッケージにおいては、樹脂封止体におけるチップの上の樹脂厚さとチップの下の樹脂厚さとの比（以下、上下比という。）が「１」に近づけば、樹脂封止体に反りは発生しないが、「１」から離れると、樹脂封止体に反りが発生することが知られている。表面実装形樹脂封止パッケージにおいて、樹脂封止体の反りが発生すると、表面実装に際して、プリント配線基板のランドからのアウタリードの剥離が発生する。そこで、従来の一般的な表面実装形樹脂封止パッケージにおいては、所謂タブ下げを行って樹脂厚さの上下比が「１」に近づけられている。
【０００５】
しかし、ＬＯＣの表面実装形樹脂封止パッケージにおいては、チップの上の樹脂厚さとチップの下の樹脂厚さとを等しくしただけでは樹脂封止体に反りが発生する場合があるということが、本発明者によって明らかにされた。
【０００６】
本発明の目的は、ＬＯＣの表面実装形樹脂封止パッケージであっても樹脂封止体における反りの発生を防止することができる半導体装置を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００９】
すなわち、平面形状が長方形の主面に複数のボンディングパッドが形成された半導体チップと、この半導体チップの前記複数のボンディングパッドに電気的に接続された複数本のインナリードが、平面形状が長方形の樹脂封止体によって樹脂封止されている半導体装置において、
前記複数のボンディングパッドは前記半導体チップの長辺と平行の中心線に沿って配置形成され、前記複数本のインナリードのそれぞれの一部は前記複数のボンディングパッドに対応するように前記半導体チップの長辺を横切って前記主面上に延在して設けられ、前記複数本のインナリードのそれぞれの他部は複数のアウタリードと接続されて一体に構成されており、
前記樹脂封止体によって封止された前記半導体チップの両短辺側脇部分には、前記樹脂封止体の反りを防止する反り防止用リードが、前記半導体チップを挟むようにそれぞれ敷設されており、
前記反り防止用リードの中間部がクランク形状に屈曲されて下がり部が形成されて、前記樹脂封止体の半導体チップの両脇部分が前記反り防止用リードによって厚さ方向に実質的に二等分されており、
前記反り防止用リードが複数本、前記樹脂封止体の樹脂流通線に対して両側に分配されるように敷設されているとともに、両側の反りリード防止用リードの先端部は、その先端間の隙間が迷路を構成するように千鳥状に配置されていることを特徴とする。
【００１０】
樹脂封止体は熱硬化する際に中心に向かって収縮するため、樹脂厚さの上下比や樹脂封止体内部の上下構造の相違等を起因として、樹脂封止体は反りを発生する。反り防止用リードがチップの脇に配設されていない場合には、樹脂封止体におけるチップの脇に体積の大きい部分が形成されることにより、樹脂封止体のその部分において上側が拡大し下側が縮む反りが発生してしまう。しかし、前記した手段においては、反り防止用リードがチップの脇の部分に配設されていることにより、樹脂封止体におけるチップの脇の部分は体積が上下に分割されるため、樹脂封止体のその部分において、上側が拡大し下側が縮む反りの発生は防止される。
【００１１】
【発明の実施の形態】
図１は本発明の一実施形態である半導体装置を示しており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図である。図２以降はその製造方法および作用を説明するための図である。
【００１２】
本実施形態において、本発明に係る半導体装置は、内部構造的にはＬＯＣを、外部構造的には表面実装形樹脂封止パッケージを備えているＤＲＡＭとして図１（ａ）、（ｂ）に示されているように構成されている。半導体集積回路装置（ＩＣ）の一例であるＤＲＡＭ（以下、半導体装置という。）のＬＯＣは、ＤＲＡＭ回路が作り込まれた半導体チップ（以下、チップという。）２４の上に絶縁層としての絶縁テープ２７を介してインナリード１７が複数本貼着されており、各インナリード１７がチップ２４にワイヤ２８によって電気的に接続されている。表面実装形樹脂封止パッケージは、樹脂封止形ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ。以下、ＴＳＯＰという。）として構成されている。
【００１３】
ＴＳＯＰはチップ２４、絶縁テープ２７およびインナリード１７群を樹脂封止する樹脂封止体４０が平面視が長方形の平盤形状に形成されており、各インナリード１７にそれぞれ連結されているアウタリード１８が長辺側の一対の側面からそれぞれ突出されて、ガル・ウイング形状に屈曲されている。樹脂封止体４０におけるチップ２４の短辺側の両脇部分には樹脂封止体４０の反りを防止するための反り防止用リード２０が複数本、チップ２４と平行に敷設されており、樹脂封止体４０のチップ２４の脇部分は反り防止用リード２０群によって厚さ方向に実質的に二等分されている。各反り防止用リード２０には中間部をクランク形状に屈曲されて下がり部２０ａが形成されている。また、反り防止用リード２０群は樹脂封止体４０の樹脂流通線に対して左右両側に分配されているとともに、対向する反り防止用リード２０、２０の先端間の隙間２１が迷路を構成するように敷設されている。
【００１４】
以下、本発明の一実施形態である半導体装置の製造方法を説明する。この説明により、半導体装置についての前記した構成の詳細が共に明らかにされる。
【００１５】
半導体装置の製造方法には、図２および図３（ａ）、（ｂ）、（ｃ）に示されている多連リードフレーム１１が使用されており、多連リードフレーム１１は多連リードフレーム成形工程において製作される。図３（ａ）は図２のａ−ａ線に沿う側面断面図、図３（ｂ）は図２のｂ−ｂ線に沿う正面断面図、図３（ｃ）は図２のｃ−ｃ線に沿う正面断面図である。多連リードフレーム１１は鉄−ニッケル合金や燐青銅等の比較的大きい機械的強度を有するばね材料からなる薄板が用いられて、打ち抜きプレス加工またはエッチング加工により一体成形されている。多連リードフレーム１１の表面には銀（Ａｇ）等を用いためっき被膜（図示せず）が、後述するワイヤボンディングが適正に実施されるように部分的または全体的に施されている。多連リードフレーム１１は複数の単位リードフレーム１２が横方向に一列に並設されている。但し、便宜上、一単位のみが図示されている。
【００１６】
単位リードフレーム１２は位置決め孔１３ａが開設されている外枠１３を一対備えており、両外枠１３、１３は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣り合う単位リードフレーム１２、１２間には一対のセクション枠１４が両外枠１３、１３間に互いに平行に配されて一体的に架設されており、これら外枠とセクション枠により形成された長方形の枠体（フレーム）内に単位リードフレーム１２が構成されている。そして、単位リードフレーム１２の中央部にはチップを配置するためのチップ配置部１５が、後記するチップに対応する平面視が長方形に設定されている。
【００１７】
両外枠１３、１３間には一対のダム部材１６、１６が、両セクション枠１４、１４の内側において平行にそれぞれ架設されている。両ダム部材１６、１６の内側端辺にはインナリード１７が複数本ずつ、長手方向に等間隔に配されてダム部材１６と直交するようにそれぞれ一体的に突設されており、両インナリード１７群のそれぞれはチップ配置部１５の長辺に平行に並べられて、内側端部がチップ配置部１５の真上で揃えられている。各インナリード１７におけるチップ配置部１５の真上に配置された内側端部は、図３（ａ）、（ｂ）、（ｃ）に示されているように、チップ配置部１５の方向（以下、下側とする。）にクランク形状に屈曲され、この端部には所謂タブ下げ部に相当するチップ下げ部１７ａがそれぞれ形成されている。
【００１８】
他方、ダム部材１６の外側端辺にはインナリード１７と同数本のアウタリード１８が、各インナリード１７と対向するように配されてインナリード１７と一直線状になるように一体的に突設されている。各アウタリード１８の外側端部はセクション枠１４にそれぞれ連結されている。ダム部材１６における隣り合うアウタリード１８、１８間の部分は、後述する樹脂封止体成形時にレジンの流れをせき止めるダム１６ａを実質的に構成している。
【００１９】
両外枠１３、１３の内側端辺における中央部には吊りリード１９が複数本ずつ、それぞれ直角方向（以下、前後方向とする。）に突設されており、各外枠１３側で対向する一対の吊りリード１９、１９の中間部には反り防止用リード２０が３本ずつ、互いに対向するように敷設されてそれぞれ直角方向（以下、左右方向とする。）に突設されている。互いに対向する左右の反り防止用リード２０、２０の先端間には適度な隙間２１がそれぞれ形成されており、前後方向に並んだこれら３個の隙間２１、２１、２１は迷路を構成するように千鳥状に配置されている。また、図３（ａ）、（ｂ）、（ｃ）に示されているように、各反り防止用リード２０の先端部は下がり部２０ａが下側にクランク形状に屈曲されて形成されており、下がり部２０ａの高さはチップ配置部１５におけるチップの高さと略等しくなるように設定されている。
【００２０】
各吊りリード１９の先端部はチップ配置部１５の短辺の近傍に配置されることにより、外側インナリード部２２をそれぞれ形成している。また、各吊りリード１９は前後方向の最も外側にそれぞれ位置するインナリード１７に連結部２３によってそれぞれ連結されている。したがって、各外側インナリード部２２はそれらインナリード１７にそれぞれ電気的に接続される状態になっている。
【００２１】
以上の構成に係る多連リードフレーム１１には図４（ａ）、（ｂ）、（ｃ）に示されているチップ２４が、チップ・ボンディング工程において、図５および図６（ａ）、（ｂ）、（ｃ）に示されているようにチップ・ボンディングされ、続いて、ワイヤ・ボンディング工程においてワイヤ・ボンディングされる。チップ・ボンディング作業およびワイヤ・ボンディング作業は多連リードフレームが横方向にピッチ送りされることにより、各単位リードフレーム毎に順次実施される。
【００２２】
図４（ａ）、（ｂ）、（ｃ）に示されているチップ２４は、半導体装置の製造工程における所謂前工程においてＤＲＡＭ素子を含む集積回路が作り込まれた半導体集積回路構造物であり、図４（ａ）に示されているように長方形の平盤形状に形成されている。図４（ｂ）、（ｃ）に示されているようにチップ２４のアクティブ・エリア側の主面（以下、上面という。）には保護膜２５が被着されており、保護膜２５にはアクティブ・エリアに電気的に接続されたボンディングパッド（以下、パッドという。）２６が多数個、図４の（ａ）に示されているように長辺と平行の中心線に沿って各インナリード１７とそれぞれ対向するように配列されて露出されている。保護膜２５の上面におけるパッド２６群列の両脇には絶縁層としての絶縁テープ２７が複数枚、インナリード１７のチップ下げ部１７ａの群列と対応するように配されて被着されている。なお、絶縁テープ２７はインナリード１７側に被着してもよい。
【００２３】
以上のように構成されたチップ２４は単位リードフレーム１２のチップ配置部１５に図５に示されているように配置されて、絶縁テープ２７によってインナリード１７のチップ下げ部１７ａの下面に図６（ａ）、（ｂ）、（ｃ）に示されているように接着される。チップ２４はチップ下げ部１７ａの下面に接着されるため、チップ２４の上面はインナリード１７すなわち単位リードフレーム１２の下面よりも下げられた状態になっている。また、各反り防止用リード２０の下がり部２０ａはチップ２４の高さと略等しくなっている。
【００２４】
続いて、ワイヤ・ボンディング工程において、チップ２４の各パッド２６と各インナリード１７および外側インナリード部２２との間にはボンディングワイヤ２８が、超音波熱圧着式ワイヤボンディング装置等のワイヤボンディング装置（図示せず）が使用されることにより、その両端部をそれぞれボンディングされて橋絡される。これにより、チップ２４に作り込まれている集積回路はパッド２６、ボンディングワイヤ２８、インナリード１７およびアウタリード１８を介して電気的に外部に引き出されることになる。
【００２５】
以上のようにしてチップ・ボンディングおよびワイヤ・ボンディングされた図５および図６に示されている組立体２９には樹脂封止体が、図７（ａ）、（ｂ）、（ｃ）に示されているトランスファ成形装置３０が使用されて単位リードフレーム１２群について同時に成形される。
【００２６】
図７（ａ）、（ｂ）、（ｃ）に示されているトランスファ成形装置３０は、シリンダ装置等（図示せず）によって互いに型締めされる一対の上型３１と下型３２とを備えており、上型３１と下型３２との合わせ面には上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂとが、互いに協働して長方形平盤形状のキャビティー３３を形成するようにそれぞれ複数組宛没設されている。すなわち、上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂは平面から見て略長方形の底の浅い穴形状に形成されている。本実施形態において、キャビティー３３の全高はＴＳＯＰに対応するために、１ｍｍ以下に設定されている。
【００２７】
上型３１の合わせ面にはポット３４が開設されており、ポット３４にはシリンダ装置（図示せず）により進退されるプランジャ３５が成形材料としての樹脂（以下、レジンという。）を送給し得るように挿入されている。下型３２の合わせ面にはカル３６がポット３４との対向位置に配されて没設されているとともに、複数条のランナ３７がカル３６にそれぞれ接続するように放射状に配されて没設されている。各ランナ３７の他端部は下側キャビティー凹部３３ｂにおける一方の短辺にそれぞれ接続されており、その接続部にはゲート３８がレジンをキャビティー３３内に注入し得るように形成されている。
【００２８】
トランスファ成形に際して、前記構成にかかる組立体２９は各単位リードフレーム１２におけるチップ２４が各キャビティー３３内にそれぞれ収容されるように配されてセットされる。
【００２９】
続いて、上型３１と下型３２とが図７に示されているように型締めされ、ポット３４からプランジャ３５によりレジン３９がランナ３７およびゲート３８を通じて各キャビティー３３に送給されて圧入される。ゲート３８からキャビティー３３に流入したレジン３９は、図７（ａ）に示されているように、ゲート３８の付近に位置する反り防止用リード２０群の整流板作用によってキャビティー３３の上下に振り分けられるため、キャビティー３３の上部空間および下部空間に均等にそれぞれ流通して行く。
【００３０】
この際、左右の反り防止用リード２０と２０とが形成する３個の隙間２１が直線上に整列していると、反り防止用リード２０群に至ったレジン３９が直線上に整列した３個の隙間２１を一直線に通過してしまうため、反り防止用リード２０群の整流板作用は効果的に実施されない。しかし、本実施形態においては、３個の隙間２１が迷路を構成するように千鳥に配列されているため、図７（ｃ）に示されているように、反り防止用リード２０群に至ったレジン３９は一直線に通過することなく迷路を流通する状態になり、反り防止用リード２０群の整流板作用は効果的に実施される状態になる。
【００３１】
注入後、レジンが熱硬化されて樹脂封止体４０が成形されると、上型３１および下型３２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体４０群が離型される。このようにして、図８および図９に示されているように、樹脂封止体４０群が成形された成形品４１はトランスファ成形装置３０から脱装される。そして、このように樹脂成形された樹脂封止体４０の内部には、インナリード１７、反り防止用リード２０、チップ２４、絶縁テープ２７およびボンディングワイヤ２８が樹脂封止された状態になる。本実施形態において、反り防止用リード２０は下がり部２０ａが樹脂封止体４０の内部にあってチップ２４の上面と略一致した状態になっている。図８は樹脂封止後の成形品４１の一部省略一部切断平面図である。また、図９（ａ）は図８のａ−ａ線に沿う側面断面図である。図９（ｂ）は図８のｂ−ｂ線に沿う正面断面図、図９（ｃ）は図８のｃ−ｃ線に沿う正面断面図である。
【００３２】
ところで、樹脂封止体４０は熱硬化する際に中心に向かって収縮するため、樹脂厚さの上下比や樹脂封止体４０内部の上下構造の相違等を起因として、樹脂封止体４０は反りを発生する。図１０（ａ）に示されているように、反り防止用リードがチップ２４の脇の部分に配設されていない場合には、たとえ、チップ２４が上下の中央部に配置されていたとしても、樹脂封止体４０におけるチップ２４の脇の部分に体積の大きい部分が形成されることにより、図１０（ａ）に破線矢印に示されているように大きな収縮力が発生するため、樹脂封止体４０のその部分において上側が拡大し下側が縮む反りが想像線で示されているように発生してしまう。
【００３３】
しかし、本実施形態においては、反り防止用リード２０群がチップ２４の脇の部分に配設されていることにより、樹脂封止体４０におけるチップ２４の脇の部分は図１０（ｂ）に示されているように体積が上下に分割されていることにより、図１０（ｂ）に破線矢印で示されているように収縮力が分散されるため、樹脂封止体４０の当該部分において上側が拡大し下側が縮む反りの発生は防止される。しかも、反り防止用リード２０は下がり部２０ａがチップ２４の上面と略面一になるように形成されていることにより、樹脂封止体４０におけるチップ２４の脇の部分は上下に二等分された状態になっているため、樹脂封止体４０のその部分において上側が拡大し下側が縮む反りの発生はより一層確実に防止される。つまり、当該部分における樹脂の収縮による反りは小さくなるため、反りの発生は完全に防止された状態になる。
【００３４】
なお、本実施形態においては、インナリード１７にチップ下げ部１７ａが形成されていることにより、チップ２４が樹脂封止体４０の高さの中央部位に配置されているため、樹脂封止体４０のチップ２４が位置する中央部においても反りの発生が防止された状態になる。したがって、樹脂封止体４０は全体にわたって反りが無い平らな状態を維持することになる。
【００３５】
以上のようにして反りの無い樹脂封止体４０を成形された半完成品としての成形品４１は、リード切断成形工程（図示せず）において各単位リードフレーム毎に外枠１３およびダム１６ａを切り落とされるとともに、各アウタリード１８をガル・ウイング形状に屈曲形成される。これにより、図１に示されている半導体装置４２が製造されたことになる。
【００３６】
以上説明した前記実施形態によれば、次の効果が得られる。
▲１▼ ＬＯＣの樹脂封止体の内部におけるチップの両脇の部分に反り防止用リードを敷設することにより、樹脂封止体に反りが発生するのを防止することができるため、樹脂封止体の反りによる外観不良や耐湿性等の性能低下の発生を未然に防止することができる。
【００３７】
▲２▼ 樹脂封止体の反りを防止することにより、ＴＳＯＰがプリント配線基板される際のアウタリードのランドからの剥離を防止することができる。
【００３８】
▲３▼ 樹脂封止体の反りを防止する反り防止用リードはリードフレームに一体成形することができるため、製造コストの増加を回避することができる。
【００３９】
▲４▼ 樹脂封止体の反りを防止することにより、樹脂封止体成形工程以後の製品の搬送トラブルを低減することができるため、搬送装置等の稼動率の低下を防止することができ、ひいては半導体装置の生産性を高めることができる。
【００４０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４１】
例えば、反り防止用リードは３本ずつ配線するに限らず、１もしくは２本または４本以上配線してもよい。
【００４２】
外部構造的にはＴＳＯＰに構成するに限らず、通常のＳＯＰやＳＯＪ（スモール・アウトライン・Ｊリードパッケージ）、ＴＳＯＪ、ＳＯＩ（スモール・アウトライン・Ｉリードパッケージ）、ＴＳＯＩ等の表面実装形樹脂封止パッケージ、さらには、挿入形樹脂封止パッケージに構成してもよい。
【００４３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＤＲＡＭに適用した場合について主に説明したが、それに限定されるものではなく、その他のＩＣやトランジスタ・アレー等の半導体装置全般に適用することができる。
【００４４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００４５】
樹脂封止体の内部におけるチップの両脇の部分に反り防止用リードを敷設することにより、樹脂封止体に反りが発生するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置を示しており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図である。
【図２】本発明の一実施形態であるリードフレームを示す一部省略平面図である。
【図３】（ａ）は図２のａ−ａ線に沿う側面断面図、（ｂ）は図２のｂ−ｂ線に沿う正面断面図、（ｃ）は図２のｃ−ｃ線に沿う正面断面図である。
【図４】チップを示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う正面断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う側面断面図である。
【図５】チップおよびワイヤ・ボンディング工程後を示す一部省略平面図である。
【図６】（ａ）は図５のａ−ａ線に沿う側面断面図、（ｂ）は図５のｂ−ｂ線に沿う正面断面図、（ｃ）は図５のｃ−ｃ線に沿う正面断面図である。
【図７】樹脂封止体の成形工程を示しており、（ａ）は一部省略側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う部分平面断面図である。
【図８】樹脂封止体成形後の成形品を示す一部省略一部切断平面図である。
【図９】（ａ）は図８のａ−ａ線に沿う側面断面図、（ｂ）は図８のｂ−ｂ線に沿う正面断面図、（ｃ）は図８のｃ−ｃ線に沿う正面断面図である。
【図１０】樹脂封止体の反りを説明するための側面断面図であり、（ａ）は比較例の場合を、（ｂ）は実施形態の場合をそれぞれ示している。
【符号の説明】
１１…多連リードフレーム、１２…単位リードフレーム、１３…外枠、１４…セクション枠、１５…チップ配置部、１６…ダム部材、１６ａ…ダム、１７…インナリード、１７ａ…チップ下げ部、１８…アウタリード、１９…吊りリード、２０…反り防止用リード、２０ａ…下がり部、２１…隙間、２２…外側インナリード部、２３…連結部、２４…チップ、２５…保護膜、２６…ボンディングパッド、２７…絶縁テープ（絶縁層）、２８…ボンディングワイヤ、２９…組立体、３０…トランスファ成形装置、３１…上型、３２…下型、３３…キャビティー、３３ａ…上型キャビティー凹部、３３ｂ…下型キャビティー凹部、３４…ポット、３５…プランジャ、３６…カル、３７…ランナ、３８…ゲート、３９…レジン、４０…樹脂封止体、４１…成形品、４２…半導体装置。
【発明の属する技術分野】
本発明は、半導体装置、特に、樹脂封止体における反りの発生防止技術に関し、例えば、リードレス・オン・チップパッケージ（以下、ＬＯＣという。）を備えている半導体集積回路装置（以下、ＩＣという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】
ダイナミック・ランダム・アクセス・メモリー（ＤＲＡＭ）のためのパッケージとして、内部構造的にはＬＯＣが、外部構造的には表面実装形樹脂封止パッケージが広く使用されている。ＬＯＣは半導体チップ（以下、チップという。）の上に絶縁層を介してインナリードが複数本貼着されており、各インナリードがチップにワイヤによって電気的に接続されているパッケージである。表面実装形樹脂封止パッケージは、絶縁性を有する樹脂が使用されて平盤形状に成形された樹脂封止体の側面からアウタリード群が整列されて突出され、これらアウタリードがガル・ウイング形状やＪリード形状等の表面実装可能な形状に屈曲されているパッケージである。
【０００３】
なお、ＬＯＣを備えているＩＣを述べてある例としては、日経ＢＰ社１９９３年５月３１日発行「実践ＶＬＳＩパッケージング技術（下）」Ｐ１５８、がある。
【０００４】
【発明が解決しようとする課題】
一般に、樹脂封止パッケージにおいては、樹脂封止体におけるチップの上の樹脂厚さとチップの下の樹脂厚さとの比（以下、上下比という。）が「１」に近づけば、樹脂封止体に反りは発生しないが、「１」から離れると、樹脂封止体に反りが発生することが知られている。表面実装形樹脂封止パッケージにおいて、樹脂封止体の反りが発生すると、表面実装に際して、プリント配線基板のランドからのアウタリードの剥離が発生する。そこで、従来の一般的な表面実装形樹脂封止パッケージにおいては、所謂タブ下げを行って樹脂厚さの上下比が「１」に近づけられている。
【０００５】
しかし、ＬＯＣの表面実装形樹脂封止パッケージにおいては、チップの上の樹脂厚さとチップの下の樹脂厚さとを等しくしただけでは樹脂封止体に反りが発生する場合があるということが、本発明者によって明らかにされた。
【０００６】
本発明の目的は、ＬＯＣの表面実装形樹脂封止パッケージであっても樹脂封止体における反りの発生を防止することができる半導体装置を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００９】
すなわち、平面形状が長方形の主面に複数のボンディングパッドが形成された半導体チップと、この半導体チップの前記複数のボンディングパッドに電気的に接続された複数本のインナリードが、平面形状が長方形の樹脂封止体によって樹脂封止されている半導体装置において、
前記複数のボンディングパッドは前記半導体チップの長辺と平行の中心線に沿って配置形成され、前記複数本のインナリードのそれぞれの一部は前記複数のボンディングパッドに対応するように前記半導体チップの長辺を横切って前記主面上に延在して設けられ、前記複数本のインナリードのそれぞれの他部は複数のアウタリードと接続されて一体に構成されており、
前記樹脂封止体によって封止された前記半導体チップの両短辺側脇部分には、前記樹脂封止体の反りを防止する反り防止用リードが、前記半導体チップを挟むようにそれぞれ敷設されており、
前記反り防止用リードの中間部がクランク形状に屈曲されて下がり部が形成されて、前記樹脂封止体の半導体チップの両脇部分が前記反り防止用リードによって厚さ方向に実質的に二等分されており、
前記反り防止用リードが複数本、前記樹脂封止体の樹脂流通線に対して両側に分配されるように敷設されているとともに、両側の反りリード防止用リードの先端部は、その先端間の隙間が迷路を構成するように千鳥状に配置されていることを特徴とする。
【００１０】
樹脂封止体は熱硬化する際に中心に向かって収縮するため、樹脂厚さの上下比や樹脂封止体内部の上下構造の相違等を起因として、樹脂封止体は反りを発生する。反り防止用リードがチップの脇に配設されていない場合には、樹脂封止体におけるチップの脇に体積の大きい部分が形成されることにより、樹脂封止体のその部分において上側が拡大し下側が縮む反りが発生してしまう。しかし、前記した手段においては、反り防止用リードがチップの脇の部分に配設されていることにより、樹脂封止体におけるチップの脇の部分は体積が上下に分割されるため、樹脂封止体のその部分において、上側が拡大し下側が縮む反りの発生は防止される。
【００１１】
【発明の実施の形態】
図１は本発明の一実施形態である半導体装置を示しており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図である。図２以降はその製造方法および作用を説明するための図である。
【００１２】
本実施形態において、本発明に係る半導体装置は、内部構造的にはＬＯＣを、外部構造的には表面実装形樹脂封止パッケージを備えているＤＲＡＭとして図１（ａ）、（ｂ）に示されているように構成されている。半導体集積回路装置（ＩＣ）の一例であるＤＲＡＭ（以下、半導体装置という。）のＬＯＣは、ＤＲＡＭ回路が作り込まれた半導体チップ（以下、チップという。）２４の上に絶縁層としての絶縁テープ２７を介してインナリード１７が複数本貼着されており、各インナリード１７がチップ２４にワイヤ２８によって電気的に接続されている。表面実装形樹脂封止パッケージは、樹脂封止形ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ。以下、ＴＳＯＰという。）として構成されている。
【００１３】
ＴＳＯＰはチップ２４、絶縁テープ２７およびインナリード１７群を樹脂封止する樹脂封止体４０が平面視が長方形の平盤形状に形成されており、各インナリード１７にそれぞれ連結されているアウタリード１８が長辺側の一対の側面からそれぞれ突出されて、ガル・ウイング形状に屈曲されている。樹脂封止体４０におけるチップ２４の短辺側の両脇部分には樹脂封止体４０の反りを防止するための反り防止用リード２０が複数本、チップ２４と平行に敷設されており、樹脂封止体４０のチップ２４の脇部分は反り防止用リード２０群によって厚さ方向に実質的に二等分されている。各反り防止用リード２０には中間部をクランク形状に屈曲されて下がり部２０ａが形成されている。また、反り防止用リード２０群は樹脂封止体４０の樹脂流通線に対して左右両側に分配されているとともに、対向する反り防止用リード２０、２０の先端間の隙間２１が迷路を構成するように敷設されている。
【００１４】
以下、本発明の一実施形態である半導体装置の製造方法を説明する。この説明により、半導体装置についての前記した構成の詳細が共に明らかにされる。
【００１５】
半導体装置の製造方法には、図２および図３（ａ）、（ｂ）、（ｃ）に示されている多連リードフレーム１１が使用されており、多連リードフレーム１１は多連リードフレーム成形工程において製作される。図３（ａ）は図２のａ−ａ線に沿う側面断面図、図３（ｂ）は図２のｂ−ｂ線に沿う正面断面図、図３（ｃ）は図２のｃ−ｃ線に沿う正面断面図である。多連リードフレーム１１は鉄−ニッケル合金や燐青銅等の比較的大きい機械的強度を有するばね材料からなる薄板が用いられて、打ち抜きプレス加工またはエッチング加工により一体成形されている。多連リードフレーム１１の表面には銀（Ａｇ）等を用いためっき被膜（図示せず）が、後述するワイヤボンディングが適正に実施されるように部分的または全体的に施されている。多連リードフレーム１１は複数の単位リードフレーム１２が横方向に一列に並設されている。但し、便宜上、一単位のみが図示されている。
【００１６】
単位リードフレーム１２は位置決め孔１３ａが開設されている外枠１３を一対備えており、両外枠１３、１３は所定の間隔で平行になるように配されて一連にそれぞれ延設されている。隣り合う単位リードフレーム１２、１２間には一対のセクション枠１４が両外枠１３、１３間に互いに平行に配されて一体的に架設されており、これら外枠とセクション枠により形成された長方形の枠体（フレーム）内に単位リードフレーム１２が構成されている。そして、単位リードフレーム１２の中央部にはチップを配置するためのチップ配置部１５が、後記するチップに対応する平面視が長方形に設定されている。
【００１７】
両外枠１３、１３間には一対のダム部材１６、１６が、両セクション枠１４、１４の内側において平行にそれぞれ架設されている。両ダム部材１６、１６の内側端辺にはインナリード１７が複数本ずつ、長手方向に等間隔に配されてダム部材１６と直交するようにそれぞれ一体的に突設されており、両インナリード１７群のそれぞれはチップ配置部１５の長辺に平行に並べられて、内側端部がチップ配置部１５の真上で揃えられている。各インナリード１７におけるチップ配置部１５の真上に配置された内側端部は、図３（ａ）、（ｂ）、（ｃ）に示されているように、チップ配置部１５の方向（以下、下側とする。）にクランク形状に屈曲され、この端部には所謂タブ下げ部に相当するチップ下げ部１７ａがそれぞれ形成されている。
【００１８】
他方、ダム部材１６の外側端辺にはインナリード１７と同数本のアウタリード１８が、各インナリード１７と対向するように配されてインナリード１７と一直線状になるように一体的に突設されている。各アウタリード１８の外側端部はセクション枠１４にそれぞれ連結されている。ダム部材１６における隣り合うアウタリード１８、１８間の部分は、後述する樹脂封止体成形時にレジンの流れをせき止めるダム１６ａを実質的に構成している。
【００１９】
両外枠１３、１３の内側端辺における中央部には吊りリード１９が複数本ずつ、それぞれ直角方向（以下、前後方向とする。）に突設されており、各外枠１３側で対向する一対の吊りリード１９、１９の中間部には反り防止用リード２０が３本ずつ、互いに対向するように敷設されてそれぞれ直角方向（以下、左右方向とする。）に突設されている。互いに対向する左右の反り防止用リード２０、２０の先端間には適度な隙間２１がそれぞれ形成されており、前後方向に並んだこれら３個の隙間２１、２１、２１は迷路を構成するように千鳥状に配置されている。また、図３（ａ）、（ｂ）、（ｃ）に示されているように、各反り防止用リード２０の先端部は下がり部２０ａが下側にクランク形状に屈曲されて形成されており、下がり部２０ａの高さはチップ配置部１５におけるチップの高さと略等しくなるように設定されている。
【００２０】
各吊りリード１９の先端部はチップ配置部１５の短辺の近傍に配置されることにより、外側インナリード部２２をそれぞれ形成している。また、各吊りリード１９は前後方向の最も外側にそれぞれ位置するインナリード１７に連結部２３によってそれぞれ連結されている。したがって、各外側インナリード部２２はそれらインナリード１７にそれぞれ電気的に接続される状態になっている。
【００２１】
以上の構成に係る多連リードフレーム１１には図４（ａ）、（ｂ）、（ｃ）に示されているチップ２４が、チップ・ボンディング工程において、図５および図６（ａ）、（ｂ）、（ｃ）に示されているようにチップ・ボンディングされ、続いて、ワイヤ・ボンディング工程においてワイヤ・ボンディングされる。チップ・ボンディング作業およびワイヤ・ボンディング作業は多連リードフレームが横方向にピッチ送りされることにより、各単位リードフレーム毎に順次実施される。
【００２２】
図４（ａ）、（ｂ）、（ｃ）に示されているチップ２４は、半導体装置の製造工程における所謂前工程においてＤＲＡＭ素子を含む集積回路が作り込まれた半導体集積回路構造物であり、図４（ａ）に示されているように長方形の平盤形状に形成されている。図４（ｂ）、（ｃ）に示されているようにチップ２４のアクティブ・エリア側の主面（以下、上面という。）には保護膜２５が被着されており、保護膜２５にはアクティブ・エリアに電気的に接続されたボンディングパッド（以下、パッドという。）２６が多数個、図４の（ａ）に示されているように長辺と平行の中心線に沿って各インナリード１７とそれぞれ対向するように配列されて露出されている。保護膜２５の上面におけるパッド２６群列の両脇には絶縁層としての絶縁テープ２７が複数枚、インナリード１７のチップ下げ部１７ａの群列と対応するように配されて被着されている。なお、絶縁テープ２７はインナリード１７側に被着してもよい。
【００２３】
以上のように構成されたチップ２４は単位リードフレーム１２のチップ配置部１５に図５に示されているように配置されて、絶縁テープ２７によってインナリード１７のチップ下げ部１７ａの下面に図６（ａ）、（ｂ）、（ｃ）に示されているように接着される。チップ２４はチップ下げ部１７ａの下面に接着されるため、チップ２４の上面はインナリード１７すなわち単位リードフレーム１２の下面よりも下げられた状態になっている。また、各反り防止用リード２０の下がり部２０ａはチップ２４の高さと略等しくなっている。
【００２４】
続いて、ワイヤ・ボンディング工程において、チップ２４の各パッド２６と各インナリード１７および外側インナリード部２２との間にはボンディングワイヤ２８が、超音波熱圧着式ワイヤボンディング装置等のワイヤボンディング装置（図示せず）が使用されることにより、その両端部をそれぞれボンディングされて橋絡される。これにより、チップ２４に作り込まれている集積回路はパッド２６、ボンディングワイヤ２８、インナリード１７およびアウタリード１８を介して電気的に外部に引き出されることになる。
【００２５】
以上のようにしてチップ・ボンディングおよびワイヤ・ボンディングされた図５および図６に示されている組立体２９には樹脂封止体が、図７（ａ）、（ｂ）、（ｃ）に示されているトランスファ成形装置３０が使用されて単位リードフレーム１２群について同時に成形される。
【００２６】
図７（ａ）、（ｂ）、（ｃ）に示されているトランスファ成形装置３０は、シリンダ装置等（図示せず）によって互いに型締めされる一対の上型３１と下型３２とを備えており、上型３１と下型３２との合わせ面には上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂとが、互いに協働して長方形平盤形状のキャビティー３３を形成するようにそれぞれ複数組宛没設されている。すなわち、上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂは平面から見て略長方形の底の浅い穴形状に形成されている。本実施形態において、キャビティー３３の全高はＴＳＯＰに対応するために、１ｍｍ以下に設定されている。
【００２７】
上型３１の合わせ面にはポット３４が開設されており、ポット３４にはシリンダ装置（図示せず）により進退されるプランジャ３５が成形材料としての樹脂（以下、レジンという。）を送給し得るように挿入されている。下型３２の合わせ面にはカル３６がポット３４との対向位置に配されて没設されているとともに、複数条のランナ３７がカル３６にそれぞれ接続するように放射状に配されて没設されている。各ランナ３７の他端部は下側キャビティー凹部３３ｂにおける一方の短辺にそれぞれ接続されており、その接続部にはゲート３８がレジンをキャビティー３３内に注入し得るように形成されている。
【００２８】
トランスファ成形に際して、前記構成にかかる組立体２９は各単位リードフレーム１２におけるチップ２４が各キャビティー３３内にそれぞれ収容されるように配されてセットされる。
【００２９】
続いて、上型３１と下型３２とが図７に示されているように型締めされ、ポット３４からプランジャ３５によりレジン３９がランナ３７およびゲート３８を通じて各キャビティー３３に送給されて圧入される。ゲート３８からキャビティー３３に流入したレジン３９は、図７（ａ）に示されているように、ゲート３８の付近に位置する反り防止用リード２０群の整流板作用によってキャビティー３３の上下に振り分けられるため、キャビティー３３の上部空間および下部空間に均等にそれぞれ流通して行く。
【００３０】
この際、左右の反り防止用リード２０と２０とが形成する３個の隙間２１が直線上に整列していると、反り防止用リード２０群に至ったレジン３９が直線上に整列した３個の隙間２１を一直線に通過してしまうため、反り防止用リード２０群の整流板作用は効果的に実施されない。しかし、本実施形態においては、３個の隙間２１が迷路を構成するように千鳥に配列されているため、図７（ｃ）に示されているように、反り防止用リード２０群に至ったレジン３９は一直線に通過することなく迷路を流通する状態になり、反り防止用リード２０群の整流板作用は効果的に実施される状態になる。
【００３１】
注入後、レジンが熱硬化されて樹脂封止体４０が成形されると、上型３１および下型３２は型開きされるとともに、エジェクタ・ピン（図示せず）により樹脂封止体４０群が離型される。このようにして、図８および図９に示されているように、樹脂封止体４０群が成形された成形品４１はトランスファ成形装置３０から脱装される。そして、このように樹脂成形された樹脂封止体４０の内部には、インナリード１７、反り防止用リード２０、チップ２４、絶縁テープ２７およびボンディングワイヤ２８が樹脂封止された状態になる。本実施形態において、反り防止用リード２０は下がり部２０ａが樹脂封止体４０の内部にあってチップ２４の上面と略一致した状態になっている。図８は樹脂封止後の成形品４１の一部省略一部切断平面図である。また、図９（ａ）は図８のａ−ａ線に沿う側面断面図である。図９（ｂ）は図８のｂ−ｂ線に沿う正面断面図、図９（ｃ）は図８のｃ−ｃ線に沿う正面断面図である。
【００３２】
ところで、樹脂封止体４０は熱硬化する際に中心に向かって収縮するため、樹脂厚さの上下比や樹脂封止体４０内部の上下構造の相違等を起因として、樹脂封止体４０は反りを発生する。図１０（ａ）に示されているように、反り防止用リードがチップ２４の脇の部分に配設されていない場合には、たとえ、チップ２４が上下の中央部に配置されていたとしても、樹脂封止体４０におけるチップ２４の脇の部分に体積の大きい部分が形成されることにより、図１０（ａ）に破線矢印に示されているように大きな収縮力が発生するため、樹脂封止体４０のその部分において上側が拡大し下側が縮む反りが想像線で示されているように発生してしまう。
【００３３】
しかし、本実施形態においては、反り防止用リード２０群がチップ２４の脇の部分に配設されていることにより、樹脂封止体４０におけるチップ２４の脇の部分は図１０（ｂ）に示されているように体積が上下に分割されていることにより、図１０（ｂ）に破線矢印で示されているように収縮力が分散されるため、樹脂封止体４０の当該部分において上側が拡大し下側が縮む反りの発生は防止される。しかも、反り防止用リード２０は下がり部２０ａがチップ２４の上面と略面一になるように形成されていることにより、樹脂封止体４０におけるチップ２４の脇の部分は上下に二等分された状態になっているため、樹脂封止体４０のその部分において上側が拡大し下側が縮む反りの発生はより一層確実に防止される。つまり、当該部分における樹脂の収縮による反りは小さくなるため、反りの発生は完全に防止された状態になる。
【００３４】
なお、本実施形態においては、インナリード１７にチップ下げ部１７ａが形成されていることにより、チップ２４が樹脂封止体４０の高さの中央部位に配置されているため、樹脂封止体４０のチップ２４が位置する中央部においても反りの発生が防止された状態になる。したがって、樹脂封止体４０は全体にわたって反りが無い平らな状態を維持することになる。
【００３５】
以上のようにして反りの無い樹脂封止体４０を成形された半完成品としての成形品４１は、リード切断成形工程（図示せず）において各単位リードフレーム毎に外枠１３およびダム１６ａを切り落とされるとともに、各アウタリード１８をガル・ウイング形状に屈曲形成される。これにより、図１に示されている半導体装置４２が製造されたことになる。
【００３６】
以上説明した前記実施形態によれば、次の効果が得られる。
▲１▼ ＬＯＣの樹脂封止体の内部におけるチップの両脇の部分に反り防止用リードを敷設することにより、樹脂封止体に反りが発生するのを防止することができるため、樹脂封止体の反りによる外観不良や耐湿性等の性能低下の発生を未然に防止することができる。
【００３７】
▲２▼ 樹脂封止体の反りを防止することにより、ＴＳＯＰがプリント配線基板される際のアウタリードのランドからの剥離を防止することができる。
【００３８】
▲３▼ 樹脂封止体の反りを防止する反り防止用リードはリードフレームに一体成形することができるため、製造コストの増加を回避することができる。
【００３９】
▲４▼ 樹脂封止体の反りを防止することにより、樹脂封止体成形工程以後の製品の搬送トラブルを低減することができるため、搬送装置等の稼動率の低下を防止することができ、ひいては半導体装置の生産性を高めることができる。
【００４０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４１】
例えば、反り防止用リードは３本ずつ配線するに限らず、１もしくは２本または４本以上配線してもよい。
【００４２】
外部構造的にはＴＳＯＰに構成するに限らず、通常のＳＯＰやＳＯＪ（スモール・アウトライン・Ｊリードパッケージ）、ＴＳＯＪ、ＳＯＩ（スモール・アウトライン・Ｉリードパッケージ）、ＴＳＯＩ等の表面実装形樹脂封止パッケージ、さらには、挿入形樹脂封止パッケージに構成してもよい。
【００４３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＤＲＡＭに適用した場合について主に説明したが、それに限定されるものではなく、その他のＩＣやトランジスタ・アレー等の半導体装置全般に適用することができる。
【００４４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００４５】
樹脂封止体の内部におけるチップの両脇の部分に反り防止用リードを敷設することにより、樹脂封止体に反りが発生するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置を示しており、（ａ）は一部切断平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う一部省略側面断面図である。
【図２】本発明の一実施形態であるリードフレームを示す一部省略平面図である。
【図３】（ａ）は図２のａ−ａ線に沿う側面断面図、（ｂ）は図２のｂ−ｂ線に沿う正面断面図、（ｃ）は図２のｃ−ｃ線に沿う正面断面図である。
【図４】チップを示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う正面断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う側面断面図である。
【図５】チップおよびワイヤ・ボンディング工程後を示す一部省略平面図である。
【図６】（ａ）は図５のａ−ａ線に沿う側面断面図、（ｂ）は図５のｂ−ｂ線に沿う正面断面図、（ｃ）は図５のｃ−ｃ線に沿う正面断面図である。
【図７】樹脂封止体の成形工程を示しており、（ａ）は一部省略側面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は（ａ）のｃ−ｃ線に沿う部分平面断面図である。
【図８】樹脂封止体成形後の成形品を示す一部省略一部切断平面図である。
【図９】（ａ）は図８のａ−ａ線に沿う側面断面図、（ｂ）は図８のｂ−ｂ線に沿う正面断面図、（ｃ）は図８のｃ−ｃ線に沿う正面断面図である。
【図１０】樹脂封止体の反りを説明するための側面断面図であり、（ａ）は比較例の場合を、（ｂ）は実施形態の場合をそれぞれ示している。
【符号の説明】
１１…多連リードフレーム、１２…単位リードフレーム、１３…外枠、１４…セクション枠、１５…チップ配置部、１６…ダム部材、１６ａ…ダム、１７…インナリード、１７ａ…チップ下げ部、１８…アウタリード、１９…吊りリード、２０…反り防止用リード、２０ａ…下がり部、２１…隙間、２２…外側インナリード部、２３…連結部、２４…チップ、２５…保護膜、２６…ボンディングパッド、２７…絶縁テープ（絶縁層）、２８…ボンディングワイヤ、２９…組立体、３０…トランスファ成形装置、３１…上型、３２…下型、３３…キャビティー、３３ａ…上型キャビティー凹部、３３ｂ…下型キャビティー凹部、３４…ポット、３５…プランジャ、３６…カル、３７…ランナ、３８…ゲート、３９…レジン、４０…樹脂封止体、４１…成形品、４２…半導体装置。
Claims (1)
- 平面形状が長方形の主面に複数のボンディングパッドが形成された半導体チップと、この半導体チップの前記複数のボンディングパッドに電気的に接続された複数本のインナリードが、平面形状が長方形の樹脂封止体によって樹脂封止されている半導体装置において、
前記複数のボンディングパッドは前記半導体チップの長辺と平行の中心線に沿って配置形成され、前記複数本のインナリードのそれぞれの一部は前記複数のボンディングパッドに対応するように前記半導体チップの長辺を横切って前記主面上に延在して設けられ、前記複数本のインナリードのそれぞれの他部は複数のアウタリードと接続されて一体に構成されており、
前記樹脂封止体によって封止された前記半導体チップの両短辺側脇部分には、前記樹脂封止体の反りを防止する反り防止用リードが、前記半導体チップを挟むようにそれぞれ敷設されており、
前記反り防止用リードの中間部がクランク形状に屈曲されて下がり部が形成されて、前記樹脂封止体の半導体チップの両脇部分が前記反り防止用リードによって厚さ方向に実質的に二等分されており、
前記反り防止用リードが複数本、前記樹脂封止体の樹脂流通線に対して両側に分配されるように敷設されているとともに、両側の反りリード防止用リードの先端部は、その先端間の隙間が迷路を構成するように千鳥状に配置されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21809897A JP3688440B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21809897A JP3688440B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005127878A Division JP4049782B2 (ja) | 2005-04-26 | 2005-04-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154685A JPH1154685A (ja) | 1999-02-26 |
| JP3688440B2 true JP3688440B2 (ja) | 2005-08-31 |
Family
ID=16714608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21809897A Expired - Fee Related JP3688440B2 (ja) | 1997-07-29 | 1997-07-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688440B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076233A (ja) | 2000-09-04 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置 |
| JP2007129182A (ja) | 2005-05-11 | 2007-05-24 | Toshiba Corp | 半導体装置 |
| JP5619128B2 (ja) * | 2005-05-11 | 2014-11-05 | 株式会社東芝 | 半導体装置 |
| TWI273636B (en) | 2005-08-02 | 2007-02-11 | Chipmos Technologies Inc | Chip package having asymmetric molding |
-
1997
- 1997-07-29 JP JP21809897A patent/JP3688440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154685A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861734B2 (en) | Resin-molded semiconductor device | |
| JP3871486B2 (ja) | 半導体装置 | |
| US6492739B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
| US8581396B2 (en) | Semiconductor device | |
| JP5078930B2 (ja) | 半導体装置 | |
| US20240096759A1 (en) | Smds integration on qfn by 3d stacked solution | |
| US7365424B2 (en) | Microelectronic component assemblies with recessed wire bonds and methods of making same | |
| US20070262462A1 (en) | Manufacturing method of resin-molding type semiconductor device, and wiring board therefor | |
| US20020039811A1 (en) | A method of manufacturing a semiconductor device | |
| US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP3688440B2 (ja) | 半導体装置 | |
| JPH0715918B2 (ja) | 半導体チップ実装用リード構造体 | |
| JP4049782B2 (ja) | 半導体装置 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP4620710B2 (ja) | 半導体装置 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP3105200B2 (ja) | 半導体装置およびその製造方法 | |
| JP4450800B2 (ja) | 半導体装置の製造方法 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| JP3073467B2 (ja) | 樹脂封止型半導体装置 | |
| JP3197847B2 (ja) | 樹脂封止型半導体装置 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPH1027870A (ja) | 半導体装置およびその製造方法 | |
| JPH05114688A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |