JPH0715918B2 - 半導体チップ実装用リード構造体 - Google Patents

半導体チップ実装用リード構造体

Info

Publication number
JPH0715918B2
JPH0715918B2 JP2065289A JP6528990A JPH0715918B2 JP H0715918 B2 JPH0715918 B2 JP H0715918B2 JP 2065289 A JP2065289 A JP 2065289A JP 6528990 A JP6528990 A JP 6528990A JP H0715918 B2 JPH0715918 B2 JP H0715918B2
Authority
JP
Japan
Prior art keywords
resin
lead
outer lead
leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2065289A
Other languages
English (en)
Other versions
JPH03266442A (ja
Inventor
直晴 大日方
利夫 山本
満正 神家
雅史 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2065289A priority Critical patent/JPH0715918B2/ja
Priority to US07/669,519 priority patent/US5137479A/en
Publication of JPH03266442A publication Critical patent/JPH03266442A/ja
Publication of JPH0715918B2 publication Critical patent/JPH0715918B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばTAB用テープキャリヤやリードフレー
ム等、多数の導電性リードを有する半導体チップ実装用
リード構造体に関する。
〔従来の技術〕
IC化実装技術のなかで、特に多リード化・小形密度化の
顕著なものとして、TAB(Tape Automated Bonding)が
ある。
このTABは、例えば、第6図に示すように、リード構造
体としてテープキャリヤ101を用い、このテープキャリ
ヤ101にICチップ110を実装するものである。テープキャ
リヤ101は、デバイス孔104とアウターリード孔105とス
プロケット孔106とが形成されかつサポートリング107が
残存された長尺のフィルムテープ102上に、いわゆるイ
ンナーリード部108とアウターリード部109とに分別され
た多数の導電性のリードパターン103が形成されたもの
であり、各インナーリード部108はデバイス孔104内に突
出され、各アウターリード部109はアウターリード孔105
に架橋されている。そしてICチップ110が各インナーリ
ード部108にボンディングされた後、各アウターリード
部109が先端部でフィルムテープ102から切断されると共
に、いわゆるガルウイング状に成形されて、それら各ア
ウターリード部109がプリント基板等の配線パターンに
ボンディングされる。
このTABによれば、スプロケット孔106を利用してフィル
ムテープ102の高精度な送りと位置決め、多数のリード
パターン103の精緻な形成、各インナーリード部108及び
各アウターリード部109の一括ボンディング等によっ
て、多リード化・小形高密度化及び実装工程の完全自動
化等を図ることができる。
ところで、このようなTABにおいてICチップ110を樹脂封
止する場合は、従来から、第6図及び第7図に二点鎖線
で示すように、ポッティング法によって、ICチップ110
をサポートリング107上のリードパターン103部分まで樹
脂コート136で覆うものが一般的であった。
〔発明が解決しようとする課題〕
しかしながら、上述したようなポッティング法では、そ
の樹脂コート136の外周部分がサポートリング107とリー
ドパターン103とを挟み込んだ多層構造になり、樹脂が
一体化されない。このため、その部分から湿気や汚れが
侵入し易く、また樹脂コート136が剥離し易い等の問題
点があった。
そこで最近では、TABにおいても、従来のプラスチック
・パッケージと同様に、第7図に示すように、モールド
金型120を用いるトランスファ・モールド法によって樹
脂モールド137を成形して、ICチップ110を多数のアウタ
ーリード部109の根元109aを含めて樹脂封止するタイプ
に移行しつつある。これにより、樹脂モールド137の外
周部分が一体化されるので、その部分からの湿気や汚れ
の侵入、樹脂剥離等を確実に防止することができ、また
TAB方式ICを従来のプラスチック・パッケージICと同様
に取り扱うことができる。
しかしながら、TAB用のテープキャリヤ101においては、
各アウターリード部109の狭ピッチ化が図られているの
で、上述のようにモールド金型120によって樹脂モール
ド137を成形する際、第8図に示すように、上型121の挟
持面123と下型122の挟持面124とによって挟み込まれた
各アウターリード部109間には微細な間隙138が生じる。
そしてモールド成形時にモールド金型120のキャビティ1
25、126内に注入される溶融樹脂の注入圧力は非常に高
いので、上記微細な間隙138に溶融樹脂が流出し、第6
図及び第8図に示すように、各アウターリード部109間
に樹脂の滲(し)み出し139が発生するという問題点が
ある。
そして、このような微細な間隙138に滲み出た樹脂139
は、後のアウターリードボンディング時の高熱によって
容易に炭化し、各アウターリード部109間に導通を生じ
させて不良品の発生原因となる。また各アウターリード
部109間に樹脂の滲み出し139が黒く見えるものは非常に
体裁が悪く、製品価値の著しい低下にもなる。さらに樹
脂の滲み出し139は固化して樹脂バリになるので、各ア
ウターリード部109をガルウイング状に成形する際に、
その成形用金型が樹脂バリを噛むことによって摩耗し易
い。
なお、樹脂の流出は、トランスファ・モールドやインジ
ェクション・モールドにおいて溶融樹脂の粘度が低くま
た注入圧力が高い場合に発生し易いが、一旦流出した樹
脂が各アウターリード部109間の先端まで滲み出るの
は、微細な間隙138における毛細管現象が影響するとも
考えられるので、溶融樹脂の粘度や注入圧力の調整だけ
では滲み出し139を防止することが困難である。
そこで本発明は、上述したような問題点を解消するため
になされたものであり、多数のリードが樹脂モールドさ
れる際に、各リード間の間隙に樹脂が流出して有害な滲
み出しとなることを防止できるようにした半導体チップ
実装用リード構造体を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明による半導体チップ
実装用リード構造体は、多数の導電性リードの互いに隣
接する各リードの少なくとも一方のリードに、それら両
リード間の間隙に入り込む突出部を一体に形成し、これ
ら突出部によって各リード間の間隙をそれぞれラビリン
ス状(いわゆる迷路状)に屈曲させたものであく。
また、多数の導電性リードが、絶縁材フィルム上に一括
して形成されたリードパターンであってもよい。
〔作用〕
上記のように構成された半導体チップ実装用リード構造
体によれば、突出部によってラビリンス状に屈曲させた
間隙は、この間隙を流出しようとする樹脂に対して抵抗
になると共に、樹脂の流路を実質的に延長させる。従っ
て、この部分において樹脂は流出力を消失して固化する
ので、それ以上の樹脂の滲み出しが阻止される。
〔実施例〕
以下、本発明をTAB用テープキャリヤに適用した実施例
を第1図〜第5図を参照して説明する。
まず、第2図において、リード構造体であるテープキャ
リヤ1は、長尺のフィルムテープ2上に多数(例えば20
0本程度)の導電性のリードパターン3が形成されたも
のである。フィルムテープ2には、デバイス孔4とアウ
ターリード孔5とスプロケット孔6とが形成され、デバ
イス孔4とアウターリード孔5との間には、サポートリ
ング7が残存されている。各リードパターン3は、デバ
イス孔4内に突出されたインナーリード部8と、アウタ
ーリード孔5に架橋されたアウターリード部9とに分別
されている。
なお、フィルムテープ2にはポリイミド樹脂等の絶縁材
フィルムが用いられ、そのフィルムテープ2上に例えば
Cu箔をラミネートしてフォトエッチングすることによっ
て、各リードパターン3が一括して形成されている。
そして、ICチップ10の上面に形成された多数の電極が各
インナーリード部8に一括ボンディングされることによ
って、そのICチップ10が各インナーリード部8に電気的
に接続されかつ機械的に保持される。
また、本実施例のフィルムテープ2においては、アウタ
ーリード孔5の一つのコーナー部に、一対の連結部12が
所定間隔を有して架橋されている。なおこれら両連結部
12は、アウターリード孔5を形成する際に、エッチング
及びプレス加工をせずにフィルムテープ2に一体に残存
させている。
次に、第1図に示すように、上記各アウターリード部9
間の間隙38は、後述する樹脂モールド37が成形される境
界Pの外側近傍において、それぞれラビリンス状に屈曲
させた屈曲部15にて構成されている。
即ち、互いに隣接する各アウターリード部9に、それら
両アウターリード部9間の間隙38にほぼ直角状に入り込
む突出部16、17が形成されている。この例では、各アウ
ターリード部9の一側方に1本の突出部16が形成され、
他側方に2本の突出部17が形成されており、突出部16が
隣接する両突出部17の中間に位置することによって、ほ
ぼU字状の屈曲部15が構成されている。また内側の突出
部17は境界Pから離間されており、これらの間は樹脂溜
め部18となっている。
なお、突出部16、17は、各リードパターン3が一括して
形成される際に、同時に各アウターリード部9に一体に
形成される。そして各アウターリード部9の突出部16、
17が同一形状に形成されることにより、屈曲部15は各ア
ウターリード部9間の間隙38の全てに設けられる。
また、本実施例においては、各アウターリード部9の幅
aは約100μm、各間隙38の幅bは約180μmである。そ
して突出部16、17の幅cは50μm程度、屈曲部15の間隙
dは50μm程度に設定されている。また樹脂溜め部18の
長さeは100μm程度となっている。なお各アウターリ
ード部9の厚さは約37μmである。
そして、第2図において、前記各インナーリード部8に
ボンディングされたICチップ10を含めて各アウターリー
ド部9が、前記境界Pまでモールド金型20によって樹脂
モールドされる。なおモールド金型20は一度に多数個の
樹脂モールドを行うことができるものであるが、図示し
たものはその一部である。
このモールド金型20は上型21と下型22とによって構成さ
れている。そして上型21の下面及び下型22の上面はそれ
ぞれ平坦な挟持面23、24となっており、この挟持面23、
24の内方にはほぼ正方形状の凹部からなるキャビティ2
5、26が形成されている。そして挟持面23、24には、キ
ャビティ25、26の一つのコーナー部に連通するゲート溝
27、28が設けられ、ゲート溝27には注入孔29が連設され
ている。またゲート溝27、28に対向するコーナ部には排
気溝30、31が連通され、排気溝30には排気孔32が連設さ
れている。
そして、各アウターリード部9が根元9aの外方において
挟持面23と挟持面24とによって挟み込まれ、エポキシ、
シリコーン等の溶融樹脂が注入孔29及び一体化されたゲ
ート溝27、28を通してキャビティ25、26内に注入され
る。この溶融樹脂が固化することによって、第1図の境
界Pまで樹脂モールド37が成形される。なおキャビティ
25、26内の空気は、一体化された排気溝29、30及び排気
孔32を通して排出される。
ところでこの成形の際、キャビティ25、26内に注入され
た高圧(例えば70kg/cm2〜80kg/cm2)の溶融樹脂が、第
1図に示すように、各アウターリード部9間の微細な間
隙38に流出して流出樹脂39となる。ところが間隙38は突
出部16、17によってラビリンス状に屈曲させた屈曲部15
となっているので、流出樹脂39に対して抵抗になると共
に、流出樹脂39の流路を実質的に延長させる。従って、
その屈曲部15において流出樹脂39は次第に流出力を消失
して固化する。これによって、流出樹脂39が各アウター
リード部9間の間隙38において先端方向へ長く滲み出す
ことが阻止される。
また、境界Pの外側に樹脂溜め部18が存在するので、こ
の樹脂溜め部18で流出樹脂39の流出圧力が低下され、そ
の流出樹脂39が徐々に屈曲部15に流出することによっ
て、流出力が一段と弱められる。なお本実施例では、突
出部16、17によって屈曲部15が実質的に狭窄することに
なるので、この点からも流出樹脂39の流出力が弱められ
る。
なお、粘度や注入圧力により流出し易い樹脂の場合は、
二点鎖線で示すように、突出部16、17をさらに外側に形
成して、屈曲部15を延長させるとよい。この場合、境界
Pと外側の突出部17との間の距離fは550μm程度にな
るが、各アウターリード部9をガルウイング状に成形す
る際の曲げ位置はこの外側になるので、その成形には影
響がない。
ところで、樹脂モールド37が成形される際、第3図に示
すように、ゲート溝27、28の両側の挟持面23、24によっ
て、フィルムテープ2の前記一対の連結部12が挟み込ま
れる。従って、ゲート溝27、28内を通過する溶融樹脂が
挟持面23、24の間隙から流出することはなく、ゲート溝
27、28に近接する両側のアウターリード部9まで樹脂が
滲み出すことが防止される。なと、排気溝30、31に対応
するアウターリード孔5部分にも、同様な滲み出し防止
用の連結部を設けてもよい。
以上のように、樹脂モールド37の成形が行われた後、各
アウターリード部9が先端部でフィルムテープ2から切
断され、各アウターリード部9がガルウイング化用金型
によりガルウイング状に成形されて、或いはそのままの
状態で、それら各アウターリード部9がプリント基板等
の配線パターンにボンディングされる。
次に、第4図及び第5図は、突出部によりラビリンス状
に屈曲させた屈曲部の別の実施例を示すものである。
第4図においては、各アウターリード部9の突出部16が
境界Pのすぐ外側にも形成され、突出部16、17によって
境界Pのすぐ外側からほぼS字状の屈曲部15が構成され
ている。この例においては、流出樹脂39の流出力が流出
直後から屈曲部15によって弱められる。
第5図においては、各アウターリード部9の一側方のみ
に2本の突出部16が形成されることによって屈曲部15が
構成されている。この例においては、樹脂溜め部18と突
出部16とが交互に存在するので、流出樹脂39の流出圧力
が低下されて、流出力が次第に消失する。
以上、本発明の実施例に付き説明したが、本発明は実施
例に限定されることなく、本発明の技術的思想に基づい
て各種の有効な変形が可能である。
例えば、突出部及びこの突出部によりラビリンス状に屈
曲させた部分は、実施例以外にも各種の有効な形状を適
用することができる。
また、実施例では、突出部によりラビリンス状に屈曲さ
せた部分を樹脂モールドされる境界の外側近傍に設けた
が、この部分は実質的に境界の外側近傍に存在すればよ
いのであって、境界の内側から設けられていてもよい。
逆に言えば、突出部によりラビリンス状に屈曲させた部
分が境界の外側近傍に存在するように樹脂モールドすれ
ばよい。
さらに、実施例ではTAB用テープキャリヤを示したが、
本発明はリードフレーム等にも同様に適用することがで
きる。リードフレームは、例えばコバール、Fe−Ni合
金、燐青銅、銅、鉄等の金属薄板をプレス加工(場合に
よってはフォトエッチングを併用)することによって、
多数の導電性のリードが一括して形成されるものであ
る。リードフレームにおける各リードは、前述したテー
プキャリヤの各アウターリード部ほど狭ピッチ化されて
いないが、微細加工技術の進歩によって狭ピッチ化が促
進されれば、前述したように突出部によって各リード間
の間隙をそれぞれラビリンス状に屈曲させて、各リード
間の間隙における樹脂の滲み出しを防止することができ
る。
〔発明の効果〕
以上述べたように本発明によれば、半導体チップを含め
て各リードが樹脂モールドされる際に、各リード間の微
細な間隙に樹脂が流出して滲み出しとなることを未然に
防止することができる。従って、滲み出た樹脂の炭化に
よる各リード間の導通や滲み出しによる体裁の悪化をな
くすことができ、製品の品質を著しく向上させることが
できる。また各リードを外部接続に適した所定の形状に
成形する際に、従来あった樹脂バリによる成形用金型の
摩耗を防止することができる。
しかも本発明によれば、各リードが係合する多数の溝を
形成した複雑な構造のモールド金型を用いたり、モール
ド金型にパッキン類を挟み込んだりすることなく、各リ
ード自体の形状によって滲み出しを防止するので、従来
のモールド金型を変更せずに使用することができる。そ
して、突出部はリードに一体に形成されるので、各リー
ドを一括して形成する際に、その突出部も同時に形成す
ることができ、特別な工程を必要としない。
【図面の簡単な説明】
第1図〜第5図は本発明によるリード構造体をTAB用テ
ープキャリヤに適用した実施例を示すものであって、第
1図は要部の拡大平面図、第2図はテープキャリヤ及び
モールド金型の分解斜視図、第3図はモールド成形時に
おける樹脂注入ゲート部分の拡大断面図、第4図及び第
5図は別の実施例における要部の拡大平面図である。 第6図〜第8図はリード構造体の一従来例としてTAB用
テープキャリヤを示すものであって、第6図はモールド
成形された状態の一部切欠き平面図、第7図はモールド
成形時の要部の断面図、第8図は第7図VIII−VIII線で
の拡大断面図である。 なお図面に用いた符号において、 1……テープキャリヤ 2……フィルムテープ 3……リードパターン 8……インナーリード部 9……アウターリード部 10……ICチップ 15……屈曲部 16、17……突出部 20……モールド金型 37……樹脂モールド 38……間隙 39……流出樹脂 である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】多数の導電性リードが一括して形成され、
    これら各リードの一端に接続される半導体チップを含め
    て各リードが所定位置まで樹脂モールドされる半導体チ
    ップ実装用リード構造体であって、 互いに隣接する各リードの少なくとも一方のリードに、
    それら両リード間の間隙に入り込む突出部を一体に形成
    し、これら突出部によって前記各リード間の間隙をそれ
    ぞれラビリンス状に屈曲させたことを特徴とする半導体
    チップ実装用リード構造体。
  2. 【請求項2】前記多数の導電性リードが、絶縁材フィル
    ム上に一括して形成されたリードパターンであることを
    特徴とする請求項1記載の半導体チップ実装用リード構
    造体。
JP2065289A 1990-03-15 1990-03-15 半導体チップ実装用リード構造体 Expired - Lifetime JPH0715918B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2065289A JPH0715918B2 (ja) 1990-03-15 1990-03-15 半導体チップ実装用リード構造体
US07/669,519 US5137479A (en) 1990-03-15 1991-03-14 Lead structure for packaging semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2065289A JPH0715918B2 (ja) 1990-03-15 1990-03-15 半導体チップ実装用リード構造体

Publications (2)

Publication Number Publication Date
JPH03266442A JPH03266442A (ja) 1991-11-27
JPH0715918B2 true JPH0715918B2 (ja) 1995-02-22

Family

ID=13282627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2065289A Expired - Lifetime JPH0715918B2 (ja) 1990-03-15 1990-03-15 半導体チップ実装用リード構造体

Country Status (2)

Country Link
US (1) US5137479A (ja)
JP (1) JPH0715918B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04259520A (ja) * 1991-02-13 1992-09-16 Nippon Steel Corp 樹脂成形金型及びフレキシブルテープ
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Tab−集積回路
EP0692143A1 (en) * 1993-03-29 1996-01-17 National Semiconductor Corporation Plastic encapsulated integrated circuit package with fully slotted dambar
US5665296A (en) * 1994-03-24 1997-09-09 Intel Corporation Molding technique for molding plastic packages
JP2908255B2 (ja) * 1994-10-07 1999-06-21 日本電気株式会社 半導体装置
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
KR100252051B1 (ko) * 1997-12-03 2000-04-15 윤종용 휨 방지막을 구비하는 탭 테이프
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
US6319450B1 (en) * 1999-07-12 2001-11-20 Agere Systems Guardian Corp. Encapsulated circuit using vented mold
DE102006010511A1 (de) * 2006-03-07 2007-09-13 Infineon Technologies Ag Vertikale Halbleiteranordnung und Herstellungsverfahren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
JPS5753969A (en) * 1980-09-17 1982-03-31 Hitachi Ltd Semiconductor device
JPS58127356A (ja) * 1982-01-26 1983-07-29 Nippon Texas Instr Kk 半導体集積回路の樹脂封止法およびそのために用いるリ−ドフレ−ム
JPS59150458A (ja) * 1983-02-03 1984-08-28 Toshiba Corp リ−ドフレ−ム
US4504427A (en) * 1983-06-17 1985-03-12 At&T Bell Laboratories Solder preform stabilization for lead frames
JPS63107052A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd レジンモ−ルド型半導体装置用リ−ドフレ−ム
JPS63131558A (ja) * 1986-11-21 1988-06-03 Hitachi Ltd レジン封止型半導体装置用リ−ドフレ−ム
JPH01150346A (ja) * 1987-12-07 1989-06-13 Nec Corp 樹脂封止型半導体装置のリードフレーム

Also Published As

Publication number Publication date
JPH03266442A (ja) 1991-11-27
US5137479A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US6625036B1 (en) Infrared data communication module and method of making the same
US20020119603A1 (en) Semiconductor device and method of manufacturing same
US6441400B1 (en) Semiconductor device and method of fabricating the same
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JPH0783036B2 (ja) キヤリアテープ
JP3839178B2 (ja) 半導体装置
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
JP3281859B2 (ja) 混成集積回路装置の製造方法
JPH0936155A (ja) 半導体装置の製造方法
JP3688440B2 (ja) 半導体装置
JPH05211187A (ja) Icパッケージ用のモールド金型
JP2748620B2 (ja) 半導体装置
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
US20060270118A1 (en) Surface mount type semiconductor device and method of manufacturing the same
JPH0722462A (ja) 半導体パッケージ
JPS6325957A (ja) 電子素子の樹脂封止体
KR19980025869A (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 16