JP2908255B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2908255B2 JP2908255B2 JP6270308A JP27030894A JP2908255B2 JP 2908255 B2 JP2908255 B2 JP 2908255B2 JP 6270308 A JP6270308 A JP 6270308A JP 27030894 A JP27030894 A JP 27030894A JP 2908255 B2 JP2908255 B2 JP 2908255B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bonding
- lead
- semiconductor device
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
【0001】
【産業上の利用分野】本発明は、半導体チップと絶縁膜
を介して接着されたリードフレームを樹脂封止した半導
体装置に関し、特にリードフレームのインナーリード部
に絶縁層を介して半導体チップを搭載する半導体装置に
関する。
を介して接着されたリードフレームを樹脂封止した半導
体装置に関し、特にリードフレームのインナーリード部
に絶縁層を介して半導体チップを搭載する半導体装置に
関する。
【0002】
【従来の技術】半導体装置の小型・薄型化に伴い、LO
C(Lead On Chip)構造のリードフレーム
が提案された。この従来のLOC構造のパッケージにつ
いて図5、図6で説明する。図5に示すように、従来の
LOC構造はリードフレーム(2a)の裏面に、絶縁フ
ィルム(5b)の両面に接着剤(5a)を施した絶縁層
(5)を用いて半導体チップ(1)を固着している。半
導体チップ(1)と絶縁層(5)の接着剤(5a)の間
にはポリイミドコート(11)が設けられている。半導
体チップ(1)はリードフレーム(2a)とボンデング
ワイヤ(4)によって電気的に接続されている。そして
これを樹脂(10)で封止している。
C(Lead On Chip)構造のリードフレーム
が提案された。この従来のLOC構造のパッケージにつ
いて図5、図6で説明する。図5に示すように、従来の
LOC構造はリードフレーム(2a)の裏面に、絶縁フ
ィルム(5b)の両面に接着剤(5a)を施した絶縁層
(5)を用いて半導体チップ(1)を固着している。半
導体チップ(1)と絶縁層(5)の接着剤(5a)の間
にはポリイミドコート(11)が設けられている。半導
体チップ(1)はリードフレーム(2a)とボンデング
ワイヤ(4)によって電気的に接続されている。そして
これを樹脂(10)で封止している。
【0003】このLOC構造のリードフレームのボンデ
ング部は図6に示すように、絶縁層(5)上にリードフ
レームが接着され、リードフレームのボンデング部
(6)にボンデングワイヤ(4)を電気的に接続してい
る。このような、従来のLOC構造のボンデング部
(6)は絶縁層(5)との接着面積を広く取るためにイ
ンナーリードの幅拡化を行っていた。
ング部は図6に示すように、絶縁層(5)上にリードフ
レームが接着され、リードフレームのボンデング部
(6)にボンデングワイヤ(4)を電気的に接続してい
る。このような、従来のLOC構造のボンデング部
(6)は絶縁層(5)との接着面積を広く取るためにイ
ンナーリードの幅拡化を行っていた。
【0004】
【発明が解決しようとする課題】前述した従来のLOC
構造のリードフレームを用いたものでは、温度サイクル
を行った際、各構成部材の熱膨張差により、インナーリ
ード(2)のボンデング部(6)周辺と樹脂(10)と
が剥離を生じ、その剥離が起点となり、クラックが成長
し、そのクラックがボンデングワイヤ(4)に達し、ボ
ンデングワイヤ(4)が破断されるという問題があっ
た。
構造のリードフレームを用いたものでは、温度サイクル
を行った際、各構成部材の熱膨張差により、インナーリ
ード(2)のボンデング部(6)周辺と樹脂(10)と
が剥離を生じ、その剥離が起点となり、クラックが成長
し、そのクラックがボンデングワイヤ(4)に達し、ボ
ンデングワイヤ(4)が破断されるという問題があっ
た。
【0005】ボンデングワイヤ破断のメカニズムについ
て、図8(a)〜(d)で説明する。この図8(a)〜
(d)は、リードフレーム(2a)のインナーリード
(2)に絶縁層(5)を介して半導体チップ(1)が固
着され、半導体チップ(1)はボンデングワイヤ(4)
によって電気的に接続されている。そして、樹脂(1
0)で封止されているものである。図8(a)は温度サ
イクル前の状態で、ここでは剥離、クラックはないもの
である。図8(b)は温度サイクル中の状態であり、イ
ンナーリード(2)の伸縮により、インナーリード
(2)の先端に封止樹脂(10)との剥離(12)が生
じている。図8(c)は温度サイクルが進んだ状態であ
り、剥離(12)が起因となり、クラック(13)が発
生している。そしてさらに図8(d)は温度サイクルを
進めた状態であり、温度サイクルが進むとともに、クラ
ック(13)が成長して行き、ボンデングワイヤ(4)
を破断してしまうことになるものである。
て、図8(a)〜(d)で説明する。この図8(a)〜
(d)は、リードフレーム(2a)のインナーリード
(2)に絶縁層(5)を介して半導体チップ(1)が固
着され、半導体チップ(1)はボンデングワイヤ(4)
によって電気的に接続されている。そして、樹脂(1
0)で封止されているものである。図8(a)は温度サ
イクル前の状態で、ここでは剥離、クラックはないもの
である。図8(b)は温度サイクル中の状態であり、イ
ンナーリード(2)の伸縮により、インナーリード
(2)の先端に封止樹脂(10)との剥離(12)が生
じている。図8(c)は温度サイクルが進んだ状態であ
り、剥離(12)が起因となり、クラック(13)が発
生している。そしてさらに図8(d)は温度サイクルを
進めた状態であり、温度サイクルが進むとともに、クラ
ック(13)が成長して行き、ボンデングワイヤ(4)
を破断してしまうことになるものである。
【0006】前記問題を解決するため、インナーリード
の根元に貫通穴を設けたものが、特開平1−13505
5号公報で提案されている。しかし、このインナーリー
ドに貫通穴を設ける方法では、少なくともリード幅が
0.5mm程度必要になるため、リードピッチが狭くな
るボンデング部周辺に用いることは不可能である。ま
た、リードフレームの一部を狭くした例が特開平1−2
76655号公報に示されている。これはトランスファ
ーモールド型集積回路に関するもので、図7に示すよう
に、インナーリード(2)に接続された電子部品(1
1)をモールド(10)で封止したものであり、リード
フレームはチップコンデンサやチップ抵抗などの電子部
品(11)との接合部近傍に他の部品より狭い断面を有
するものである。そしてこれはインナーリード(2)に
接続された電子部品(11)への応力の低減を図ってい
るものである。
の根元に貫通穴を設けたものが、特開平1−13505
5号公報で提案されている。しかし、このインナーリー
ドに貫通穴を設ける方法では、少なくともリード幅が
0.5mm程度必要になるため、リードピッチが狭くな
るボンデング部周辺に用いることは不可能である。ま
た、リードフレームの一部を狭くした例が特開平1−2
76655号公報に示されている。これはトランスファ
ーモールド型集積回路に関するもので、図7に示すよう
に、インナーリード(2)に接続された電子部品(1
1)をモールド(10)で封止したものであり、リード
フレームはチップコンデンサやチップ抵抗などの電子部
品(11)との接合部近傍に他の部品より狭い断面を有
するものである。そしてこれはインナーリード(2)に
接続された電子部品(11)への応力の低減を図ってい
るものである。
【0007】しかし、図7に示すものは、基本的に、L
OC構造である、半導体チップと絶縁膜を介して半導体
チップが接着されたリードフレームと半導体チップから
ワイヤでリードフレーム上に電気的に接続するボンデン
グ部とを樹脂封止した構造の半導体装置とは異なるもの
である。そしてボンデング部周辺の構成材の剥離の防止
を意図するものとは異なっているものである。また、こ
の従来例をLOCに適用しようとすると、LOCで用い
られているインナーリードの絶縁層(5)と樹脂(1
0)とが剥離し易いということから、インナーリードに
おいて、できる限り絶縁層(5)をおおう必要があり、
そのまま適用することはできないものである。
OC構造である、半導体チップと絶縁膜を介して半導体
チップが接着されたリードフレームと半導体チップから
ワイヤでリードフレーム上に電気的に接続するボンデン
グ部とを樹脂封止した構造の半導体装置とは異なるもの
である。そしてボンデング部周辺の構成材の剥離の防止
を意図するものとは異なっているものである。また、こ
の従来例をLOCに適用しようとすると、LOCで用い
られているインナーリードの絶縁層(5)と樹脂(1
0)とが剥離し易いということから、インナーリードに
おいて、できる限り絶縁層(5)をおおう必要があり、
そのまま適用することはできないものである。
【0008】
【課題を解決するための手段】本発明は、絶縁膜を介し
てリ−ドフレ−ムに接着された半導体チップと前記リ−
ドフレ−ムのボンデング部とを電気的に接続し、これら
を樹脂封止した半導体装置において、前記絶縁膜上に位
置するリ−ドフレ−ムの部分に対し、ボンデングされる
部分の近傍のリ−ドフレ−ム周縁部に沿って1箇所以上
の切り欠き部を設けたことを特徴とする半導体装置であ
る。もしくは、本発明は、絶縁膜を介してリ−ドフレ−
ムに接着された半導体チップと前記リ−ドフレ−ムのボ
ンデング部とを電気的に接続し、これらを樹脂封止した
半導体装置において、前記絶縁膜上に位置する全てのリ
−ドフレ−ムの部分に対し、ボンデングされる部分の近
傍のリ−ドフレ−ム周縁部に沿って1箇所以上の切り欠
き部を設けたことを特徴とする半導体装置である。
てリ−ドフレ−ムに接着された半導体チップと前記リ−
ドフレ−ムのボンデング部とを電気的に接続し、これら
を樹脂封止した半導体装置において、前記絶縁膜上に位
置するリ−ドフレ−ムの部分に対し、ボンデングされる
部分の近傍のリ−ドフレ−ム周縁部に沿って1箇所以上
の切り欠き部を設けたことを特徴とする半導体装置であ
る。もしくは、本発明は、絶縁膜を介してリ−ドフレ−
ムに接着された半導体チップと前記リ−ドフレ−ムのボ
ンデング部とを電気的に接続し、これらを樹脂封止した
半導体装置において、前記絶縁膜上に位置する全てのリ
−ドフレ−ムの部分に対し、ボンデングされる部分の近
傍のリ−ドフレ−ム周縁部に沿って1箇所以上の切り欠
き部を設けたことを特徴とする半導体装置である。
【0009】
【作用】本発明においては、リードフレームの絶縁膜と
接着さている部分にボンデング部より狭い部分を設けた
ことにより、即ちリードフレームがインナーリード先端
及び途中のボンデング部近傍に切り欠き部を有すること
により、半導体チップと絶縁膜を介して接着されたリー
ドフレームの接着強度が向上し、また樹脂との食いつき
を向上することができ、構成材の相対的な変位を低減す
るものである。
接着さている部分にボンデング部より狭い部分を設けた
ことにより、即ちリードフレームがインナーリード先端
及び途中のボンデング部近傍に切り欠き部を有すること
により、半導体チップと絶縁膜を介して接着されたリー
ドフレームの接着強度が向上し、また樹脂との食いつき
を向上することができ、構成材の相対的な変位を低減す
るものである。
【0010】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 [実施例1]図1、図2に、本発明の一実施例を示すも
のである。図1は、本発明の実施例の半導体装置を示す
もので、半導体チップ(1)が絶縁層(5)を介してリ
ードフレームに接着されている。半導体チップ(1)は
リードフレームとそのインナーリード(2)先端のボン
デング部(6)でボンデングワイヤ(4)により電気的
に接続されている。リードフレームの絶縁層(5)と接
着されている部分には、ボンディング部(6)より狭い
部分である切り欠き部(7)を設けられている。なお、
この図中、(3)は吊りピン、(8)はモールドライ
ン、(9)はダイバー部である。
て説明する。 [実施例1]図1、図2に、本発明の一実施例を示すも
のである。図1は、本発明の実施例の半導体装置を示す
もので、半導体チップ(1)が絶縁層(5)を介してリ
ードフレームに接着されている。半導体チップ(1)は
リードフレームとそのインナーリード(2)先端のボン
デング部(6)でボンデングワイヤ(4)により電気的
に接続されている。リードフレームの絶縁層(5)と接
着されている部分には、ボンディング部(6)より狭い
部分である切り欠き部(7)を設けられている。なお、
この図中、(3)は吊りピン、(8)はモールドライ
ン、(9)はダイバー部である。
【0011】図2は第1の実施例を示す図で、図1の一
部の拡大図(模式図)である。これは、リードフレーム
の裏面に絶縁層(5)を介して半導体チップ(1)を接
着固定し、リードフレームの絶縁膜と接着さている部
分、即ちインナーリード(2)先端のボンデング部
(6)に、ボンデング部(6)より狭い部分を設けてい
る。図2の左側ではインナーリード(2)の絶縁層
(5)と接着される部分にボンデング部より狭い部分で
ある切り欠き部を有しており、中央のものはインナーリ
ード(2)先端のボンデング部(6)に切り欠き部を設
けており、また右側のものは、絶縁層(5)の上でイン
ナーリード(2)に切り欠き部を設けている。
部の拡大図(模式図)である。これは、リードフレーム
の裏面に絶縁層(5)を介して半導体チップ(1)を接
着固定し、リードフレームの絶縁膜と接着さている部
分、即ちインナーリード(2)先端のボンデング部
(6)に、ボンデング部(6)より狭い部分を設けてい
る。図2の左側ではインナーリード(2)の絶縁層
(5)と接着される部分にボンデング部より狭い部分で
ある切り欠き部を有しており、中央のものはインナーリ
ード(2)先端のボンデング部(6)に切り欠き部を設
けており、また右側のものは、絶縁層(5)の上でイン
ナーリード(2)に切り欠き部を設けている。
【0012】このようにインナーリード(2)先端のボ
ンデング部(6)に切り欠き部を設けることにより、リ
ードフレームの絶縁膜と接着さている部分と樹脂(1
0)、接着剤(5a)との密着性および食いつきが向上
する構造となる。これによりインナーリード(2)先端
のボンデング部(6)周辺の各構成材の熱膨張差による
変位量を約70%低減させることができ、各構成材間の
剥離が防止されることができる。
ンデング部(6)に切り欠き部を設けることにより、リ
ードフレームの絶縁膜と接着さている部分と樹脂(1
0)、接着剤(5a)との密着性および食いつきが向上
する構造となる。これによりインナーリード(2)先端
のボンデング部(6)周辺の各構成材の熱膨張差による
変位量を約70%低減させることができ、各構成材間の
剥離が防止されることができる。
【0013】[実施例2]図3に、第2の実施例を示す
図で、一部拡大図である。図3においては、図の左側で
はインナーリード(2)先端の絶縁層(5)と接着され
る部分で、ボンデング部(6)をはさみ込むように切り
欠き部を設け、図の中央のものはインナーリード(2)
先端のボンデング部(6)に切り欠き部を設けており、
また右側のものはインナーリード(2)先端のボンデン
グ部(6)に切り欠き部と屈曲部を設けている。このよ
うに、インナーリード(2)先端のボンデング部(6)
をはさみ込むように切り欠き部を設けることにより、ボ
ンデング部(6)周辺での各構成材の熱膨張差の変位量
を約80〜90%低減することができる。
図で、一部拡大図である。図3においては、図の左側で
はインナーリード(2)先端の絶縁層(5)と接着され
る部分で、ボンデング部(6)をはさみ込むように切り
欠き部を設け、図の中央のものはインナーリード(2)
先端のボンデング部(6)に切り欠き部を設けており、
また右側のものはインナーリード(2)先端のボンデン
グ部(6)に切り欠き部と屈曲部を設けている。このよ
うに、インナーリード(2)先端のボンデング部(6)
をはさみ込むように切り欠き部を設けることにより、ボ
ンデング部(6)周辺での各構成材の熱膨張差の変位量
を約80〜90%低減することができる。
【0014】[実施例3]図4に、第3の実施例を示す
図で、一部拡大図である。これはインナーリード(2)
の裏面に絶縁層(5)を介して半導体チップが固着され
ているものにおいて、インナーリード(2)途中にボン
デング部(6)が存在する場合、ボンデング部(6)周
辺に切り欠き部を設けて凹凸状にしている。これによ
り、ボンデング部(6)での熱膨張差による変位量が約
80%低減でき、インナーリード(2)上に発生した剥
離の伝播も切り欠き部により阻止できボンデングワイヤ
(4)の破断が防止される。
図で、一部拡大図である。これはインナーリード(2)
の裏面に絶縁層(5)を介して半導体チップが固着され
ているものにおいて、インナーリード(2)途中にボン
デング部(6)が存在する場合、ボンデング部(6)周
辺に切り欠き部を設けて凹凸状にしている。これによ
り、ボンデング部(6)での熱膨張差による変位量が約
80%低減でき、インナーリード(2)上に発生した剥
離の伝播も切り欠き部により阻止できボンデングワイヤ
(4)の破断が防止される。
【0015】以上の様に、剥離起因によるクラックの発
生を防止することにより、ボンデングワイヤ(4)の破
断が防止される。例えば温度サイクルによるワイヤの破
断不良数について、従来のLOCパッケージでは、T/
Cが700サイクルで2/20であったが、本発明のL
OCパッケージでは、T/Cが1000サイクルで0/
20で、温度サイクルによるワイヤの破断不良が生じな
かった。
生を防止することにより、ボンデングワイヤ(4)の破
断が防止される。例えば温度サイクルによるワイヤの破
断不良数について、従来のLOCパッケージでは、T/
Cが700サイクルで2/20であったが、本発明のL
OCパッケージでは、T/Cが1000サイクルで0/
20で、温度サイクルによるワイヤの破断不良が生じな
かった。
【0016】
【発明の効果】以上説明したように、本発明によれば、
LOCリードフレームのインナーリードのボンデング部
近傍に切り欠き部を有することにより、温度サイクルの
ボンデングワイヤの破断が防止でき、従来の貫通穴を用
いた場合と比較してみても、細いリード幅で優れた効果
が得られるものである。そしてLOCの構造上、接着剤
及び樹脂との食いつきを向上することにより、構成材の
相対的な変位を低減する。また発生した剥離に対して、
ボンデング部への影響を防止できるという効果を有する
ものである。
LOCリードフレームのインナーリードのボンデング部
近傍に切り欠き部を有することにより、温度サイクルの
ボンデングワイヤの破断が防止でき、従来の貫通穴を用
いた場合と比較してみても、細いリード幅で優れた効果
が得られるものである。そしてLOCの構造上、接着剤
及び樹脂との食いつきを向上することにより、構成材の
相対的な変位を低減する。また発生した剥離に対して、
ボンデング部への影響を防止できるという効果を有する
ものである。
【図1】 本発明の実施例の半導体装置を示す図。
【図2】 本発明の第1の実施例を示す図。
【図3】 本発明の第2の実施例を示す図。
【図4】 本発明の第3の実施例を示す図。
【図5】 従来のLOC構造を示す図。
【図6】 従来のLOC構造を示す図。
【図7】 従来の技術を示す図。
【図8】 ボンデングワイヤ破断のメカニズムを説明す
る図。
る図。
1 半導体チップ 2 インナーリード 2a リードフレーム 3 吊りピン 4 ボンデングワイヤ 5 絶縁層 5a 接着剤 5b 絶縁フィルム 6 ボンデング部 7 切り欠き部 8 モールドライン 9 ダイバー部 10 樹脂 11 電子部品 12 剥離 13 クラック
Claims (2)
- 【請求項1】 絶縁膜を介してリ−ドフレ−ムに接着さ
れた半導体チップと前記リ−ドフレ−ムのボンデング部
とを電気的に接続し、これらを樹脂封止した半導体装置
において、前記絶縁膜上に位置するリ−ドフレ−ムの部
分に対し、ボンデングされる部分の近傍のリ−ドフレ−
ム周縁部に沿って1箇所以上の切り欠き部を設けたこと
を特徴とする半導体装置。 - 【請求項2】 前記絶縁膜上に位置する全てのリ−ドフ
レ−ムの部分に対し、ボンデングされる部分の近傍のリ
−ドフレ−ム周縁部に沿って1箇所以上の切り欠き部を
設けたことを特徴とする請求項1に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6270308A JP2908255B2 (ja) | 1994-10-07 | 1994-10-07 | 半導体装置 |
US08/539,069 US6208017B1 (en) | 1994-10-07 | 1995-10-04 | Semiconductor device with lead-on-chip structure |
KR1019950034615A KR100249410B1 (ko) | 1994-10-07 | 1995-10-07 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6270308A JP2908255B2 (ja) | 1994-10-07 | 1994-10-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08111493A JPH08111493A (ja) | 1996-04-30 |
JP2908255B2 true JP2908255B2 (ja) | 1999-06-21 |
Family
ID=17484471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6270308A Expired - Fee Related JP2908255B2 (ja) | 1994-10-07 | 1994-10-07 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6208017B1 (ja) |
JP (1) | JP2908255B2 (ja) |
KR (1) | KR100249410B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3403699B2 (ja) * | 2000-05-31 | 2003-05-06 | 宮崎沖電気株式会社 | 半導体装置および半導体装置の製造方法 |
JP5262374B2 (ja) * | 2004-11-30 | 2013-08-14 | 日亜化学工業株式会社 | 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法 |
JP4255934B2 (ja) * | 2005-08-26 | 2009-04-22 | シャープ株式会社 | 半導体素子、および、この半導体素子を用いた電子機器 |
WO2007135707A1 (ja) | 2006-05-18 | 2007-11-29 | Nichia Corporation | 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法 |
US20150075849A1 (en) * | 2013-09-17 | 2015-03-19 | Jia Lin Yap | Semiconductor device and lead frame with interposer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01135055A (ja) | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH01276655A (ja) | 1988-04-27 | 1989-11-07 | Japan Radio Co Ltd | トランスファーモールド型集積回路 |
JPH07120743B2 (ja) * | 1988-07-07 | 1995-12-20 | 株式会社三井ハイテック | 半導体装置用リードフレーム |
EP0428652B1 (de) * | 1989-05-24 | 1997-08-06 | LAUKIEN, Günther, Prof. Dr. | Verfahren und vorrichtung zum antreiben von wasserfahrzeugen |
JPH0358462A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 樹脂封止型半導体装置 |
JPH0715918B2 (ja) * | 1990-03-15 | 1995-02-22 | 新日本製鐵株式会社 | 半導体チップ実装用リード構造体 |
JPH04165661A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 樹脂封止型半導体装置 |
JPH0582701A (ja) * | 1991-09-18 | 1993-04-02 | Sony Corp | 樹脂封止型半導体装置 |
KR100276781B1 (ko) * | 1992-02-03 | 2001-01-15 | 비센트 비. 인그라시아 | 리드-온-칩 반도체장치 및 그 제조방법 |
JP2680974B2 (ja) * | 1992-07-30 | 1997-11-19 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
JP2871987B2 (ja) * | 1993-02-03 | 1999-03-17 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
-
1994
- 1994-10-07 JP JP6270308A patent/JP2908255B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-04 US US08/539,069 patent/US6208017B1/en not_active Expired - Fee Related
- 1995-10-07 KR KR1019950034615A patent/KR100249410B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960015882A (ko) | 1996-05-22 |
US6208017B1 (en) | 2001-03-27 |
JPH08111493A (ja) | 1996-04-30 |
KR100249410B1 (ko) | 2000-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6005286A (en) | Increasing the gap between a lead frame and a semiconductor die | |
JP2957168B2 (ja) | リードフレーム及びこれを用いた半導体パッケージ | |
JPH06105721B2 (ja) | 半導体装置 | |
US20030006492A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3638750B2 (ja) | 半導体装置 | |
JP2908255B2 (ja) | 半導体装置 | |
JP2694871B2 (ja) | 半導体装置 | |
JPH03218658A (ja) | リードフレーム及び半導体装置 | |
JPH06120406A (ja) | 半導体装置 | |
US6037652A (en) | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same | |
JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2756436B2 (ja) | 半導体装置およびその製造方法 | |
JP3945184B2 (ja) | ワイヤボンディング方法 | |
JPH05308083A (ja) | 半導体装置 | |
JP2577879B2 (ja) | 半導体装置 | |
JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
JP2577880B2 (ja) | 半導体装置 | |
JP2633514B2 (ja) | 半導体装置およびその製造方法 | |
JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP2633513B2 (ja) | 半導体装置の製造方法 | |
JP3514516B2 (ja) | 半導体装置の製造方法 | |
JP2834074B2 (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置 | |
JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
JPH0714967A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961022 |
|
LAPS | Cancellation because of no payment of annual fees |