JPH0358462A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0358462A JPH0358462A JP19344389A JP19344389A JPH0358462A JP H0358462 A JPH0358462 A JP H0358462A JP 19344389 A JP19344389 A JP 19344389A JP 19344389 A JP19344389 A JP 19344389A JP H0358462 A JPH0358462 A JP H0358462A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- inner lead
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 229920005989 resin Polymers 0.000 title claims abstract description 10
- 239000011347 resin Substances 0.000 title claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000007789 sealing Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 4
- 229920000647 polyepoxide Polymers 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 241001428214 Polyides Species 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に集積度の高い大きな半
導体素子を小型パッケージ内に搭載した樹脂封止型の半
導体装置に関する． 〔従来の技術〕 従来のリードフレームを用いた樹脂封止型の半導体装置
の一例を第３図に示す． 図において、リードフレームｌ１に設けた素子搭載部１
２にＡｇペースト１３を用いて半導体素子ｌ４を固着し
ている．そして、リードフレーム１ｌの内部リードｌ５
上の一部にＡｇめっきを施してボンディング部を構成し
、このボンディング部と半導体素子ｌ４の電極バッド１
６とをＡｕ等の金属細線１７で電気接続している．その
上で、外部リード１８を除く領域を樹脂１９で封止し、
パッケージを構成している． 〔発明が解決しようとする課題〕 ところで、この種の半導体装置の外形上の寸法はＪ
Ｅ Ｄ Ｅ Ｃ （Ｊｏｉｎｔ ｏｆ Ｅｌ
ｅｃｔｒｏｎ ロｅｖｉｃｅ Ｅｎｇｉ−ｎｅｅｒ
ｉｎｇ Ｃｏｕｎｃｉｌ ）やＥ Ｉ Ａ Ｊ （Ｅｌ
ｅｃｔｒｏｎｉｃ Ｉｎ−ｄｕｓｔｒｉｅｓ Ａｓｓｏ
ｃｉａｔｉｏｎ ｏｆ Ｊａｐａｎ ）等の規格会で規
定されている．そして、上述した従来の半導体装置では
、内部リードｌ５を半導体素子１４の周囲に配設して金
属細線１７で電極パッド１６との電気接続を行うため、
その外形寸法は半導体素子１４の寸法に内部リード１５
を配設する寸法を加えた寸法以下にすることは不可能で
ある。
導体素子を小型パッケージ内に搭載した樹脂封止型の半
導体装置に関する． 〔従来の技術〕 従来のリードフレームを用いた樹脂封止型の半導体装置
の一例を第３図に示す． 図において、リードフレームｌ１に設けた素子搭載部１
２にＡｇペースト１３を用いて半導体素子ｌ４を固着し
ている．そして、リードフレーム１ｌの内部リードｌ５
上の一部にＡｇめっきを施してボンディング部を構成し
、このボンディング部と半導体素子ｌ４の電極バッド１
６とをＡｕ等の金属細線１７で電気接続している．その
上で、外部リード１８を除く領域を樹脂１９で封止し、
パッケージを構成している． 〔発明が解決しようとする課題〕 ところで、この種の半導体装置の外形上の寸法はＪ
Ｅ Ｄ Ｅ Ｃ （Ｊｏｉｎｔ ｏｆ Ｅｌ
ｅｃｔｒｏｎ ロｅｖｉｃｅ Ｅｎｇｉ−ｎｅｅｒ
ｉｎｇ Ｃｏｕｎｃｉｌ ）やＥ Ｉ Ａ Ｊ （Ｅｌ
ｅｃｔｒｏｎｉｃ Ｉｎ−ｄｕｓｔｒｉｅｓ Ａｓｓｏ
ｃｉａｔｉｏｎ ｏｆ Ｊａｐａｎ ）等の規格会で規
定されている．そして、上述した従来の半導体装置では
、内部リードｌ５を半導体素子１４の周囲に配設して金
属細線１７で電極パッド１６との電気接続を行うため、
その外形寸法は半導体素子１４の寸法に内部リード１５
を配設する寸法を加えた寸法以下にすることは不可能で
ある。
また、この場合金属細線１７の長さの最短の制約は１．
０ｍｍ以上であるため、半導体素子ｌ４と内部リード１
５との間にも所要の間隔を確保する必要がある。
０ｍｍ以上であるため、半導体素子ｌ４と内部リード１
５との間にも所要の間隔を確保する必要がある。
このため、パッケージの外形寸法は、半導体素子の外形
寸法に対して少なくとも１．０〜１．５ａｍ程度の余裕
が必要となり、その分パッケージに搭載できる半導体素
子の大きさに制限を受けるという問題がある。
寸法に対して少なくとも１．０〜１．５ａｍ程度の余裕
が必要となり、その分パッケージに搭載できる半導体素
子の大きさに制限を受けるという問題がある。
本発明は小型のパッケージに可及的に大きな外形寸法の
半導体素子を搭載可能にした半導体装置を提供すること
を目的とする。
半導体素子を搭載可能にした半導体装置を提供すること
を目的とする。
本発明の半導体装置は、リードフレームの内部リードを
半導体素子の電極パッド等と干渉しない形状に形成し、
かつこの内部リードの裏面に前記半導体素子を固着し、
該半導体素子の電極パッドと内部リードとを金属細線で
電気接続した上でこれらを樹脂封止してパッケージを構
成している。
半導体素子の電極パッド等と干渉しない形状に形成し、
かつこの内部リードの裏面に前記半導体素子を固着し、
該半導体素子の電極パッドと内部リードとを金属細線で
電気接続した上でこれらを樹脂封止してパッケージを構
成している。
この構或では、半導体素子の上側を利用して内部リード
を配設し、かつこの半導体素子の上側位置において電極
パッドと内部リードとを金属細線で電気接続でき、半導
体素子の周辺に内部リードを配設する必要を無くし、パ
ッケージ寸法に対する半導体素子寸法を可及的に大きく
する。
を配設し、かつこの半導体素子の上側位置において電極
パッドと内部リードとを金属細線で電気接続でき、半導
体素子の周辺に内部リードを配設する必要を無くし、パ
ッケージ寸法に対する半導体素子寸法を可及的に大きく
する。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の一部破断斜視図である。
リードフレーム１は内部リード２と外部リード３を有し
ており、内部リード２のポンディング部にはＡｇめっき
を施してある。また、この内部リード２の下側面には半
導体素子４を当接し、エボキシ樹脂からなる接着剤７を
用いて内部り一ド２に接着している．このとき、内部リ
ード２は半導体素子４の電極パッド５と干渉しないよう
な形状に形成している．そして、半導体素子４の電極パ
ッド５と内部リード２のボンディング部とを金属細線６
で電気接続している．更に、外部リード３を除く部分を
樹脂８で封止して小型パッケージを構成している．なお
、外部リード３には半田めっきを施し、所定の形状に曲
げ加工している．この構成の半導体装置では、内部リー
ド２は半導体素子４の電極バッド５と干渉しない形状で
半導体素子４の上側に配設し、かつこの内部リード２で
半導体素子４を固定するとともに、金属細線６による電
気接続を行っているので、半導体素子４の上側領域が有
効に利用できることになる．したがって、所要の金属細
線の長さを確保した上で内部リードを半導体素子の周囲
に配設する必要がなくなり、半導体素子４をパッケージ
の樹脂８の寸法に近い寸法のものまで搭載することが可
能となり、高集積化が実現できる。
ており、内部リード２のポンディング部にはＡｇめっき
を施してある。また、この内部リード２の下側面には半
導体素子４を当接し、エボキシ樹脂からなる接着剤７を
用いて内部り一ド２に接着している．このとき、内部リ
ード２は半導体素子４の電極パッド５と干渉しないよう
な形状に形成している．そして、半導体素子４の電極パ
ッド５と内部リード２のボンディング部とを金属細線６
で電気接続している．更に、外部リード３を除く部分を
樹脂８で封止して小型パッケージを構成している．なお
、外部リード３には半田めっきを施し、所定の形状に曲
げ加工している．この構成の半導体装置では、内部リー
ド２は半導体素子４の電極バッド５と干渉しない形状で
半導体素子４の上側に配設し、かつこの内部リード２で
半導体素子４を固定するとともに、金属細線６による電
気接続を行っているので、半導体素子４の上側領域が有
効に利用できることになる．したがって、所要の金属細
線の長さを確保した上で内部リードを半導体素子の周囲
に配設する必要がなくなり、半導体素子４をパッケージ
の樹脂８の寸法に近い寸法のものまで搭載することが可
能となり、高集積化が実現できる。
例えば、２６Ｐ３００ａ＋ｉ ｌスモールアウトライン
Ｊリードの場合、従来では幅が４ ． ５ ｍ ，長さ
ｌ５一程度の半導体素子が限界であったが、本発明では
幅が６．５ｍ，長さ１５ｍ程度の半導体素子の搭載が可
能となる． 第２図は本発明の第２実施例の一部破断斜視図であり、
第１実施例と同一部分には同一符号を付してある。
Ｊリードの場合、従来では幅が４ ． ５ ｍ ，長さ
ｌ５一程度の半導体素子が限界であったが、本発明では
幅が６．５ｍ，長さ１５ｍ程度の半導体素子の搭載が可
能となる． 第２図は本発明の第２実施例の一部破断斜視図であり、
第１実施例と同一部分には同一符号を付してある。
リードフレームｌの内部リード２にＡｇめっきを施し、
その下側に半導体素子４を固定している。
その下側に半導体素子４を固定している。
この場合、内部リード２の裏面に、３０〜１００μｍの
ポリイξド基体の両面に１０〜４０μｍのエボキシ樹脂
をコーティングしたエボキシ樹脂の接着層を予め加熱硬
化により固定しておく。また、半導体素子４はボリイ壽
ド７Ａを塗布し、フォトエッチング技術で電極パッド５
部のみポリイξドを除去しておく．そして、リードフレ
ーム１の接着剤を利用し、半導体素子４を加熱硬化させ
固着させる。
ポリイξド基体の両面に１０〜４０μｍのエボキシ樹脂
をコーティングしたエボキシ樹脂の接着層を予め加熱硬
化により固定しておく。また、半導体素子４はボリイ壽
ド７Ａを塗布し、フォトエッチング技術で電極パッド５
部のみポリイξドを除去しておく．そして、リードフレ
ーム１の接着剤を利用し、半導体素子４を加熱硬化させ
固着させる。
なお、半導体素子４の裏面にもボリイξドを施すと、リ
ードフレーム１との密着性が向上し、製品の信頼性が向
上する。
ードフレーム１との密着性が向上し、製品の信頼性が向
上する。
しかる上で、第１実施例と同様に半導体素子４の電極バ
ッド５と内部リード２とを金属細線６で結線し、かつ樹
脂８で封止し、外部リード３に半田めっきを施して所定
の形状に加工することで半導体装置が完威される。
ッド５と内部リード２とを金属細線６で結線し、かつ樹
脂８で封止し、外部リード３に半田めっきを施して所定
の形状に加工することで半導体装置が完威される。
この構或においても、半導体素子４の上側を有効に利用
して内部リード２を形成しているので、所要の金属細線
６の長さを保持した上で、可及的に大きな半導体素子を
搭載することが可能となる．〔発明の効果］ 以上説明したように本発明は、内部リードの裏面に前記
半導体素子を固着し、この半導体素子の電極パンドと内
部リードとを金属細線で電気接続しているので、半導体
素子の上側位置において電極パッドと内部リードとを金
属細線で電気接続でき、半導体素子の周辺に内部リード
を配設する必要を無くし、パッケージ寸法に対する半導
体素子寸法を可及的に大きくでき、小型でかつ高集積な
半導体装置を構成することができる。
して内部リード２を形成しているので、所要の金属細線
６の長さを保持した上で、可及的に大きな半導体素子を
搭載することが可能となる．〔発明の効果］ 以上説明したように本発明は、内部リードの裏面に前記
半導体素子を固着し、この半導体素子の電極パンドと内
部リードとを金属細線で電気接続しているので、半導体
素子の上側位置において電極パッドと内部リードとを金
属細線で電気接続でき、半導体素子の周辺に内部リード
を配設する必要を無くし、パッケージ寸法に対する半導
体素子寸法を可及的に大きくでき、小型でかつ高集積な
半導体装置を構成することができる。
第１図は本発明の第工実施例の一部破断斜視図、第２図
は本発明の第２実施例の一部破断斜視図、第３図は従来
の半導体装置の一部破断斜視図である。 １・・・リードフレーム、２・・・内部リード、３・・
・外部リード、４・・・半導体素子、５・・・電極パッ
ド、６・・・金属細線、７・・・接着剤、７Ａ・・・ポ
リイミド、８・・・樹脂、１１・・・リードフレーム、
１２・・・素子搭載部、１３・・・Ａｇペースト、１４
・・・半導体素子、ｌ５・・・内部リード、１６・・・
電極パッド、１７・・・金属細線、１日・・・外部リー
ド、１つ・・・樹脂。 第 ｌ 図 第 ２ 図
は本発明の第２実施例の一部破断斜視図、第３図は従来
の半導体装置の一部破断斜視図である。 １・・・リードフレーム、２・・・内部リード、３・・
・外部リード、４・・・半導体素子、５・・・電極パッ
ド、６・・・金属細線、７・・・接着剤、７Ａ・・・ポ
リイミド、８・・・樹脂、１１・・・リードフレーム、
１２・・・素子搭載部、１３・・・Ａｇペースト、１４
・・・半導体素子、ｌ５・・・内部リード、１６・・・
電極パッド、１７・・・金属細線、１日・・・外部リー
ド、１つ・・・樹脂。 第 ｌ 図 第 ２ 図
Claims (1)
- １、リードフレームの内部リードを半導体素子の電極パ
ッド等と干渉しない形状に形成し、かつこの内部リード
の裏面に前記半導体素子を固着し、該半導体素子の電極
パッドと内部リードとを金属細線で電気接続した上でこ
れらを樹脂封止してパッケージを構成したことを特徴と
する樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19344389A JPH0358462A (ja) | 1989-07-26 | 1989-07-26 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19344389A JPH0358462A (ja) | 1989-07-26 | 1989-07-26 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358462A true JPH0358462A (ja) | 1991-03-13 |
Family
ID=16308077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19344389A Pending JPH0358462A (ja) | 1989-07-26 | 1989-07-26 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358462A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111493A (ja) * | 1994-10-07 | 1996-04-30 | Nec Corp | 半導体装置 |
-
1989
- 1989-07-26 JP JP19344389A patent/JPH0358462A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111493A (ja) * | 1994-10-07 | 1996-04-30 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0358462A (ja) | 樹脂封止型半導体装置 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH03278451A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JPH034543A (ja) | 半導体装置 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JP3003653B2 (ja) | ボールグリッドアレイ型半導体装置 | |
| JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS6224654A (ja) | 半導体パツケ−ジ | |
| JPH0437050A (ja) | 樹脂封止型半導体装置 | |
| JPH0526761Y2 (ja) | ||
| JPH0143872Y2 (ja) | ||
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH0448769A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH027469Y2 (ja) | ||
| JPS63248155A (ja) | 半導体装置 | |
| JPH03276788A (ja) | 集積回路搭載用セラミックス基板 | |
| JPH0436115Y2 (ja) | ||
| JPS635253Y2 (ja) |