JPS635253Y2 - - Google Patents
Info
- Publication number
- JPS635253Y2 JPS635253Y2 JP1982079997U JP7999782U JPS635253Y2 JP S635253 Y2 JPS635253 Y2 JP S635253Y2 JP 1982079997 U JP1982079997 U JP 1982079997U JP 7999782 U JP7999782 U JP 7999782U JP S635253 Y2 JPS635253 Y2 JP S635253Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- auxiliary plate
- lead frame
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000011810 insulating material Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案はリードフレームに高集積度半導体素子
を搭載し、封止してなる半導体装置に関する。
を搭載し、封止してなる半導体装置に関する。
(b) 技術の背景
近年半導体素子は微細加工技術の発展に伴い、
高密度集積化されより小型化の傾向にある。LSI
化が進むにつれて、チツプレベルでは勿論のこ
と、パツケージレベルでの高密度化も重要な課題
となつている。パツケージ構造として耐熱性絶縁
基板上にメタライゼーシヨンを施し半導体素子を
マウントし、前記基板と同一材のセラミツク或は
金属材のキヤツプでハーメチツクシール構造とす
るセラミツクパツケージがある。これに対し量産
的で安価な樹脂封止形等があり、パツシベーシヨ
ン技術の向上封止樹脂の改善等により一般のIC
からLSIまで広範囲に用いられている。
高密度集積化されより小型化の傾向にある。LSI
化が進むにつれて、チツプレベルでは勿論のこ
と、パツケージレベルでの高密度化も重要な課題
となつている。パツケージ構造として耐熱性絶縁
基板上にメタライゼーシヨンを施し半導体素子を
マウントし、前記基板と同一材のセラミツク或は
金属材のキヤツプでハーメチツクシール構造とす
るセラミツクパツケージがある。これに対し量産
的で安価な樹脂封止形等があり、パツシベーシヨ
ン技術の向上封止樹脂の改善等により一般のIC
からLSIまで広範囲に用いられている。
樹脂封止型を代表例として述べるとこの方法は
プレス成形された多連のリードフレームに半導体
素子を一度にマウントし、ワイヤボンデングした
後、エポキシ系又はシリコン系樹脂で多数個一度
にモールドするものである。
プレス成形された多連のリードフレームに半導体
素子を一度にマウントし、ワイヤボンデングした
後、エポキシ系又はシリコン系樹脂で多数個一度
にモールドするものである。
このように高集積度半導体においても量産に有
利で安価なパツケージ構造とすることが重要な課
題となつている。
利で安価なパツケージ構造とすることが重要な課
題となつている。
(c) 従来技術と問題点
半導体素子の集積度が増大するに伴い、素子面
積も大きくなつており、素子の外部接続用パツド
とパツケージのリード端子の配置を適切に設計す
ることが重要になつてきている。
積も大きくなつており、素子の外部接続用パツド
とパツケージのリード端子の配置を適切に設計す
ることが重要になつてきている。
特にメモリセル領域を有する半導体素子では、
該素子の外部接続用のパツドを対向する２辺に設
けるため狭い領域となり更に困難となる。具体例
を第１図に示す。
該素子の外部接続用のパツドを対向する２辺に設
けるため狭い領域となり更に困難となる。具体例
を第１図に示す。
第１図は従来例におけるメモリ半導体素子を接
続するリードフレームの構成を示す図である。
続するリードフレームの構成を示す図である。
第２図は接続部の拡大図である。図において、
１は半導体素子、２はダイステージ、３はワイ
ヤ、４はリード、５は樹脂成形の巾寸法（Ｗ）、
６は長さ寸法（Ｌ）をそれぞれ示す。
１は半導体素子、２はダイステージ、３はワイ
ヤ、４はリード、５は樹脂成形の巾寸法（Ｗ）、
６は長さ寸法（Ｌ）をそれぞれ示す。
半導体素子１をリードフレームのダイステージ
２にマウントし、半導体素子１に設けた入出力用
パツドとリード４を金やアルミでなるワイヤ３で
ボンデング接続する。
２にマウントし、半導体素子１に設けた入出力用
パツドとリード４を金やアルミでなるワイヤ３で
ボンデング接続する。
前述したようにセル領域を有する半導体素子１
にあつては、パツドは対向する二辺に設けてあ
り、リードフレームはリードの一部を迂回させて
図のように接続する。
にあつては、パツドは対向する二辺に設けてあ
り、リードフレームはリードの一部を迂回させて
図のように接続する。
更に集積度が増し素子数が増加するに従いリー
ドフレームの構成は更に複雑となりワイヤボンデ
イング接続に限界を生ずる即ち第２図に示すよう
に１エリヤに存在するリード４をそれぞれＡ〜Ｄ
と呼称すれば、Ｄリードに接続するワイヤ３はＣ
リードに接近し接触する惧れを生ずる。しかもワ
イヤ３には余長としてある程度のたるみを持たせ
ており樹脂封止に際して変位し接触することも考
えられる。集積度が増加し半導体素子１の拡大方
向に樹脂成形の巾寸法（Ｗ）５は一定長に規定さ
れ、長さ寸法（Ｌ）６方向に拡がるためかゝる傾
向は益々顕著となり例えば更にリードＥを増すこ
とによりパツドに接続する順位をＤ，Ｅそれぞれ
入れかえてもＥリードのワイヤはＤリードに接触
する。
ドフレームの構成は更に複雑となりワイヤボンデ
イング接続に限界を生ずる即ち第２図に示すよう
に１エリヤに存在するリード４をそれぞれＡ〜Ｄ
と呼称すれば、Ｄリードに接続するワイヤ３はＣ
リードに接近し接触する惧れを生ずる。しかもワ
イヤ３には余長としてある程度のたるみを持たせ
ており樹脂封止に際して変位し接触することも考
えられる。集積度が増加し半導体素子１の拡大方
向に樹脂成形の巾寸法（Ｗ）５は一定長に規定さ
れ、長さ寸法（Ｌ）６方向に拡がるためかゝる傾
向は益々顕著となり例えば更にリードＥを増すこ
とによりパツドに接続する順位をＤ，Ｅそれぞれ
入れかえてもＥリードのワイヤはＤリードに接触
する。
(d) 考案の目的
本考案の目的は上記の点に鑑み、ボンデイング
パツドが高密度に配置された高集積度半導体素子
においても、ワイヤの不要な接触が生ずることの
ない半導体装置の提供にある。
パツドが高密度に配置された高集積度半導体素子
においても、ワイヤの不要な接触が生ずることの
ない半導体装置の提供にある。
(e) 考案の構成
上記目的は本考案によれば、リードフレームに
形成されて先端部を半導体素子の周囲に配列し半
導体素子にワイヤボンデイングで接続される複数
のリードの中の所定のリードが、その先端部に接
合された補助プレートを具え、その補助プレート
が、隣接するリードのボンデイング領域を外した
領域上に絶縁物の介在により電気的に絶縁されて
延在し、この延在部が上記所定のリードのボンデ
イング領域となつているようにすることによつて
達せられる。
形成されて先端部を半導体素子の周囲に配列し半
導体素子にワイヤボンデイングで接続される複数
のリードの中の所定のリードが、その先端部に接
合された補助プレートを具え、その補助プレート
が、隣接するリードのボンデイング領域を外した
領域上に絶縁物の介在により電気的に絶縁されて
延在し、この延在部が上記所定のリードのボンデ
イング領域となつているようにすることによつて
達せられる。
(f) 考案の実施例
以下本考案の実施例を図面により詳述する。
第３図は本考案の一実施例である補助プレート
を取付けたリードフレーム構造を示す図である。
を取付けたリードフレーム構造を示す図である。
第４図はＡ−A′断面図である。
複数個のリード１４のうちＣ、Ｄリードにまた
がりリードフレームと同一部材でなる鉄又は銅合
金の補助プレート１５をＤリード面にメツキ層
（Ag）を介して熱圧着するか、又はスポツト溶接
する。他の方法として凹凸嵌合で固定することも
可能である。
がりリードフレームと同一部材でなる鉄又は銅合
金の補助プレート１５をＤリード面にメツキ層
（Ag）を介して熱圧着するか、又はスポツト溶接
する。他の方法として凹凸嵌合で固定することも
可能である。
一方補助プレート１５がＣリードに接する面に
は絶縁特性に優れた絶縁樹脂１６を塗布し絶縁す
る。他の方法として最近多用されている絶縁テー
プを貼着する簡易的方法も可能である。
は絶縁特性に優れた絶縁樹脂１６を塗布し絶縁す
る。他の方法として最近多用されている絶縁テー
プを貼着する簡易的方法も可能である。
このように形成される補助プレート１５はＤリ
ードのボンデイング領域をＣリードと重なる位置
へ移す補正用リードとすることができ、半導体素
子の所定のパツドにワイヤボンデイングすること
により隣接するＣリードに接触することなく接続
が可能となる。
ードのボンデイング領域をＣリードと重なる位置
へ移す補正用リードとすることができ、半導体素
子の所定のパツドにワイヤボンデイングすること
により隣接するＣリードに接触することなく接続
が可能となる。
更にこの補助プレートを追加形成することによ
りリードフレームのパターン増設が可能となり、
従来のリードフレームを用いて形成する樹脂封止
型及びサーテイブ型のパツケージ構造にも使用で
きその応用範囲は広い。
りリードフレームのパターン増設が可能となり、
従来のリードフレームを用いて形成する樹脂封止
型及びサーテイブ型のパツケージ構造にも使用で
きその応用範囲は広い。
第５図は本考案の他の実施例である補助プレー
トを取付けるめ固定構造を示す図である。
トを取付けるめ固定構造を示す図である。
補助プレート１５を段付形状とし、凸部を形成
する突起１５ａ，１５ｂを設け、下面に絶縁テー
プ１６′を図のように貼着する。リード１４Ｄに
は、凹部をなす嵌合孔１４ａ，１４ｂを設け、プ
レス押圧して嵌合により接合する。隣接するリー
ド１４Ｃには接着テープ１６′により絶縁される。
する突起１５ａ，１５ｂを設け、下面に絶縁テー
プ１６′を図のように貼着する。リード１４Ｄに
は、凹部をなす嵌合孔１４ａ，１４ｂを設け、プ
レス押圧して嵌合により接合する。隣接するリー
ド１４Ｃには接着テープ１６′により絶縁される。
このような取付により比較的容易に得られる簡
易構造とすることができる。
易構造とすることができる。
(g) 考案の効果
以上詳細に説明したように本考案のリードフレ
ーム構造とすることによりリードのワイヤボンデ
イング領域を隣接するリードと重なる位置に設け
ることができるため電極パツドが高密度に配置さ
れたメモリセル領域を有する半導体素子に対して
もワイヤの不要な接触が生ずることのないように
することが可能となり量産的で安価な樹脂封止又
はサーデイブ形のパツケージ構造とすることがで
きる優れた効果がある。
ーム構造とすることによりリードのワイヤボンデ
イング領域を隣接するリードと重なる位置に設け
ることができるため電極パツドが高密度に配置さ
れたメモリセル領域を有する半導体素子に対して
もワイヤの不要な接触が生ずることのないように
することが可能となり量産的で安価な樹脂封止又
はサーデイブ形のパツケージ構造とすることがで
きる優れた効果がある。
第１図は従来例におけるメモリ半導体素子を接
続するリードフレームの構成を示す図、第２図は
第１図の接続部を示す拡大図、第３図は本考案の
一実施例である補助プレートを取付けたリードフ
レーム構造を示す図、第４図は第１図のＡ−
A′断面図、第５図は本考案の他の実施例である
補助プレートを取付けるめ固定構造を示す図で
ある。 図において、１４はリード、１５は補助プレー
ト、１６は絶縁樹脂、１６′は絶縁テープ、１５
ａ，１５ｂは突起、１４ａ，１４ｂは嵌合孔を示
す。
続するリードフレームの構成を示す図、第２図は
第１図の接続部を示す拡大図、第３図は本考案の
一実施例である補助プレートを取付けたリードフ
レーム構造を示す図、第４図は第１図のＡ−
A′断面図、第５図は本考案の他の実施例である
補助プレートを取付けるめ固定構造を示す図で
ある。 図において、１４はリード、１５は補助プレー
ト、１６は絶縁樹脂、１６′は絶縁テープ、１５
ａ，１５ｂは突起、１４ａ，１４ｂは嵌合孔を示
す。
Claims (1)
- リードフレームに形成されて先端部を半導体素
子の周囲に配列し半導体素子にワイヤボンデイン
グで接続される複数のリードの中の所定のリード
が、その先端部に接合された補助プレートを具
え、その補助プレートが、隣接するリードのボン
デイング領域を外した領域上に絶縁物の介在によ
り電気的に絶縁されて延在し、この延在部が上記
所定のリードのボンデイング領域となつているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7999782U JPS58182437U (ja) | 1982-05-31 | 1982-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7999782U JPS58182437U (ja) | 1982-05-31 | 1982-05-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182437U JPS58182437U (ja) | 1983-12-05 |
| JPS635253Y2 true JPS635253Y2 (ja) | 1988-02-12 |
Family
ID=30089156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7999782U Granted JPS58182437U (ja) | 1982-05-31 | 1982-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182437U (ja) |
-
1982
- 1982-05-31 JP JP7999782U patent/JPS58182437U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58182437U (ja) | 1983-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| KR100674548B1 (ko) | 반도체 장치 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH1056098A (ja) | 半導体装置及びその製造方法 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS635253Y2 (ja) | ||
| JPS59207646A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JP2691799B2 (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0411761A (ja) | 樹脂封止型半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP3506341B2 (ja) | 半導体装置 | |
| JPH11354673A (ja) | 半導体装置 | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JPS635250Y2 (ja) | ||
| JP3468447B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04320052A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS63152160A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH04106941A (ja) | 樹脂封止型半導体装置 | |
| JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 | |
| JPH0982840A (ja) | Ｐｂｇａ半導体装置 | |
| JPS639372B2 (ja) |