JPS635250Y2 - - Google Patents

Info

Publication number
JPS635250Y2
JPS635250Y2 JP1982097581U JP9758182U JPS635250Y2 JP S635250 Y2 JPS635250 Y2 JP S635250Y2 JP 1982097581 U JP1982097581 U JP 1982097581U JP 9758182 U JP9758182 U JP 9758182U JP S635250 Y2 JPS635250 Y2 JP S635250Y2
Authority
JP
Japan
Prior art keywords
external lead
resin
chip
external
lead area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982097581U
Other languages
English (en)
Other versions
JPS592155U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1982097581U priority Critical patent/JPS592155U/ja
Publication of JPS592155U publication Critical patent/JPS592155U/ja
Application granted granted Critical
Publication of JPS635250Y2 publication Critical patent/JPS635250Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案はミニフラツトパツケージ形集積回路等
に代表される高密度実装用の小形の樹脂封止集積
回路に関して、気密性、半田耐熱性の良好なもの
を提供するものである。
樹脂封止の半導体素子は、安価なばかりでな
く、製造方法が容易、量産性が優れていること等
によつて近年数多く提供されている。しかし、こ
の種の半導体素子は気密性の点で、メタル等のハ
ーメチツクシール構造にくらべて、劣ることはよ
く知られており、高温多湿の雰囲気中で特性劣化
を生ずることがある。これは樹脂と外部リード等
の金属との界面を侵入し、半導体チツプに到達し
た水等の不純物による影響が主要因となつてい
る。従つて、樹脂封止半導体素子の気密性は水分
を入りにくくすること、すなわち、樹脂と金属と
の密着性の改善及び、チツプと外界との間の樹脂
−金属界面の沿面距離を長くすることによつて良
好にすることができる。しかし、従来のミニフラ
ツトパツケージ形集積回路等の高密度実装用の素
子では上記沿面距離がひじように短かくなつてお
り、必ずしも充分な気密性を得ていない。
また、樹脂封止形の素子では樹脂とチツプ(シ
リコンチツプ)との熱膨張係数の差によつて発生
する高温時のチツプへのストレスにより、チツプ
のサイズが大きい場合には、チツプワレを起す様
な不具合も生じ実装時の外部リードへの半田付け
の際には注意を要している。
本考案はミニフラツトパツケージ形集積回路に
代表される高密度実装用の小形樹脂封止集積回路
において、上述の問題点を解決するものである。
本考案の特徴は、樹脂封止形の高密度実装用小
形集積回路において、パツケージ裏の周辺部を中
心部にくらべ厚くし、チツプよりボンデイングワ
イヤにより接続された外部リードをパツケージ内
にて垂直に曲げ、パツケージ裏の周辺部の下方側
面よりリードが取り出せる様に樹脂でモールドし
た樹脂封止集積回路にある。
以下、図面を参照しながら、本考案を説明す
る。
従来の小形樹脂封止集積回路の構造は、第1図
に示す様に、外部リードがパツケージの側面より
取り出され、外部リード−樹脂界面の距離に限度
があつた。また、外部リードとチツプとの距離が
短いため、実装時の外部リード半田付けによる熱
ストレスがチツプに加わりやすく、またプリント
配線基板等の実装面を予熱した状態で、その上に
集積回路を載せて実装する場合には、パツケージ
裏面から伝わる熱によつて、更にチツプへのスト
レスは著しいものとなつていた。本考案は第2図
に示す様に、第1図と同一の実装面積であるが、
パツケージ裏面周辺部を中心部より厚くし、外部
リードをパツケージ裏面の周辺部の下方側面より
取り出される様に樹脂モールドした構造のもの
で、外部リード−樹脂界面の距離を長くすること
が可能となり、従来の小形樹脂封止集積回路にく
らべて良好な気密性を得ることができる。また、
外部リードとチツプとの距離が長くなること及び
チツプ直下のパツケージ裏面部が、実装面より浮
くため、すなわち、実装面に載るのはパツケージ
裏面周辺部のみのため実装時の熱ストレスは緩和
されることとなる。なお、本考案の構造におい
て、パツケージ裏面の周辺部の樹脂量を増し、更
に厚くすれば、より効果的となる。
以上の様に、本考案の小形樹脂封止集積回路に
よれば、従来の高密度実装用の小形樹脂封止集積
回路にくらべ気密性、実装時の半田耐熱性にすぐ
れたものを得ることが可能である。
【図面の簡単な説明】
第1図は従来の小形樹脂封止集積回路(ミニフ
ラツトパツケージタイプ)の断面図、第2図は本
考案の実施例断面図、である。 なお図において、1……集積回路チツプ、2…
…樹脂、3……外部リード、4……ボンデイング
ワイヤ、である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体チツプと、該半導体チツプを搭載するチ
    ツプ搭載部と、該チツプ搭載部の周辺に設けら
    れ、前記半導体チツプとボンデイングワイヤーに
    より接続され前記チツプ搭載部と同一平面内にあ
    る第1の外部リード領域と該第1の外部リード領
    域とは垂直方向に設けられその一端が前記第1の
    外部リード領域に連なる第2の外部リード領域と
    該第2の外部リード領域の他端にその一端が連な
    り該第2の外部リード領域に対して前記第1の外
    部リード領域とは反対方向に設けられた第3の外
    部領域とをそれぞれ有する複数の外部リードと、
    前記半導体チツプ、前記チツプ搭載部、前記ボン
    デイングワイヤ及び前記複数の外部リードのそれ
    ぞれの少なくとも前記第1の外部リード領域と前
    記第2の外部リード領域とを封止し、前記チツプ
    搭載部下部のその中央部には凹部を有し、前記第
    3の外部リード領域をその側面より露出する樹脂
    外装とを有することを特徴とする樹脂封止集積回
    路。
JP1982097581U 1982-06-29 1982-06-29 樹脂封止集積回路 Granted JPS592155U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982097581U JPS592155U (ja) 1982-06-29 1982-06-29 樹脂封止集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982097581U JPS592155U (ja) 1982-06-29 1982-06-29 樹脂封止集積回路

Publications (2)

Publication Number Publication Date
JPS592155U JPS592155U (ja) 1984-01-09
JPS635250Y2 true JPS635250Y2 (ja) 1988-02-12

Family

ID=30232052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982097581U Granted JPS592155U (ja) 1982-06-29 1982-06-29 樹脂封止集積回路

Country Status (1)

Country Link
JP (1) JPS592155U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181310B2 (ja) * 2010-06-24 2013-04-10 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414659A (en) * 1977-07-05 1979-02-03 Matsushita Electric Ind Co Ltd Astable multivibrator
JPS57176751A (en) * 1981-04-22 1982-10-30 Toshiba Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414659A (en) * 1977-07-05 1979-02-03 Matsushita Electric Ind Co Ltd Astable multivibrator
JPS57176751A (en) * 1981-04-22 1982-10-30 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JPS592155U (ja) 1984-01-09

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5710695A (en) Leadframe ball grid array package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US5293301A (en) Semiconductor device and lead frame used therein
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5521429A (en) Surface-mount flat package semiconductor device
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JPH05326735A (ja) 半導体装置及びその製造方法
JPH0342496B2 (ja)
KR0157857B1 (ko) 반도체 패키지
JP2905609B2 (ja) 樹脂封止型半導体装置
JPS635250Y2 (ja)
JP2691799B2 (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
JPS59207646A (ja) 半導体装置およびリ−ドフレ−ム
JP2908330B2 (ja) リードフレーム,半導体装置及び半導体装置の製造方法
JPH0661408A (ja) 表面実装型半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
KR20030083561A (ko) 수지밀봉형 반도체장치
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH11289031A (ja) 半導体装置及びその製造方法
JPS645893Y2 (ja)