JPH11289031A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11289031A
JPH11289031A JP10104148A JP10414898A JPH11289031A JP H11289031 A JPH11289031 A JP H11289031A JP 10104148 A JP10104148 A JP 10104148A JP 10414898 A JP10414898 A JP 10414898A JP H11289031 A JPH11289031 A JP H11289031A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
package
conductor
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10104148A
Other languages
English (en)
Inventor
Norihito Umehara
則人 梅原
Chikara Azuma
千賀良 東
Hiroyuki Sano
裕幸 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP10104148A priority Critical patent/JPH11289031A/ja
Publication of JPH11289031A publication Critical patent/JPH11289031A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【課題】 熱収縮によるパッケージの反りを最小限に抑
える。 【解決手段】本発明の半導体装置は、半導体チップ１、
導体リード３、導体ワイヤ５及びこれらを封止する好ま
しくはモールド樹脂からなるパッケージ材７を備える。
半導体チップ１は、主面の周囲に電極パッド１ａの列を
有する。導体リード３は、半導体チップを外部へ電気的
に接続するためのものであり、導体ワイヤ５によって電
極パッド１ａと接続される。パッケージ材７は、導体リ
ード３の一部を外部に露出して半導体チップ、導体リー
ド及び導体ワイヤを封止し、半導体装置の外形を形成す
る。パッケージ材７は、上記電極パッドの列で囲まれる
半導体チップ主面の領域に対応するパッケージ上面の領
域に、薄肉部８を有する。薄肉部８は、上記半導体チッ
プ上のパッケージ材の厚みを薄くし、パッケージの反り
を低減する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パッケージの反り
を低減するに好適なパッケージ構造を有する半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】一般に半導体装置は、半導体チップを湿
気や汚染された外気から守るためにプラスチック、セラ
ミックその他のパッケージ材により封止されている。量
産性、コストなどの面からトランスファーモールド成型
法によるパッケージングが、現在では最も広く採用され
ている。トランスファーモールド成型法において、半導
体チップの組立て体はモールド金型内に入れられ、ここ
に熱硬化性樹脂が流し込まれる。金型を高温でキュア
し、樹脂を硬化させることによりチップを封止したパッ
ケージが得られる。
【０００３】トランスファーモールド成型法において
は、これを用いる際に考慮すべきいくつかの固有の問題
がある。その一つは、この方法により成型される半導体
パッケージの反りの問題である。モールド成型時のキュ
アは約175℃という高温で行われ、パッケージは室温で
自然冷却される。この時、半導体チップの素材であるシ
リコンと、モールド樹脂として用いられるフェノール
系、エポキシ系などの熱硬化性樹脂との間の線膨張係数
の差がパッケージに反りを生じさせる。反りはプリント
基板に半導体パッケージを実装する際に、その接続端子
の基板に対する接触のばらつきを生じさせ、その結果実
装信頼性を低下させる。パッケージサイズ或いはチップ
サイズが大きくなるほど、パッケージの反りの影響で平
坦度は失われ、信頼性ある実装がより困難になる。
【０００４】
【発明が解決しようとする課題】この問題を回避する一
つの方法は、半導体チップの両面側に同じ厚みのモール
ド樹脂を形成する、すなわち半導体チップをパッケージ
の中央に位置させることである。しかしながら、ある種
のタイプのパッケージはこの要求に答えることができな
い。この種のパッケージの一つに、ＢＧＡ(Ball Grid A
rray)パッケージがある。ＢＧＡパッケージでは、半導
体チップははんだボールを２次元的に配置する絶縁基板
上に固定され、該半導体チップを覆って該絶縁基板上に
モールド樹脂の山が形成される。この場合、モールド樹
脂と絶縁基板との線膨張係数差がパッケージに反りを与
える。また、半導体チップをパッケージ中央に配置でき
ない他の構造の半導体装置に、熱放散のためにダイパッ
ドをパッケージから露出させた構造のＴＱＦＰ(Thin Qu
ad Flat Package)がある。
【０００５】この種の半導体装置においてパッケージの
反りを最小にするためには、できるだけモールド樹脂の
厚みを薄くするのが効果的である。しかしながら、半導
体チップの主面からは導体ワイヤが引き出されているの
で、樹脂は少なくともこのワイヤを完全に覆い隠すほど
の厚みを有していなければならない。
【０００６】従って本発明の目的は、上記半導体装置に
おいて熱収縮によるパッケージの反りを最小限に抑える
ことにある。
【０００７】本発明の別の目的は、既存の半導体装置の
基本的構造を変えることなく、僅かなパッケージの形状
変更により、その反りを抑えることである。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップ、導体リード、導体ワイヤ及びこれらを封
止する好ましくはモールド樹脂からなるパッケージ材を
備える。上記半導体チップは、主面の周囲に電極パッド
の列を有する。導体リードは、半導体チップを外部へ電
気的に接続するためのものであり、上記導体ワイヤによ
って半導体チップの電極パッドと接続される。パッケー
ジ材は、上記導体リードの一部を外部に露出して半導体
チップ、導体リード及び導体ワイヤを封止し、半導体チ
ップの主面側の第一の面を有する半導体装置の外形を形
成する。本発明においてパッケージ材は、上記電極パッ
ドの列で囲まれる半導体チップ主面の領域に対応する上
記第一の面の領域に、薄肉部を有する。薄肉部は、上記
半導体チップ上のパッケージ材の厚みを薄くする領域で
ある。薄肉部の具体的な態様として、上記電極パッドの
列に沿う四辺を有する方形状の凹部、上記電極パッドの
列に沿って連続する溝、上記電極パッドの列に沿って連
続する同心状に配置された複数の溝などを採用すること
ができる。
【０００９】発明者により半導体チップ上のパッケージ
材の厚さが、パッケージの反りに尤も影響を与えること
が明らかにされた。上記薄肉部をパッケージ材上に形成
することにより、パッケージの反りは低減され、半導体
装置の実装信頼性が改善される。
【００１０】
【発明の実施の形態】以下、本発明の実施形態を図面に
沿って説明する。図１に本発明をＢＧＡ型半導体装置に
適用した例を示す。ＢＧＡ型半導体装置は、搭載する半
導体チップ１よりも一回り大きいサイズの絶縁基板２を
有する。実施例で絶縁基板２は、厚さ約70μmの直鎖非
熱可塑性ポリイミド(商標名：ユーピレックス)である。
絶縁基板２の上面には銅箔をエッチングして形成される
導体パターン３が備えられる。パターン３の各配線の一
端は、基板上のビアホールを通して、反対側の面に２次
元的に配列されたはんだボール４に接続されている。各
配線の他端は、絶縁基板２の周囲に延びて、導体ワイヤ
５の一端がボンディングできるように配列されている。
【００１１】半導体チップ１は、ダイアタッチ材６によ
って絶縁基板２上に接着されている。絶縁基板２上に形
成された導体パターン３の大半は半導体チップ１に覆わ
れ、基板の周囲に延びた端部のみが上方に露出してい
る。半導体チップ１の主面、すなわち回路素子が形成さ
れた面の周囲寄りに電極パッド１ａが列状に並んで配置
されている。各電極パッド１ａからは導体ワイヤ５が延
びて、上記導体パターン３の一端にボンディングされて
いる。導体ワイヤ５は、径25μm程度の金(Au)やアルミ
ニウム(Al)、それらの合金等からできている極細ワイヤ
であり、その圧力に対する耐性を高めるために、半導体
チップ主面から立ち上がり、ループを描くようにして導
体パターン３に至っている。
【００１２】上記絶縁基板２上にはパッケージ材７が設
けられ、これが半導体装置の上部外形を形成している。
パッケージ材７は、トランスファモールド法により与え
られた樹脂パッケージ材である。パッケージ材７によっ
て絶縁基板２上にある半導体チップ１、導体ワイヤ５及
び基板上に露出した導体パターン３の端部が完全に覆わ
れ、外部から保護されている。パッケージ材７は、基本
的には、半導体チップの外形に沿った上面及び４つの周
面を有して構成されているが、更にその上面の中央の領
域に凹部８を有している。凹部８は、電極パッドの列で
囲まれる半導体チップ１の主面の領域よりもいくらか小
さい面積を有する、パッケージ材７上面上の窪んだ領域
である。半導体チップ１の主面を基準とするパッケージ
材７の上面の厚みは、半導体チップ１から上方に立ち上
がった導体ワイヤ５を完全に覆うのに十分な厚みが必要
とされるが、凹部８の直下におけるパッケージ材７の厚
みは、図からも明らかなように相対的に薄くなり、必ず
しも導体ワイヤ５の立ち上がりを覆うほどの厚みを有し
ていない。しかし、凹部８直下の厚みの薄い領域は、導
体ワイヤ５が立ち上がっている位置よりも内側に位置し
ているので、導体ワイヤ５が凹部８内に露出することは
ない。尤も、凹部８の周囲の壁の位置と導体ワイヤ５の
位置の間には、ある程度のクリアランスが必要であり、
その最短箇所で0.5〜3.0mm程の樹脂の厚みを確保するこ
とが好ましい。本実施形態においてパッケージの反りを
抑えるに適した凹部８直下のパッケージ材の厚みは、0.
1〜0.5mmである。パッケージ材７上の凹部８は、ボス又
は台座を成型金型内に取り付けることによって、モール
ド成型時にこれを形成することができる。
【００１３】図２は半導体装置をその上面から見た平面
図である。図では、パッケージ上面における凹部８の平
面的広がりが示されている。図における仮想線は、パッ
ケージ下の半導体チップ１の外形及び電極パッド１ａを
示している。凹部８の周囲の壁の位置が、電極パッド１
ａの列の内側に位置していることが、この図より明らか
にされている。
【００１４】図３及び図４は本発明の他の実施形態を示
している。これら図において示された半導体装置は、図
１及び図２に示す半導体装置と基本的に同じ構成のＢＧ
Ａ型半導体装置である。しかし、本実施形態においては
上記凹部８に代えて、複数の環状溝９を有しているとい
う点において相違がある。図では、段階的に径の異なる
６つの方形状の環状溝９を、半導体装置の上面の中心に
対し同心的に配置したものが示されている。各環状溝９
は、同じ幅及び同じ深さに形成され、また相互の間隔が
各溝幅の間隔と略等しくされている。パッケージの反り
に関し、ここで重要な点は、各環状溝９によって区切ら
れた環状の領域が相互に分離され、その間では応力の伝
達が行われないという点である。すなわち、パッケージ
上面の放射方向におけるパッケージ材の伸縮を考えた場
合、各環状溝９によって放射方向における応力伝達が遮
断される。更に、本実施形態においては複数の環状溝９
によって形成されるパッケージ表面上の凹凸が、半導体
チップの放熱効率を改善するという利点がある。この実
施形態において環状溝９は方形状を有しているが、上記
目的から円状でも良いし、またその溝の個数や大きさに
関しても種々採択できる。
【００１５】図５及び図６はＴＱＦＰ型の半導体装置に
本発明を適用した例を示している。これら図に示した半
導体装置は、複数の導体リード１１とダイパッド１２を
有するリードフレーム１０を備える。半導体チップ１３
はダイアタッチ材１４によりダイパッド１２上に固定さ
れている。そして半導体チップ１３の電極パッドと導体
リード１１とが導体ワイヤ１５によりワイヤボンディン
グされている。ダイパッド１２は、リードフレーム１０
により形成される面より下方にオフセットされており、
半導体装置の外形を形成するパッケージ材１６の面から
下方に露出している。本発明と直接には関係しないので
図には示していないが、露出されたダイパッド１２の下
面は、実装基板上のパターンにはんだ付けされ、それに
よって放熱対策が図られている。
【００１６】図５に示す実施形態においてパッケージ材
１６は、その上面に凹部１７を有する。凹部１７は、図
１に示した実施形態における凹部８と基本的に同じ構造
の窪んだ領域であり、この領域において半導体チップ１
３上のパッケージ材１６の厚みが薄く形成されている。
図の半導体装置においては、ダイパッド１２をパッケー
ジの下方に露出させる必要性から半導体チップ１３の下
側にはパッケージ材１６が存在しない。従って、半導体
チップ１３とその上のパッケージ材１６との線膨張係数
差が、パッケージの反りを引き起こす。上記凹部１７は
半導体チップ１３上のパッケージの厚みを薄くし、それ
が上記線膨張係数差に起因する応力を小さくしてパッケ
ージの反りを低減する。
【００１７】図６に示す実施形態においてパッケージ材
１６は、その上面に複数の環状溝１８を有する。環状溝
１８は、図３に示した実施形態における環状溝９と同様
のものである。環状溝１８により半導体チップ１３上の
パッケージ材１６の領域には、その厚みの薄い領域が形
成され、これがパッケージの反りを低減する。
【００１８】
【実施例】上記図１に示すＢＧＡ型半導体装置及び図５
に示すＴＱＦＰ型半導体装置のそれぞれについてパッケ
ージの反りに関するシミュレーションを行い、従来構造
のパッケージ(凹部の無いもの)との比較を行った。採用
したＢＧＡ型半導体装置及びＴＱＦＰ型半導体装置の組
成及びサイズは表１の通りである。
【００１９】
【表１】
【００２０】これらの半導体装置のパッケージ上に、一
辺の長さ8.5mm、深さ0.3mmの方形状凹部を形成し、凹部
を形成しないものと、チップ表面上の最大応力及びパッ
ケージの反りを比較した。パッケージの反りは、パッケ
ージ底面中央の位置からのパッケージ周囲の反り上がり
の高さを基準とした。モールド成型は約175℃で行い、
モールド後パッケージを十分に常温(約25℃)で放置して
から上記測定を行った。結果を表２に示す。
【００２１】
【表２】
【００２２】これらの結果から、半導体チップ上の樹脂
の厚さを薄くすることにより、パッケージの反りを低減
できることが明らかにされた。
【００２３】次に、ＢＧＡ型半導体装置において、形成
する凹部の平面サイズ、深さ及び半導体チップサイズの
違いによるパッケージの反りをシミュレーションした。
採用したＢＧＡ型半導体装置の組成及びサイズを表３に
示す。
【００２４】
【表３】
【００２５】一辺の長さ8.0mmの凹部につき、その深さ
を変えたもの(0mm、0.15mm、0.30mm)を用意し、パッケ
ージの反りを測定した。結果を表４に示す。
【００２６】
【表４】
【００２７】何れのチップサイズにおいても、凹部の深
さが深いもののパッケージの反りが小さいという結果が
得られた。
【００２８】また、凹部の深さを0.3mmとし、その平面
サイズを変えたもの(0mm、4.0mm、8.0mm)を用意し、パ
ッケージの反りをそれぞれ測定した。その結果を表５に
示す。
【００２９】
【表５】
【００３０】何れのチップサイズにおいても、凹部の平
面サイズが大きいもののパッケージの反りが小さいとい
う結果が得られた。
【００３１】更に、同じサイズのパッケージに対し、半
導体チップのサイズが異なるもの(5.0m、8.5mm、12mm)
を用意し、これらの違いによるパッケージの反りに対す
る影響を測定した。各パッケージには、一辺の長さ4m
m、深さ0.3mmの凹部を形成した。その結果を表６に示
す。
【００３２】
【表６】
【００３３】凹部のサイズが一定の場合、チップサイズ
が大きいほど、パッケージの反りが大きくなるという結
果が得られた。
【００３４】以上、本発明の実施形態及び実施例を図面
に沿って説明した。本発明の適用範囲が、上記実施形態
及び実施例において示した事項に限定されないことは明
らかである。本発明においては、電極パッドの列で囲ま
れる半導体チップ主面の領域に対応するパッケージ材の
領域に、その厚みを薄くする薄肉部を形成することが重
要である。薄肉部の具体的な形状に本発明は限定されな
い。すなわち凹部の形状は、図1及び図3に示したような
方形の形状に限定されず、円形その他の適宜な形状を選
択することができる。また、図１に示した凹部のエッジ
を無くして、パッケージの上面と凹部とを滑らかな曲線
で結ぶようにしても良い。更に、本発明を採用しうる半
導体装置は上記ＢＧＡパッケージ及びＴＱＦＰに限定さ
れない。導体ワイヤによって半導体チップ上のパッケー
ジの厚みを厚くしなければならないパッケージ構造の半
導体装置において本発明は意義を有する。
【００３５】
【発明の効果】以上の如く本発明によれば、導体ワイヤ
によって半導体チップ上のパッケージの厚みを厚くしな
ければならないような構造の半導体装置において生じう
る、パッケージの反りを低減することができる。
【００３６】本発明に係る半導体装置においては、半導
体チップ上のパッケージ材の厚みが薄くなるので、チッ
プの放熱効率が改善される。特に、同心状に配置した複
数の溝を有する本発明においては、溝による凹凸により
パッケージ上面の表面積が増加し、一層の熱放散が期待
できる。
【００３７】また、パッケージ上の薄肉部は必要となる
パッケージ材の総量を少なくするので、半導体装置の軽
量化が図られる。
【図面の簡単な説明】
【図１】本発明を適用したＢＧＡ型半導体装置の断面図
である。
【図２】図１に示す半導体装置の平面図である。
【図３】他の実施形態におけるＢＧＡ型半導体装置の断
面図である。
【図４】図３に示す半導体装置の平面図である。
【図５】本発明の適用したＴＱＦＰ型の半導体装置の断
面図である。
【図６】他の実施形態におけるＴＱＦＰ型の半導体装置
の断面図である。
【符号の説明】
１ 半導体チップ １ａ 電極パッド ２ 絶縁基板 ３ 導体パターン ４ はんだボール ５ 導体ワイヤ ６ ダイアタッチ材 ７ パッケージ材 ８ 凹部 ９ 環状溝
フロントページの続き (72)発明者 佐野 裕幸 大分県速見郡日出町大字川崎字高尾4260 日本テキサス・インスツルメンツ株式会社 内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 主面の周囲に電極パッドの列を有する半
    導体チップと、 上記半導体チップを外部へ電気的に接続するための導体
    リードと、 上記導体リードと上記半導体チップの電極パッドとを電
    気的に接続する導体ワイヤと、 上記導体リードの一部を外部に露出して上記半導体チッ
    プ、上記導体リード及び上記導体ワイヤを封止し、上記
    半導体チップの主面側の第一の面を有する半導体装置の
    外形を形成するパッケージ材であって、上記電極パッド
    の列で囲まれる半導体チップ主面の領域に対応する上記
    第一の面の領域に、上記半導体チップ上のパッケージ材
    の厚みを薄くする薄肉部を有するものと、を備えた半導
    体装置。
  2. 【請求項２】 上記薄肉部が、上記電極パッドの列に沿
    う四辺を有する方形状の凹部である請求項１記載の半導
    体装置。
  3. 【請求項３】 上記薄肉部が、上記電極パッドの列に沿
    って連続する溝である請求項１記載の半導体装置。
  4. 【請求項４】 上記薄肉部が、上記電極パッドの列に沿
    って連続する同心状に配置された複数の溝である請求項
    １記載の半導体装置。
  5. 【請求項５】 上記薄肉部における上記半導体チップ主
    面上のパッケージ材の厚さが、0.1〜0.5mmである請求項
    １、２、３又は４記載の半導体装置。
  6. 【請求項６】 上記薄肉部の最外辺が、上記半導体チッ
    プの外辺から0.5〜3.0mm内側に位置している請求項１、
    ２、３、４又は５記載の半導体装置。
  7. 【請求項７】 上記パッケージ材がモールド樹脂である
    請求項１、２、３、４、５又は６記載の半導体装置。
  8. 【請求項８】 上記半導体チップを固定する絶縁基板を
    備え、上記導体リードが上記絶縁基板上に形成した導体
    パターン及び該導体パターンに電気的に接続されるはん
    だボールを含む請求項１、２、３、４、５、６又は７記
    載の半導体装置。
  9. 【請求項９】 上記パッケージ材は、上記絶縁基板上
    で、上記半導体チップ、上記絶縁基板上に露出した導体
    パターン及び上記導体ワイヤを封止するものである請求
    項８記載の半導体装置。
  10. 【請求項１０】 主面の周囲に電極パッドの列を有する
    半導体チップと、上記半導体チップを外部へ電気的に接
    続するための導体リードとを用意する工程と、 上記導体リードと上記半導体チップの電極パッドとを導
    体ワイヤにより電気的に接続する工程と、 上記導体リードの一部を外部に露出して上記半導体チッ
    プ、上記導体リード及び上記導体ワイヤをパッケージ材
    で封止し、上記半導体チップの主面側の第一の面を有す
    る半導体装置の外形を形成する工程であって、上記電極
    パッドの列で囲まれる半導体チップ主面の領域に対応す
    る上記第一の面の領域に、上記半導体チップ上のパッケ
    ージ材の厚みを薄くする薄肉部を形成するものと、を備
    えた半導体装置の製造方法。
JP10104148A 1998-03-31 1998-03-31 半導体装置及びその製造方法 Withdrawn JPH11289031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10104148A JPH11289031A (ja) 1998-03-31 1998-03-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10104148A JPH11289031A (ja) 1998-03-31 1998-03-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11289031A true JPH11289031A (ja) 1999-10-19

Family

ID=14373004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10104148A Withdrawn JPH11289031A (ja) 1998-03-31 1998-03-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11289031A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050488A (ja) * 2009-11-30 2010-03-04 Panasonic Corp 半導体装置およびその製造方法
CN110745772A (zh) * 2019-10-21 2020-02-04 重庆大学 一种mems应力隔离封装结构及其制造方法
WO2021220373A1 (ja) * 2020-04-27 2021-11-04 三菱電機株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050488A (ja) * 2009-11-30 2010-03-04 Panasonic Corp 半導体装置およびその製造方法
CN110745772A (zh) * 2019-10-21 2020-02-04 重庆大学 一种mems应力隔离封装结构及其制造方法
CN110745772B (zh) * 2019-10-21 2023-10-20 重庆大学 一种mems应力隔离封装结构及其制造方法
WO2021220373A1 (ja) * 2020-04-27 2021-11-04 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5227663A (en) Integral dam and heat sink for semiconductor device assembly
US5311060A (en) Heat sink for semiconductor device assembly
US6657296B2 (en) Semicondctor package
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US5489059A (en) Semiconductor device having an universal die size inner lead layout
US5777847A (en) Multichip module having a cover wtih support pillar
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
KR960004562B1 (ko) 반도체 장치 패키지
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6894376B1 (en) Leadless microelectronic package and a method to maximize the die size in the package
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US3469017A (en) Encapsulated semiconductor device having internal shielding
US5168345A (en) Semiconductor device having a universal die size inner lead layout
US20020079570A1 (en) Semiconductor package with heat dissipating element
JPH05326735A (ja) 半導体装置及びその製造方法
JP2000031343A (ja) 半導体装置
US6975025B2 (en) Semiconductor chip package and method of manufacturing same
JP2000232186A (ja) 半導体装置およびその製造方法
US20110012257A1 (en) Heat spreader for semiconductor package
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JPH09326450A (ja) 半導体装置およびその製造方法
JPH11289031A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607