WO2021220373A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021220373A1
WO2021220373A1 PCT/JP2020/018037 JP2020018037W WO2021220373A1 WO 2021220373 A1 WO2021220373 A1 WO 2021220373A1 JP 2020018037 W JP2020018037 W JP 2020018037W WO 2021220373 A1 WO2021220373 A1 WO 2021220373A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
recesses
view
sectional
shape
Prior art date
Application number
PCT/JP2020/018037
Other languages
English (en)
French (fr)
Inventor
裕次 岩井
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/018037 priority Critical patent/WO2021220373A1/ja
Priority to JP2020554925A priority patent/JPWO2021220373A1/ja
Publication of WO2021220373A1 publication Critical patent/WO2021220373A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Definitions

  • This disclosure relates to semiconductor devices.
  • Patent Document 1 discloses a composite electronic component in which an electronic component is mounted on only one side of a substrate.
  • an auxiliary substrate is arranged parallel to one side of the substrate.
  • a synthetic resin is filled between the substrate and the auxiliary substrate to seal the electronic component.
  • a mold package in which a large number of semiconductor chips are mounted on a circuit board or a lead frame and then collectively sealed with resin.
  • Transfer molding is widely used as a method for manufacturing such a semiconductor device.
  • the coefficient of thermal expansion of the circuit board or the lead frame and the coefficient of thermal expansion of the mold resin are usually different. Therefore, the mold package may be warped due to the difference in the coefficient of thermal expansion. At this time, the floating due to the warp may hinder the mounting of the product. This may cause problems such as poor continuity.
  • Patent Document 1 an auxiliary substrate is required to prevent warpage. Therefore, there is a problem that the cost of the entire semiconductor device increases. Further, also in the manufacturing process, since the mold resin is injected between the substrate and the auxiliary substrate, the manufacturing method may be complicated. Therefore, the manufacturing cost may be further increased. In addition, it is conceivable that a dedicated manufacturing device that is not general-purpose is required. Therefore, there is a risk that the equipment cost will increase.
  • An object of the present disclosure is to obtain a semiconductor device capable of easily reducing the warp of a package.
  • the semiconductor device includes a substrate, a semiconductor chip provided on the upper surface of the substrate, and a sealing resin covering the upper surface of the substrate and the semiconductor chip, and a plurality of semiconductor devices are provided on the upper surface of the sealing resin. A recess is formed.
  • a plurality of recesses are formed on the upper surface of the sealing resin. As a result, the warp of the package can be easily reduced.
  • FIG. It is sectional drawing explaining the shape of the concave part which concerns on 1st modification of Embodiment 1.
  • FIG. It is sectional drawing explaining the shape of the concave part which concerns on the 2nd modification of Embodiment 1.
  • FIG. It is sectional drawing explaining the shape of the concave part which concerns on the 3rd modification of Embodiment 1.
  • FIG. It is sectional drawing explaining the shape of the concave part which concerns on 4th modification of Embodiment 1.
  • FIG. It is sectional drawing explaining the shape of the concave part which concerns on 5th modification of Embodiment 1.
  • FIG. It is sectional drawing explaining the shape of the concave part which concerns on the 6th modification of Embodiment 1.
  • FIG. It is a top view of the semiconductor device which concerns on Embodiment 2.
  • FIG. It is sectional drawing AB of the semiconductor device which concerns on Embodiment 2.
  • FIG. It is sectional drawing explaining the shape of the concave part which concerns on the 1st modification of Embodiment 2.
  • FIG. 5 is a cross-sectional view taken along the line CD of the semiconductor device according to the third embodiment. It is a figure explaining the shape of the concave part in the plan view and the cross-sectional view which concerns on the 1st modification of Embodiment 3. It is a figure explaining the shape in the plan view and the cross-sectional view of the concave part which concerns on the 2nd modification of Embodiment 3. It is a figure explaining the shape in the plan view and the cross-sectional view of the concave part which concerns on the 3rd modification of Embodiment 3. It is a figure explaining the shape in the plan view and the cross-sectional view of the concave part which concerns on the 4th modification of Embodiment 3.
  • FIG. 5 is a cross-sectional view taken along the line CD of the semiconductor device according to the fourth embodiment. It is a figure explaining the shape of the concave part in the plan view and the cross-sectional view which concerns on the 1st modification of Embodiment 4. It is a figure explaining the shape in the plan view and the cross-sectional view of the concave part which concerns on the 2nd modification of Embodiment 4. It is a figure explaining the shape in the plan view and the cross-sectional view of the concave part which concerns on the 3rd modification of Embodiment 4.
  • FIG. 5 is a sectional view taken along line AB of the semiconductor device according to the fifth embodiment. It is a top view explaining the shape of the concave part which concerns on the 1st modification of Embodiment 5. It is a top view explaining the shape of the concave part which concerns on the 2nd modification of Embodiment 5. It is a top view explaining the shape of the concave part which concerns on the 3rd modification of Embodiment 5. It is a top view explaining the arrangement of the recess
  • FIG. 6 is a sectional view taken along line AB of the semiconductor device according to the sixth embodiment. It is a top view explaining the shape of the concave part which concerns on the 1st modification of Embodiment 6. It is a top view explaining the shape of the concave part which concerns on the 2nd modification of Embodiment 6. It is a top view of the semiconductor device which concerns on Embodiment 7.
  • FIG. 5 is a sectional view taken along line AB of the semiconductor device according to the seventh embodiment. It is a top view of the semiconductor device which concerns on Embodiment 8.
  • FIG. 5 is a sectional view taken along line AB of the semiconductor device according to the eighth embodiment.
  • FIG. 9 is a sectional view taken along the line AB of the semiconductor device according to the ninth embodiment.
  • FIG. 5 is a cross-sectional view taken along the line CD of the semiconductor device according to the ninth embodiment. It is a top view of the semiconductor device which concerns on Embodiment 10.
  • FIG. 5 is a sectional view taken along line AB of the semiconductor device according to the tenth embodiment.
  • FIG. 5 is a cross-sectional view taken along the line CD of the semiconductor device according to the tenth embodiment.
  • FIG. 11 is a sectional view taken along line AB of the semiconductor device according to the eleventh embodiment.
  • 12 is a sectional view taken along line AB of the semiconductor device according to the twelfth embodiment.
  • FIG. 1 is a plan view of the semiconductor device 101 according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along the line AB of the semiconductor device 101 according to the first embodiment.
  • the semiconductor device 101 includes a substrate 10.
  • the substrate 10 is, for example, a circuit board or a lead frame.
  • An electronic component 12 and a semiconductor chip 14 are provided on the upper surface of the substrate 10.
  • the upper surface of the substrate 10, the electronic component 12 and the semiconductor chip 14 are covered with the sealing resin 20.
  • the sealing resin 20 is also called a molding material.
  • the sealing resin 20 constitutes a mold package.
  • a plurality of recesses 21 are formed on the upper surface of the sealing resin 20.
  • the upper surface of the sealing resin 20 is also called a mold surface.
  • the recess 21 extends downward from the upper surface of the sealing resin 20 toward the substrate 10.
  • the cross-sectional shape of the recess 21 is rectangular.
  • the plurality of recesses 21 are striped.
  • the plurality of recesses 21 are arranged in the first direction parallel to the upper surface of the substrate 10.
  • the plurality of recesses 21 are formed from one to the other of the two opposing sides of the sealing resin 20 in a plan view.
  • the step of transfer molding the sealing resin 20 onto the substrate 10 is carried out by raising the temperature to about 150 ° C. to 200 ° C.
  • the coefficient of linear expansion of the sealing resin 20 is larger than the coefficient of linear expansion of the substrate 10. Therefore, when the sealing resin 20 is molded at 150 ° C. to 200 ° C. and then lowered to room temperature, the sealing resin 20 shrinks more than the substrate 10. Therefore, the package may warp. Further, the amount of shrinkage increases in proportion to the volume of the sealing resin 20. Therefore, the larger the volume of the sealing resin 20, the larger the warp of the package tends to be.
  • the sealing resin 20 is provided with a gap to reduce the volume of the sealing resin 20. As a result, the amount of shrinkage of the sealing resin 20 can be reduced and warpage can be suppressed.
  • the plurality of recesses 21 can be easily formed, for example, by providing a digging in the mold. Therefore, the warp of the package can be easily reduced. In addition, it is not necessary to use an auxiliary substrate or the like, and the warp of the package can be reduced at low cost.
  • FIG. 3 is a cross-sectional view illustrating the shape of the recess 21a according to the first modification of the first embodiment.
  • FIG. 4 is a cross-sectional view illustrating the shape of the recess 21b according to the second modification of the first embodiment.
  • FIG. 5 is a cross-sectional view illustrating the shape of the recess 21c according to the third modification of the first embodiment.
  • FIG. 6 is a cross-sectional view illustrating the shape of the recess 21d according to the fourth modification of the first embodiment.
  • FIG. 7 is a cross-sectional view illustrating the shape of the recess 21e according to the fifth modification of the first embodiment.
  • FIG. 8 is a cross-sectional view illustrating the shape of the recess 21f according to the sixth modification of the first embodiment.
  • the width of the plurality of recesses 21a to 21f may be narrowed toward the bottom. Further, as shown in FIGS. 3, 5, 6 and 8, the lower ends of the plurality of recesses 21a, 21c, 21d and 21f may be sharpened. Further, as shown in FIGS. 4 and 8, the side surface of the sealing resin 20 forming the plurality of recesses 21b and 21f may have a step.
  • the plurality of recesses 21 may be formed by combining a plurality of cross-sectional shapes or a plurality of sizes. Further, the plurality of recesses 21 do not have to penetrate from one of the two opposing sides of the sealing resin 20 to the other.
  • FIG. 9 is a plan view of the semiconductor device 102 according to the second embodiment.
  • FIG. 10 is a cross-sectional view taken along the line AB of the semiconductor device 102 according to the second embodiment.
  • the second embodiment is different from the first embodiment in that the bottoms of the plurality of recesses 22 are rounded. Other structures are the same as those of the first embodiment.
  • the corners of the recess 22 are rounded, stress concentration points are unlikely to occur.
  • the stress concentration point tends to be the starting point of structural failure due to a temperature cycle or the like. Therefore, in the present embodiment, in addition to the effect of the first embodiment of reducing the warp of the package, the occurrence of structural failure can be suppressed.
  • FIG. 11 is a cross-sectional view illustrating the shape of the recess 22a according to the first modification of the second embodiment.
  • FIG. 12 is a cross-sectional view illustrating the shape of the recess 22b according to the second modification of the second embodiment.
  • FIG. 13 is a cross-sectional view illustrating the shape of the recess 22c according to the third modification of the second embodiment.
  • FIG. 14 is a cross-sectional view illustrating the shape of the recess 22d according to the fourth modification of the second embodiment.
  • FIG. 15 is a cross-sectional view illustrating the shape of the recess 22e according to the fifth modification of the second embodiment.
  • FIG. 16 is a cross-sectional view illustrating the shape of the recess 22f according to the sixth modification of the second embodiment.
  • FIG. 17 is a cross-sectional view illustrating the shapes of the recesses 22a, 22g, and 22h according to the seventh modification of the second embodiment.
  • FIG. 18 is a cross-sectional view illustrating the shape of the recess 22i according to the eighth modification of the second embodiment.
  • FIG. 19 is a cross-sectional view illustrating the shape of the recess 22j according to the ninth modification of the second embodiment.
  • the bottoms of the recesses 22a to 22j are rounded.
  • the side surface of the sealing resin 20 forming the concave portion 22 does not have to have a corner portion, and may have both a corner portion and a curved surface.
  • the plurality of recesses 22a, 22g, and 22h may be formed by combining a plurality of cross-sectional shapes or a plurality of sizes.
  • the recess 22i may have a semicircular shape.
  • the plurality of recesses 22 may include both a sharp shape and a round shape.
  • FIG. 20 is a plan view of the semiconductor device 103 according to the third embodiment.
  • FIG. 21 is a sectional view taken along line AB of the semiconductor device 103 according to the third embodiment.
  • FIG. 22 is a cross-sectional view taken along the line CD of the semiconductor device 103 according to the third embodiment.
  • the shapes and arrangements of the plurality of recesses 23 are different from those in the first embodiment. Other structures are the same as those of the first embodiment.
  • the plurality of recesses 23 are arranged in the first direction parallel to the upper surface of the substrate 10 and in the second direction parallel to the upper surface of the substrate 10 and intersecting the first direction.
  • the first direction is, for example, a direction along two opposite sides of the package.
  • the second direction is, for example, a direction orthogonal to the first direction.
  • the effect of reducing the warp of the package may be reduced in the direction orthogonal to the first direction.
  • the recesses 23 are arranged two-dimensionally. Therefore, the warp of the package can be suppressed in a plurality of directions.
  • the recess 23 is cylindrical.
  • the three-dimensional shape, cross-sectional shape, size, number, and arrangement position of the recess 23 are not limited.
  • FIG. 23 is a diagram for explaining the shape of the recess 23a according to the first modification of the third embodiment in a plan view and a cross-sectional view.
  • FIG. 24 is a diagram illustrating the shape of the recess 23b according to the second modification of the third embodiment in a plan view and a cross-sectional view.
  • FIG. 25 is a diagram illustrating the shape of the recess 23c according to the third modification of the third embodiment in a plan view and a cross-sectional view.
  • FIG. 26 is a diagram illustrating the shape of the recess 23d according to the fourth modification of the third embodiment in a plan view and a cross-sectional view.
  • the recesses 23a to 23d may be circular, triangular or quadrangular in a plan view. Further, the recess 23 may be elliptical or polygonal in a plan view. Further, the three-dimensional shape of the recesses 23a to 23d may be a cone, a triangular pyramid, a triangular prism, or a square prism. Further, the plurality of recesses 23 may be formed by combining a plurality of three-dimensional shapes or a plurality of sizes.
  • FIG. 27 is a plan view of the semiconductor device 104 according to the fourth embodiment.
  • FIG. 28 is a sectional view taken along line AB of the semiconductor device 104 according to the fourth embodiment.
  • FIG. 29 is a cross-sectional view taken along the line CD of the semiconductor device 104 according to the fourth embodiment.
  • the fourth embodiment is different from the third embodiment in that the bottoms of the plurality of recesses 24 are rounded. Other structures are the same as those of the third embodiment.
  • the bottom of the recess 24 is rounded, a stress concentration point that is a starting point of structural failure due to a temperature cycle or the like is unlikely to occur. Therefore, in addition to the effect of the third embodiment that the warp of the package can be reduced in a plurality of directions, the occurrence of structural failure can be suppressed.
  • FIG. 30 is a diagram illustrating the shape of the recess 24a according to the first modification of the fourth embodiment in a plan view and a cross-sectional view.
  • the recess 24a may be a cone with a rounded apex.
  • FIG. 31 is a diagram illustrating the shape of the recess 24b according to the second modification of the fourth embodiment in a plan view and a cross-sectional view.
  • the recess 24b may be a triangular pyramid with a rounded apex. Further, the corners of the plurality of recesses 24b may be rounded in a plan view.
  • FIG. 32 is a diagram illustrating the shape of the recess 24c according to the third modification of the fourth embodiment in a plan view and a cross-sectional view.
  • the recess 24c may be a triangular prism with rounded corners.
  • the plurality of recesses 24 may be formed by combining a plurality of three-dimensional shapes or a plurality of sizes. Further, the corners formed by the side surface of the sealing resin 20 forming the recess 24 and the upper surface of the sealing resin 20 may be rounded.
  • FIG. 33 is a plan view of the semiconductor device 105 according to the fifth embodiment.
  • FIG. 34 is a cross-sectional view taken along the line AB of the semiconductor device 105 according to the fifth embodiment.
  • the plurality of recesses 25 of the present embodiment are arranged concentrically in a plan view.
  • Other structures are the same as those of the first embodiment.
  • the warp of the four corners of the package can be particularly suppressed.
  • the warp of the package can be suppressed in a well-balanced manner.
  • the plurality of recesses 25 are not limited to concentric circles, but may be concentric in a plan view.
  • the cross-sectional shape, size, number, and arrangement position of the plurality of recesses 25 are not limited. Further, the plurality of recesses 25 may be formed by combining a plurality of shapes or a plurality of sizes.
  • FIG. 35 is a plan view illustrating the shape of the recess 25a according to the first modification of the fifth embodiment.
  • the plurality of recesses 25a may be concentric quadrangles.
  • FIG. 36 is a plan view illustrating the shape of the recess 25b according to the second modification of the fifth embodiment.
  • the plurality of recesses 25b forming the concentric quadrangles may be inclined with respect to the sides of the package.
  • FIG. 37 is a plan view illustrating the shape of the recess 25c according to the third modification of the fifth embodiment.
  • the aspect ratio of the package does not have to be 1. That is, the substrate 10 may have a long side and a short side. In a package in which the aspect ratio is not 1, the length of the sealing resin 20 in the long side direction of the package is longer than the length of the sealing resin 20 in the short side direction of the package. Therefore, when a plurality of recesses are not formed in the sealing resin 20, the warp in the long side direction may be larger than the warp in the short side direction.
  • concentric recesses 25c are formed in the package whose aspect ratio is not 1.
  • the number of the recesses 25c arranged in the direction along the long side of the substrate 10 among the plurality of recesses 25c is larger than the number of the recesses 25c arranged in the direction along the short side of the substrate 10.
  • FIG. 38 is a plan view illustrating the arrangement of the recess 21 according to the fourth modification of the fifth embodiment.
  • the aspect ratio of the package does not have to be 1.
  • the plurality of recesses 21 may be arranged in a direction along the long side of the package or the substrate 10 as shown in FIG. 38. As a result, the warp of the package can be particularly suppressed in the long side direction in which the warp tends to be large.
  • FIG. 39 is a plan view illustrating the arrangement of the recess 23 according to the fifth modification of the fifth embodiment.
  • the aspect ratio of the package does not have to be 1.
  • the number of recesses 23 arranged in the direction along the long side of the substrate 10 may be larger than the number of recesses 23 arranged in the direction along the short side of the substrate 10.
  • the warp of the package can be particularly suppressed in the long side direction in which the warp tends to be large.
  • FIG. 40 is a plan view of the semiconductor device 106 according to the sixth embodiment.
  • FIG. 41 is a cross-sectional view taken along the line AB of the semiconductor device 106 according to the sixth embodiment.
  • the present embodiment is different from the fifth embodiment in that the bottoms of the plurality of recesses 26 are rounded. Other structures are the same as those of the fifth embodiment.
  • FIG. 42 is a plan view illustrating the shape of the recess 26a according to the first modification of the sixth embodiment.
  • FIG. 43 is a plan view illustrating the shape of the recess 26b according to the second modification of the sixth embodiment. As shown in FIGS. 42 and 43, the corners of the plurality of recesses 26a and 26b may be rounded in a plan view. As a result, the occurrence of structural failure can be further suppressed.
  • FIG. 44 is a plan view of the semiconductor device 107 according to the seventh embodiment.
  • FIG. 45 is a cross-sectional view taken along the line AB of the semiconductor device 107 according to the seventh embodiment.
  • the present embodiment is different from the first embodiment in that the plurality of recesses 21 are filled with the filling material 30 having a coefficient of linear expansion smaller than that of the sealing resin 20. Other structures are the same as those of the first embodiment.
  • the recess 21 is filled with the filling material 30 having a linear expansion coefficient smaller than that of the sealing resin 20, the occurrence of warpage can be suppressed. Further, the rigidity of the package can be improved as compared with the case where the recess 21 is not filled. Therefore, damage to the package can be suppressed when an external force is applied due to vacuum suction of the automatic transfer device or the like. Therefore, the convenience of secondary mounting can be improved.
  • the filling material 30 may be a material having a coefficient of linear expansion smaller than that of the sealing resin 20.
  • the filling material 30 may be changed depending on the required effect of suppressing warpage and the like.
  • FIG. 46 is a plan view of the semiconductor device 108 according to the eighth embodiment.
  • FIG. 47 is a cross-sectional view taken along the line AB of the semiconductor device 108 according to the eighth embodiment.
  • the present embodiment is different from the seventh embodiment in that the bottoms of the plurality of recesses 22 are rounded.
  • FIG. 48 is a plan view of the semiconductor device 109 according to the ninth embodiment.
  • FIG. 49 is a cross-sectional view taken along the line AB of the semiconductor device 109 according to the ninth embodiment.
  • FIG. 50 is a cross-sectional view taken along the line CD of the semiconductor device 109 according to the ninth embodiment.
  • the present embodiment is different from the third embodiment in that the plurality of recesses 23 are filled with the filling material 30 having a coefficient of linear expansion smaller than that of the sealing resin 20.
  • Other structures are the same as those of the third embodiment.
  • the rigidity of the package can be improved.
  • FIG. 51 is a plan view of the semiconductor device 110 according to the tenth embodiment.
  • FIG. 52 is a sectional view taken along line AB of the semiconductor device 110 according to the tenth embodiment.
  • FIG. 53 is a cross-sectional view taken along the line CD of the semiconductor device 110 according to the tenth embodiment.
  • the present embodiment is different from the ninth embodiment in that the bottoms of the plurality of recesses 24 are rounded.
  • FIG. 54 is a plan view of the semiconductor device 111 according to the eleventh embodiment.
  • FIG. 55 is a sectional view taken along line AB of the semiconductor device 111 according to the eleventh embodiment.
  • the present embodiment is different from the fifth embodiment in that the plurality of recesses 25 are filled with the filling material 30 having a coefficient of linear expansion smaller than that of the sealing resin 20.
  • Other structures are the same as those of the fifth embodiment.
  • the rigidity of the package can be improved.
  • FIG. 56 is a plan view of the semiconductor device 112 according to the twelfth embodiment.
  • FIG. 57 is a sectional view taken along line AB of the semiconductor device 112 according to the twelfth embodiment.
  • the present embodiment is different from the eleventh embodiment in that the bottoms of the plurality of recesses 26 are rounded.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本開示に係る半導体装置は、基板と、基板の上面に設けられた半導体チップと、基板の上面と半導体チップとを覆う封止樹脂と、を備え、封止樹脂の上面には複数の凹部が形成される。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１には、基板の片面にだけ電子部品が実装された複合電子部品が開示されている。この複合電子部品では、基板の片面と平行に補助基板が配置される。基板と補助基板の間に合成樹脂が充填されて電子部品が封止される。これにより、複合電子部品の厚さを薄くしても反りを防止できる。
日本特開平９－１３００２２号公報
　一般に、半導体チップを回路基板またはリードフレームに多数個実装した後、樹脂で一括封止を行うモールドパッケージがある。このような半導体装置の製造方法としては、トランスファー成型加工が広く用いられている。ここで、回路基板またはリードフレームの熱膨張係数と、モールド樹脂の熱膨張係数は通常異なる。このため、熱膨張係数の差によりモールドパッケージに反りが生じる可能性がある。このとき、反りによる浮きが製品の実装を阻害するおそれがある。これにより、例えば導通不良といった不具合が生じる可能性がある。
　特許文献１では、反りの防止のために補助基板が必要となる。このため、半導体装置全体のコストが上昇するという問題があった。また製造工程においても、基板と補助基板の間にモールド樹脂を注入するため、製造方法が複雑になるおそれがある。このため、製造コストがさらに上昇する可能性がある。また、汎用ではない専用の製造装置が必要となることが考えられる。このため設備費用が上昇するおそれがあった。
　本開示は、容易にパッケージの反りを低減できる半導体装置を得ることを目的とする。
　本開示に係る半導体装置は、基板と、基板の上面に設けられた半導体チップと、該基板の上面と該半導体チップとを覆う封止樹脂と、を備え、該封止樹脂の上面には複数の凹部が形成される。
　本開示に係る半導体装置では、封止樹脂の上面に複数の凹部が形成される。これにより、容易にパッケージの反りを低減できる。
実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置のＡ－Ｂ断面図である。 実施の形態１の第１の変形例に係る凹部の形状を説明する断面図である。 実施の形態１の第２の変形例に係る凹部の形状を説明する断面図である。 実施の形態１の第３の変形例に係る凹部の形状を説明する断面図である。 実施の形態１の第４の変形例に係る凹部の形状を説明する断面図である。 実施の形態１の第５の変形例に係る凹部の形状を説明する断面図である。 実施の形態１の第６の変形例に係る凹部の形状を説明する断面図である。 実施の形態２に係る半導体装置の平面図である。 実施の形態２に係る半導体装置のＡ－Ｂ断面図である。 実施の形態２の第１の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第２の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第３の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第４の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第５の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第６の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第７の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第８の変形例に係る凹部の形状を説明する断面図である。 実施の形態２の第９の変形例に係る凹部の形状を説明する断面図である。 実施の形態３に係る半導体装置の平面図である。 実施の形態３に係る半導体装置のＡ－Ｂ断面図である。 実施の形態３に係る半導体装置のＣ－Ｄ断面図である。 実施の形態３の第１の変形例に係る凹部の平面視および断面視での形状を説明する図である。 実施の形態３の第２の変形例に係る凹部の平面視および断面視での形状を説明する図である。 実施の形態３の第３の変形例に係る凹部の平面視および断面視での形状を説明する図である。 実施の形態３の第４の変形例に係る凹部の平面視および断面視での形状を説明する図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態４に係る半導体装置のＡ－Ｂ断面図である。 実施の形態４に係る半導体装置のＣ－Ｄ断面図である。 実施の形態４の第１の変形例に係る凹部の平面視および断面視での形状を説明する図である。 実施の形態４の第２の変形例に係る凹部の平面視および断面視での形状を説明する図である。 実施の形態４の第３の変形例に係る凹部の平面視および断面視での形状を説明する図である。 実施の形態５に係る半導体装置の平面図である。 実施の形態５に係る半導体装置のＡ－Ｂ断面図である。 実施の形態５の第１の変形例に係る凹部の形状を説明する平面図である。 実施の形態５の第２の変形例に係る凹部の形状を説明する平面図である。 実施の形態５の第３の変形例に係る凹部の形状を説明する平面図である。 実施の形態５の第４の変形例に係る凹部の配置を説明する平面図である。 実施の形態５の第５の変形例に係る凹部の配置を説明する平面図である。 実施の形態６に係る半導体装置の平面図である。 実施の形態６に係る半導体装置のＡ－Ｂ断面図である。 実施の形態６の第１の変形例に係る凹部の形状を説明する平面図である。 実施の形態６の第２の変形例に係る凹部の形状を説明する平面図である。 実施の形態７に係る半導体装置の平面図である。 実施の形態７に係る半導体装置のＡ－Ｂ断面図である。 実施の形態８に係る半導体装置の平面図である。 実施の形態８に係る半導体装置のＡ－Ｂ断面図である。 実施の形態９に係る半導体装置の平面図である。 実施の形態９に係る半導体装置のＡ－Ｂ断面図である。 実施の形態９に係る半導体装置のＣ－Ｄ断面図である。 実施の形態１０に係る半導体装置の平面図である。 実施の形態１０に係る半導体装置のＡ－Ｂ断面図である。 実施の形態１０に係る半導体装置のＣ－Ｄ断面図である。 実施の形態１１に係る半導体装置の平面図である。 実施の形態１１に係る半導体装置のＡ－Ｂ断面図である。 実施の形態１２に係る半導体装置の平面図である。 実施の形態１２に係る半導体装置のＡ－Ｂ断面図である。
　各実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置１０１の平面図である。図２は、実施の形態１に係る半導体装置１０１のＡ－Ｂ断面図である。半導体装置１０１は、基板１０を備える。基板１０は、例えば回路基板またはリードフレームである。基板１０の上面には、電子部品１２および半導体チップ１４が設けられる。基板１０の上面、電子部品１２および半導体チップ１４は封止樹脂２０で覆われている。封止樹脂２０はモールド材とも呼ばれる。封止樹脂２０は、モールドパッケージを構成する。
　封止樹脂２０の上面には複数の凹部２１が形成される。封止樹脂２０の上面はモールド面とも呼ばれる。凹部２１は、封止樹脂２０の上面から、基板１０に向かって下方に延びる。凹部２１の断面形状は矩形である。
　複数の凹部２１は、ストライプ状である。複数の凹部２１は、基板１０の上面と平行な第１方向に並ぶ。複数の凹部２１は、平面視で封止樹脂２０の対向する２辺の一方から他方まで形成される。
　封止樹脂２０を基板１０の上にトランスファー成型する工程は、１５０℃～２００℃程度まで温度を上げて実施される。封止樹脂２０の線膨張係数の方が基板１０の線膨張係数より大きい。このため、１５０℃～２００℃で封止樹脂２０を成形した後、室温へと降温すると封止樹脂２０の方が基板１０よりも大きく収縮する。従って、パッケージに反りが生じる可能性がある。また、収縮量は封止樹脂２０の体積に比例して増加する。このため、封止樹脂２０の体積が大きいほど、パッケージの反りが大きくなる傾向がある。
　本実施の形態では、封止樹脂２０に空隙を設けて封止樹脂２０の体積を低減させる。これにより、封止樹脂２０の収縮量を低減させ、反りを抑制できる。
　複数の凹部２１は、例えばモールド金型に掘り込みを設けることにより、容易に形成が可能である。従って、容易にパッケージの反りを低減できる。また、補助基板などを使用する必要がなく、安価でパッケージの反りを低減できる。
　本実施の形態では、凹部２１の断面形状が長方形の例を示した。凹部２１の断面形状、サイズ、個数、配置位置は限定されない。図３は、実施の形態１の第１の変形例に係る凹部２１ａの形状を説明する断面図である。図４は、実施の形態１の第２の変形例に係る凹部２１ｂの形状を説明する断面図である。図５は、実施の形態１の第３の変形例に係る凹部２１ｃの形状を説明する断面図である。図６は、実施の形態１の第４の変形例に係る凹部２１ｄの形状を説明する断面図である。図７は、実施の形態１の第５の変形例に係る凹部２１ｅの形状を説明する断面図である。図８は、実施の形態１の第６の変形例に係る凹部２１ｆの形状を説明する断面図である。
　図３～８に示されるように、複数の凹部２１ａ～２１ｆは下方ほど幅が狭まっても良い。また、図３、５、６、８に示されるように、複数の凹部２１ａ、２１ｃ、２１ｄ、２１ｆは下端が尖っていても良い。また、図４、８に示されるように、複数の凹部２１ｂ、２１ｆを形成する封止樹脂２０の側面は段差を有しても良い。
　また、複数の凹部２１は、複数の断面形状または複数のサイズを組み合わせて形成されても良い。また、複数の凹部２１は、封止樹脂２０の対向する２辺の一方から他方まで貫通していなくても良い。
　これらの変形は、以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図９は、実施の形態２に係る半導体装置１０２の平面図である。図１０は、実施の形態２に係る半導体装置１０２のＡ－Ｂ断面図である。実施の形態２では、複数の凹部２２の底部が丸まっている点が、実施の形態１と異なる。他の構造は、実施の形態１の構造と同様である。
　本実施の形態では、凹部２２の角部が丸まっていることで、応力集中点が発生しにくい。応力集中点は、温度サイクル等による構造破壊の起点となり易い。従って、本実施の形態では、パッケージの反りを低減するという実施の形態１の効果に加えて、構造破壊の発生を抑制できる。
　凹部２２の断面形状、サイズ、個数、配置位置は限定されない。図１１は、実施の形態２の第１の変形例に係る凹部２２ａの形状を説明する断面図である。図１２は、実施の形態２の第２の変形例に係る凹部２２ｂの形状を説明する断面図である。図１３は、実施の形態２の第３の変形例に係る凹部２２ｃの形状を説明する断面図である。図１４は、実施の形態２の第４の変形例に係る凹部２２ｄの形状を説明する断面図である。図１５は、実施の形態２の第５の変形例に係る凹部２２ｅの形状を説明する断面図である。図１６は、実施の形態２の第６の変形例に係る凹部２２ｆの形状を説明する断面図である。図１７は、実施の形態２の第７の変形例に係る凹部２２ａ、２２ｇ、２２ｈの形状を説明する断面図である。図１８は、実施の形態２の第８の変形例に係る凹部２２ｉの形状を説明する断面図である。図１９は、実施の形態２の第９の変形例に係る凹部２２ｊの形状を説明する断面図である。
　図１１～１９に示されるように、凹部２２ａ～２２ｊの底部は丸まっている。また、凹部２２を形成する封止樹脂２０の側面は、角部を有さなくても良く、角部と曲面を両方有しても良い。また、図１７に示されるように、複数の凹部２２ａ、２２ｇ、２２ｈは、複数の断面形状または複数のサイズを組み合わせて形成されても良い。また、図１８に示されるように、凹部２２ｉは半円形状であっても良い。また、複数の凹部２２は、尖った形状のものと丸まった形状のものを共に含んでも良い。
実施の形態３．
　図２０は、実施の形態３に係る半導体装置１０３の平面図である。図２１は、実施の形態３に係る半導体装置１０３のＡ－Ｂ断面図である。図２２は、実施の形態３に係る半導体装置１０３のＣ－Ｄ断面図である。本実施の形態は、複数の凹部２３の形状および配置が実施の形態１と異なる。他の構造は、実施の形態１の構造と同様である。
　複数の凹部２３は、基板１０の上面と平行な第１方向と、基板１０の上面と平行であり第１方向と交差する第２方向に並ぶ。第１方向は、例えばパッケージの対向する２辺に沿った方向である。第２方向は、例えば第１方向と直交する方向である。
　凹部が第１方向のみに並ぶ場合、第１方向に直行する方向ではパッケージの反りを低減する効果が小さくなる場合がある。本実施の形態では、凹部２３が２次元に並ぶ。従って、パッケージの反りを複数の方向で抑制できる。
　本実施の形態では、凹部２３は円柱型である。凹部２３の立体形状、断面形状、サイズ、個数、配置位置は限定されない。
　図２３は、実施の形態３の第１の変形例に係る凹部２３ａの平面視および断面視での形状を説明する図である。図２４は、実施の形態３の第２の変形例に係る凹部２３ｂの平面視および断面視での形状を説明する図である。図２５は、実施の形態３の第３の変形例に係る凹部２３ｃの平面視および断面視での形状を説明する図である。図２６は、実施の形態３の第４の変形例に係る凹部２３ｄの平面視および断面視での形状を説明する図である。
　図２３～２６に示されるように、凹部２３ａ～２３ｄは平面視で円形、三角形または四角形であっても良い。また、凹部２３は平面視で楕円形または多角形であっても良い。また、凹部２３ａ～２３ｄの立体形状は、円錐、三角錐、三角柱また四角柱であっても良い。また、複数の凹部２３は、複数の立体形状または複数のサイズを組み合わせて形成されても良い。
実施の形態４．
　図２７は、実施の形態４に係る半導体装置１０４の平面図である。図２８は、実施の形態４に係る半導体装置１０４のＡ－Ｂ断面図である。図２９は、実施の形態４に係る半導体装置１０４のＣ－Ｄ断面図である。実施の形態４では、複数の凹部２４の底部が丸まっている点が実施の形態３と異なる。他の構造は、実施の形態３の構造と同様である。
　本実施の形態では、凹部２４の底部が丸まっているため、温度サイクル等による構造破壊の起点となる応力集中点が発生しにくい。このため、パッケージの反りを複数の方向で低減できるという実施の形態３の効果に加えて、構造破壊の発生を抑制できる。
　複数の凹部２４の立体形状、断面形状、サイズ、個数、配置位置は限定されない。図３０は、実施の形態４の第１の変形例に係る凹部２４ａの平面視および断面視での形状を説明する図である。凹部２４ａは、頂点の丸まった円錐であっても良い。図３１は、実施の形態４の第２の変形例に係る凹部２４ｂの平面視および断面視での形状を説明する図である。凹部２４ｂは、頂点の丸まった三角錐であっても良い。また、平面視で複数の凹部２４ｂの角は丸まっていても良い。これにより、さらに構造破壊の発生を抑制できる。図３２は、実施の形態４の第３の変形例に係る凹部２４ｃの平面視および断面視での形状を説明する図である。凹部２４ｃは角の丸まった三角柱であっても良い。
　また、複数の凹部２４は、複数の立体形状または複数のサイズを組み合わせて形成されても良い。また、凹部２４を形成する封止樹脂２０の側面と、封止樹脂２０の上面とが形成する角が丸まっていても良い。
実施の形態５．
　図３３は、実施の形態５に係る半導体装置１０５の平面図である。図３４は、実施の形態５に係る半導体装置１０５のＡ－Ｂ断面図である。本実施の形態の複数の凹部２５は、平面視で同心円状に並ぶ。他の構造は、実施の形態１の構造と同様である。
　本実施の形態では、パッケージの４つの角部の反りを特に抑制できる。また、パッケージの反りをバランスの良く抑制できる。
　複数の凹部２５は同心円状に限らず、平面視で同心形状であれば良い。複数の凹部２５の断面形状、サイズ、個数、配置位置は限定されない。また、複数の凹部２５は、複数の形状または複数のサイズを組み合わせて形成されても良い。
　図３５は、実施の形態５の第１の変形例に係る凹部２５ａの形状を説明する平面図である。複数の凹部２５ａは同心四角形であっても良い。図３６は、実施の形態５の第２の変形例に係る凹部２５ｂの形状を説明する平面図である。同心四角形を形成する複数の凹部２５ｂは、パッケージの辺に対して傾いていても良い。
　図３７は、実施の形態５の第３の変形例に係る凹部２５ｃの形状を説明する平面図である。パッケージのアスペクト比は１ではなくても良い。つまり、基板１０は長辺と短辺を有しても良い。アスペクト比が１ではないパッケージでは、パッケージの長辺方向の封止樹脂２０の長さが、パッケージの短辺方向の封止樹脂２０の長さより長い。このため、封止樹脂２０に複数の凹部が形成されない場合、長辺方向の反りの方が短辺方向の反りよりも大きくなる可能性がある。
　第３の変形例では、アスペクト比が１ではないパッケージに同心円状の凹部２５ｃが形成される。このとき、複数の凹部２５ｃのうち基板１０の長辺に沿った方向に並ぶ凹部２５ｃの数は、基板１０の短辺に沿った方向に並ぶ凹部２５ｃの数よりも多い。これにより、長辺方向と短辺方向の反りをバランス良く抑制できる。
　図３８は、実施の形態５の第４の変形例に係る凹部２１の配置を説明する平面図である。実施の形態１の半導体装置１０１において、パッケージのアスペクト比は１ではなくても良い。このとき、複数の凹部２１は、図３８に示されるようにパッケージまたは基板１０の長辺に沿った方向に並んでも良い。これにより、反りが大きくなり易い長辺方向において、パッケージの反りを特に抑制できる。
　図３９は、実施の形態５の第５の変形例に係る凹部２３の配置を説明する平面図である。実施の形態３の半導体装置１０３において、パッケージのアスペクト比は１ではなくても良い。このとき、図３９に示されるように、基板１０の長辺に沿った方向に並ぶ凹部２３の数は、基板１０の短辺に沿った方向に並ぶ凹部２３の数よりも多くても良い。これにより、反りが大きくなり易い長辺方向において、パッケージの反りを特に抑制できる。
実施の形態６．
　図４０は、実施の形態６に係る半導体装置１０６の平面図である。図４１は、実施の形態６に係る半導体装置１０６のＡ－Ｂ断面図である。本実施の形態では、複数の凹部２６の底部が丸まっている点が実施の形態５と異なる。他の構造は、実施の形態５の構造と同様である。
　本実施の形態では、凹部２６の底部が丸まっているため、温度サイクル等による構造破壊の起点となる応力集中点が発生しにくい。このため、実施の形態５の効果に加えて、構造破壊の発生を抑制できる。
　図４２は、実施の形態６の第１の変形例に係る凹部２６ａの形状を説明する平面図である。図４３は、実施の形態６の第２の変形例に係る凹部２６ｂの形状を説明する平面図である。図４２、４３に示されるように、平面視で複数の凹部２６ａ、２６ｂの角は丸まっていても良い。これにより、さらに構造破壊の発生を抑制できる。
実施の形態７．
　図４４は、実施の形態７に係る半導体装置１０７の平面図である。図４５は、実施の形態７に係る半導体装置１０７のＡ－Ｂ断面図である。本実施の形態では、複数の凹部２１が封止樹脂２０よりも線膨張係数が小さい充填材料３０で充填されている点が、実施の形態１と異なる。他の構造は、実施の形態１の構造と同様である。
　本実施の形態では、凹部２１が封止樹脂２０よりも線膨張係数が小さい充填材料３０で埋められているため、反りの発生を抑制できる。さらに、凹部２１が埋まっていない場合と比較して、パッケージの剛性を向上できる。このため、自動搬送装置の真空吸着などによって外力が加わった場合に、パッケージの破損を抑制できる。従って、二次実装の利便性を向上できる。
　充填材料３０は、封止樹脂２０よりも線膨張係数が小さい材料であれば良い。充填材料３０は、必要とされる反りの抑制の効果等に応じて、変更されても良い。
実施の形態８．
　図４６は、実施の形態８に係る半導体装置１０８の平面図である。図４７は、実施の形態８に係る半導体装置１０８のＡ－Ｂ断面図である。本実施の形態では、複数の凹部２２の底部が丸まっている点が実施の形態７と異なる。
　本実施の形態では、複数の凹部２２の底部が丸まっているため、温度サイクル等による構造破壊の起点となる応力集中点が発生しにくい。このため、パッケージの反り低減と、パッケージの剛性の向上という実施の形態７の効果に加えて、構造破壊の発生を抑制できる。
実施の形態９．
　図４８は、実施の形態９に係る半導体装置１０９の平面図である。図４９は、実施の形態９に係る半導体装置１０９のＡ－Ｂ断面図である。図５０は、実施の形態９に係る半導体装置１０９のＣ－Ｄ断面図である。本実施の形態では、複数の凹部２３が封止樹脂２０よりも線膨張係数が小さい充填材料３０で充填されている点が、実施の形態３と異なる。他の構造は、実施の形態３の構造と同様である。本実施の形態においても、実施の形態３の効果に加えて、パッケージの剛性を向上できる。
実施の形態１０．
　図５１は、実施の形態１０に係る半導体装置１１０の平面図である。図５２は、実施の形態１０に係る半導体装置１１０のＡ－Ｂ断面図である。図５３は、実施の形態１０に係る半導体装置１１０のＣ－Ｄ断面図である。本実施の形態では、複数の凹部２４の底部が丸まっている点が実施の形態９と異なる。
　本実施の形態では、複数の凹部２４の底部が丸まっているため、温度サイクル等による構造破壊の起点となる応力集中点が発生しにくい。このため、複数方向でのパッケージの反り低減と、パッケージの剛性の向上という実施の形態９の効果に加えて、構造破壊の発生を抑制できる。
実施の形態１１．
　図５４は、実施の形態１１に係る半導体装置１１１の平面図である。図５５は、実施の形態１１に係る半導体装置１１１のＡ－Ｂ断面図である。本実施の形態では、複数の凹部２５が封止樹脂２０よりも線膨張係数が小さい充填材料３０で充填されている点が、実施の形態５と異なる。他の構造は、実施の形態５の構造と同様である。本実施の形態においても、実施の形態５の効果に加えて、パッケージの剛性を向上できる。
実施の形態１２．
　図５６は、実施の形態１２に係る半導体装置１１２の平面図である。図５７は、実施の形態１２に係る半導体装置１１２のＡ－Ｂ断面図である。本実施の形態では、複数の凹部２６の底部が丸まっている点が実施の形態１１と異なる。
　本実施の形態では、複数の凹部２６の底部が丸まっているため、温度サイクル等による構造破壊の起点となる応力集中点が発生しにくい。このため、バランスの良い反り抑制と、パッケージの剛性の向上という実施の形態１１の効果に加えて、構造破壊の発生を抑制できる。
　各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　１０　基板、１２　電子部品、１４　半導体チップ、２０　封止樹脂、２１、２１ａ～２１ｆ、２２、２２ａ～２２ｊ、２３、２３ａ～２３ｄ、２４、２４ａ～２４ｃ、２５、２５ａ～２５ｃ、２６、２６ａ、２６ｂ　凹部、３０　充填材料、１０１～１１２　半導体装置

Claims (11)

  1. 　基板と、
    　基板の上面に設けられた半導体チップと、
    　前記基板の上面と前記半導体チップとを覆う封止樹脂と、
    　を備え、
    　前記封止樹脂の上面には複数の凹部が形成されることを特徴とする半導体装置。
  2. 　前記複数の凹部は、前記基板の上面と平行な第１方向に並ぶことを特徴とする請求項１に記載の半導体装置。
  3. 　前記複数の凹部は、前記基板の上面と平行な第１方向と、前記基板の上面と平行であり前記第１方向と交差する第２方向に並ぶことを特徴とする請求項１に記載の半導体装置。
  4. 　前記複数の凹部は、平面視で同心形状に並ぶことを特徴とする請求項１に記載の半導体装置。
  5. 　前記複数の凹部は、ストライプ状であることを特徴とする請求項２に記載の半導体装置。
  6. 　前記複数の凹部は、平面視で前記封止樹脂の対向する２辺の一方から他方まで形成されることを特徴とする請求項５に記載の半導体装置。
  7. 　前記基板は長辺と短辺を有し、
    　前記複数の凹部のうち前記長辺に沿った方向に並ぶ凹部の数は、前記複数の凹部のうち前記短辺に沿った方向に並ぶ凹部の数よりも多いことを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 　前記複数の凹部の底部は丸まっていることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
  9. 　平面視で前記複数の凹部の角は丸まっていることを特徴とする請求項１から８の何れか１項に記載の半導体装置。
  10. 　前記複数の凹部は、前記封止樹脂よりも線膨張係数が小さい材料で充填されていることを特徴とする請求項１から９の何れか１項に記載の半導体装置。
  11. 　前記複数の凹部は、下方ほど幅が狭まることを特徴とする請求項１から１０の何れか１項に記載の半導体装置。
PCT/JP2020/018037 2020-04-27 2020-04-27 半導体装置 WO2021220373A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2020/018037 WO2021220373A1 (ja) 2020-04-27 2020-04-27 半導体装置
JP2020554925A JPWO2021220373A1 (ja) 2020-04-27 2020-04-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/018037 WO2021220373A1 (ja) 2020-04-27 2020-04-27 半導体装置

Publications (1)

Publication Number Publication Date
WO2021220373A1 true WO2021220373A1 (ja) 2021-11-04

Family

ID=78373464

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/018037 WO2021220373A1 (ja) 2020-04-27 2020-04-27 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2021220373A1 (ja)
WO (1) WO2021220373A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289031A (ja) * 1998-03-31 1999-10-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2010103384A (ja) * 2008-10-27 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP2012009745A (ja) * 2010-06-28 2012-01-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2014203998A (ja) * 2013-04-05 2014-10-27 日立オートモティブシステムズ株式会社 車載電子制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289031A (ja) * 1998-03-31 1999-10-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2010103384A (ja) * 2008-10-27 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP2012009745A (ja) * 2010-06-28 2012-01-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2014203998A (ja) * 2013-04-05 2014-10-27 日立オートモティブシステムズ株式会社 車載電子制御装置

Also Published As

Publication number Publication date
JPWO2021220373A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
US10340250B2 (en) Stack type sensor package structure
US7902650B2 (en) Semiconductor package and method for manufacturing the same
JP5213736B2 (ja) 半導体装置
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US20160042978A1 (en) Device and method for localized underfill
TWI690042B (zh) 用於保護半導體晶粒之封裝加強件
US10475730B2 (en) Preformed lead frame device and lead frame package including the same
US20160284620A1 (en) Low profile ic package
CN205177808U (zh) 芯片封装结构
US20150123287A1 (en) Semiconductor package and fabrication method thereof and substrate and packaging structure
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
JP2013115270A (ja) 電装ユニットおよびその製造方法
WO2021220373A1 (ja) 半導体装置
KR20220124759A (ko) 덮개 및 보강재 링을 갖는 다중 칩 모듈
TW201721813A (zh) 半導體元件及其製造方法
US20130119540A1 (en) Semiconductor package and method for manufacturing the same
KR100713930B1 (ko) 칩 스택 패키지
KR101147929B1 (ko) 슬롯을 구비한 기판
US20200321259A1 (en) Semiconductor package structure
JP6131875B2 (ja) 半導体パッケージ
JP2010205888A (ja) 半導体装置
JP7058813B1 (ja) 半導体装置
KR20160047277A (ko) 반도체 패키지 및 그의 제조 방법
JP2014116513A (ja) 電子装置
CN110943051A (zh) 半导体封装装置和其制造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020554925

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20933772

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20933772

Country of ref document: EP

Kind code of ref document: A1