JP2010103384A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010103384A JP2010103384A JP2008275093A JP2008275093A JP2010103384A JP 2010103384 A JP2010103384 A JP 2010103384A JP 2008275093 A JP2008275093 A JP 2008275093A JP 2008275093 A JP2008275093 A JP 2008275093A JP 2010103384 A JP2010103384 A JP 2010103384A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- chip
- embedded portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
【解決手段】本発明の半導体装置100は、集積回路が形成された半導体チップ17と、半導体チップ17の集積回路形成面側に設けられた再配線層3と、半導体チップ17の集積回路形成面と反対側の面に形成された樹脂の埋め込み部9とを有する。
【選択図】図4
Description
[半導体装置の製造方法]
図1〜図3は本発明の実施の形態に係る半導体装置の製造方法を説明する図である。まず、図1(A)に示すように、ウエハ状態の半導体基板1の第1面に、周知のウエハ処理プロセスによって集積回路を形成した後、当該集積回路を覆う状態で絶縁性の保護膜2を形成する。次に、半導体基板1の第1面側に、周知の配線プロセスによって再配線層3を形成した後、当該再配線層3の上に複数の外部接続端子5を形成する。
次に、図1(B)に示すように、半導体基板1の第1面側(外部接続端子5が形成されている側)を、シート6に貼り付けた状態で、半導体基板1の第2面を図示しない研削装置で研削することにより、半導体基板1の厚みを薄くする。具体的には、例えば、半導体基板1の厚みを300μm程度まで薄くする。ここでは、研削加工によって半導体基板1の厚みを薄くするとしたが、研削以外の加工方法を採用してもよい。この段階で半導体基板1の厚みを薄くする理由については、後段で説明する。
次に、図1(C)に示すように、半導体基板1の第2面に溝7を形成する。溝7の形成は、例えば、ドライエッチング法、ウェットエッチング法、サンドブラスト法、レーザ加工法等を用いて行なう。なかでも、ドライエッチング法やウェットエッチング法は、半導体基板1に溝加工を行なう場合に、半導体基板1に内部応力が残らない。このため、特に、薄型の半導体装置を製造する場合は、ドライエッチング法又はウェットエッチング法によって半導体基板1に溝7を形成することが好ましい。
次に、図3(A)に示すように、半導体基板1の溝7を、例えば、樹脂8で埋め込むことにより、埋め込み部9を形成する。具体的な埋め込み方法としては、例えば、半導体基板1の第2面に液状又はペースト状の樹脂8を供給し、当該樹脂8をスキージ11によるスクリーン印刷法で、ウエハ状態の半導体基板1全体に行き渡らせる。これにより、半導体基板1のすべてのチップ単位領域に樹脂の埋め込み部9が形成される。溝7を埋め込む方法としては、スクリーン印刷法以外にも、埋め込みに使用する樹脂8の特性に合わせて、例えば、モールド法、ポッティング法、スピンコート法等を適用してもよい。
次に、図3(B)に示すように、半導体基板1をダイシングする。ここでは、図示しないダイシング装置を用いて、半導体基板1にダイシングブレードで細溝(切り溝)12を形成する。ダイシングは、半導体基板1の第2面をシート14に貼り付けた状態で行なう。ダイシングブレードによる切り込みは、再配線層3が形成されている半導体基板1の第1面側から行なう。細溝12は、半導体基板1を格子状に区画する縦横のダイシングラインに沿って形成する。細溝12の深さは、半導体基板1を完全に分断しない深さとする。具体的には、導体基板1を支持しているシート14にダイシングブレードの刃先部分が接触しないように(半導体基板1をフルカットでダイシングしないように)、例えば、半導体基板1をハーフカット又はセミフルカット等でダイシングする。ハーフカットとは、半導体基板1の厚さの半分程度の深さで細溝12を形成するダイシング方式である。セミフルカットとは、ハーフカットよりも深く、かつ規定量の基板部分を残すように、細溝12を形成するダイシング方式である。
次に、図3(C)に示すように、半導体基板1の第1面側(外部接続端子5が形成されている側)を、シート15に貼り付けた状態で、半導体基板1の第2面を図示しない研削装置で研削することにより、半導体基板1を個片化する。具体的には、円板形の研削砥石16を規定の速度で回転させながら、半導体基板1の第2面を上記の埋め込み部9と一緒に研削砥石16で研削する。このとき、細溝12の部分で半導体基板1が分断されるように、研削砥石16の研削量を設定する。これにより、ウエハ状態の半導体基板1がチップ単位で個片化される。
図4は本発明の実施の形態に係る半導体装置の構成を示すもので、(A)はその断面図、(B)はその下面図である。図示した半導体装置100は、上記の製造方法によって得られるものである。この半導体装置100は、平面視矩形の半導体チップ(半導体素子)17をベースに構成されている。半導体チップ17は、上述のように集積回路が形成された半導体基板1をダイシングによって個片化することにより得られるものである。半導体チップ17の第1面には、図示しない集積回路が形成されている。また、半導体チップ17の第1面側には再配線層3が積層状態で形成されている。半導体チップ17の第1面は、上述した半導体基板1の第1面に相当する。再配線層3は、前述したように絶縁層3aと再配線パターン部3bとを有するものである。再配線層3上には複数の外部接続端子5が凸状に形成されている。
なお、上記実施の形態に係る半導体装置100においては、半導体チップ17の第2面に平面視十字形の配置で埋め込み部9を形成したが、埋め込み部9の平面的な形状や配置は、これに限らず、種々の変形が可能である。例えば、図5(A),(B)に示すように、半導体チップ17の第2面において、当該半導体チップ17の外周部を除いた内側の部分に、平面視矩形に埋め込み部9を形成してもよい。その場合は、半導体チップ17の第2面の外周部にチップ基材面が枠状に露出した状態となり、それよりも内側の部分(チップ基材面に囲まれる部分)に埋め込み部9が矩形状に形成された状態となる。このように半導体チップ17の外周部にチップ基材面を残して埋め込み部9を形成することにより、半導体チップ17の外周部に十分な厚みを枠状に連続して残すことができる。このため、半導体チップ17の強度を十分に確保した状態で、半導体チップ17の反りを低減することができる。
図8は本発明を適用した半導体装置の他の構造例1を説明するもので、(A)はその断面図、(B)はその上面図である。図示した半導体装置101は、主として、半導体チップ17と、インターポーザ基板18とを用いて構成されている。半導体チップ17の第1面には図示しない集積回路を覆う状態で保護膜2が形成されているが、この保護膜2の上には再配線層は形成されていない。一方、半導体チップ17の第2面には、上記同様に十字形の配置で埋め込み部9が形成されている。
図9は本発明を適用した半導体装置の他の構造例2を説明するもので、(A)はその断面図、(B)はそのZ−Z矢視図である。図示した半導体装置102は、上述した半導体チップ17とインターポーザ基板18を組み合わせた第1のパッケージの上に、それとは別の半導体チップ22とインターポーザ基板23を組み合わせた第2のパッケージを積層した構造となっている。このようなパッケージ構造は、PoP(パッケージ・オン・パッケージ)構造とも呼ばれている。半導体チップ22は、平面視矩形をなすインターポーザ基板23の上面にダイボンド材を用いて搭載固定されている。半導体チップ22は、インターポーザ基板23にワイヤボンディングによって電気的に接続されている。即ち、半導体チップ22の電極パッドとインターポーザ基板23の電極部とは、金線等のワイヤ24によって電気的に接続されている。また、半導体チップ22は、ワイヤ24を含めて、樹脂の封止体25により樹脂封止されている。
図10は本発明の実施の形態に係る半導体装置の第1応用例を示すもので、(A)はその断面図、(B)はその下面図である。図示のように、半導体装置100のベースとなる半導体チップ17の第2面には、上述したドット状のパターンで埋め込み部9が形成されている。具体的には、半導体チップ17の第2面に、平面視円形の小さな埋め込み部9aが縦方向と横方向に一定の間隔でドット状に配列されている。このようにドット状のパターンで配置された複数の埋め込み部9a,9bのうち、半導体チップ17の第2面内において、最も外側に配置された第1の埋め込み部9aと、それよりも内側に配置された第2の埋め込み部9bは、互いに異なる深さで形成されている。即ち、半導体チップ17の第2面内においては、埋め込み部9に深さの異なる部分(9a,9b)が存在している。さらに詳述すると、第1の埋め込み部9aは、半導体チップ17の第1面側に形成された外部接続端子5と同じ位置関係で配置されている。そして、第1の埋め込み部9aは、第2の埋め込み部9bよりも深く形成されている。埋め込み部の深さは、上述した溝の深さに対応するものとなる。
図11は本発明の実施の形態に係る半導体装置の第2応用例を示すもので、(A)はその断面図、(B)はその下面図である。図示のように、半導体装置100のベースとなる半導体チップ17の第2面には、当該半導体チップ17の外周部を除いた内側の部分に、平面視矩形の埋め込み部9が形成されている。この埋め込み部9は、半導体チップ17の外周部に沿って矩形の枠状に形成された第1の埋め込み部9aと、当該第1の埋め込み部9aの内側に形成された第2の埋め込み部9bとを有している。第1の埋め込み部9aは、半導体チップ17の第1面側に設けられた複数の外部接続端子5のちょうど裏側に位置している。
図12は本発明の実施の形態に係る半導体装置の第3応用例を示すもので、(A)はその断面図、(B)はその下面図である。図示のように、半導体チップ17の第2面に形成された埋め込み部9は、形状の異なる部分(9a,9b)を有している。ここでは一例として、円形をなす第1の埋め込み部9aと矩形をなす第2の埋め込み部9bの組み合わせで埋め込み部9を構成している。第1の埋め込み部9aは、半導体チップ17の外周部に沿ってドット状に複数配置されている。個々の第1の埋め込み部9aの位置は、外部接続端子5の真裏の位置に対応している。第2の埋め込み部9bは、複数の第1の埋め込み部9aで囲まれた内側の領域に配置されている。ここでは、埋め込み部の形状として、円形と矩形を例示しているが、これに限らず、例えば、三角形、ひし形、台形、楕円形、五角形、それ以上の多角形などであってもよい。
図13は本発明の実施の形態に係る半導体装置の第4応用例を示すもので、(A)はその断面図、(B)はその下面図である。図示のように、半導体チップ17の第2面にドット状のパターンで形成された埋め込み部9は、配置間隔が異なる部分(9a,9b)を有している。具体的には、半導体チップ17の第2面内において、最も外側に配置された第1の埋め込み部9aと、それよりも内側に配置された第2の埋め込み部9bが、互いに異なる配置間隔で形成されている。即ち、第1の埋め込み部9aは第1の間隔P1で配置され、第2の埋め込み部9bは、第1の間隔P1よりも広い第2の間隔P2で配置されている。このため、半導体チップ17の第2面内においては、埋め込み部9の配置状態として、チップの外側(外周縁寄り)が内側(中心寄り)よりも密になっている。
Claims (8)
- 集積回路が形成された半導体チップと、
前記半導体チップの集積回路形成面と反対側の面に、前記半導体チップの基材と線膨張係数が異なる材料で形成された埋め込み部と
を有する半導体装置。 - 前記埋め込み部は、少なくとも前記半導体チップの対角線方向にチップ基材面を連続的に残すように形成されている
請求項1記載の半導体装置。 - 前記埋め込み部は、平面視十字形に形成されている
請求項1又は2記載の半導体装置。 - 前記埋め込み部は、チップ基材面を平面視X字形に残すように形成されている
請求項2記載の半導体装置。 - 前記埋め込み部は、前記半導体チップの面内で、当該半導体チップの外周部を除いた内側の部分に形成されている
請求項1記載の半導体装置。 - 前記埋め込み部は、前記半導体チップの面内で、深さ、大きさ、形状、配置間隔のうち少なくとも一つが異なる部分を有する
請求項1記載の半導体装置。 - チップ単位で集積回路が形成された半導体基板の集積回路形成面と反対側の面に、溝を形成する工程と、
前記半導体基板の基材と線膨張係数が異なる材料で前記溝を埋め込む工程と
を有する半導体装置の製造方法。 - 前記溝を形成する前に、前記半導体基板の厚みを薄くする加工を行なう
請求項7記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275093A JP5151907B2 (ja) | 2008-10-27 | 2008-10-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275093A JP5151907B2 (ja) | 2008-10-27 | 2008-10-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103384A true JP2010103384A (ja) | 2010-05-06 |
JP5151907B2 JP5151907B2 (ja) | 2013-02-27 |
Family
ID=42293759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275093A Expired - Fee Related JP5151907B2 (ja) | 2008-10-27 | 2008-10-27 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5151907B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014138017A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
CN113169127A (zh) * | 2019-05-15 | 2021-07-23 | 华为技术有限公司 | 一种芯片封装装置及其制备方法 |
WO2021220373A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
WO2023105920A1 (ja) * | 2021-12-08 | 2023-06-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186651A (ja) * | 2002-12-06 | 2004-07-02 | Nec Corp | 半導体装置及びその製造方法 |
JP2006165121A (ja) * | 2004-12-03 | 2006-06-22 | Yamaha Corp | 半導体装置 |
JP2006352076A (ja) * | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
JP2008053693A (ja) * | 2006-07-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 |
-
2008
- 2008-10-27 JP JP2008275093A patent/JP5151907B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186651A (ja) * | 2002-12-06 | 2004-07-02 | Nec Corp | 半導体装置及びその製造方法 |
JP2006165121A (ja) * | 2004-12-03 | 2006-06-22 | Yamaha Corp | 半導体装置 |
JP2006352076A (ja) * | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
JP2008053693A (ja) * | 2006-07-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014138017A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
CN113169127A (zh) * | 2019-05-15 | 2021-07-23 | 华为技术有限公司 | 一种芯片封装装置及其制备方法 |
WO2021220373A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
WO2023105920A1 (ja) * | 2021-12-08 | 2023-06-15 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5151907B2 (ja) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11676939B2 (en) | Discrete polymer in fan-out packages | |
US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
JP5215587B2 (ja) | 半導体装置 | |
US10734367B2 (en) | Semiconductor package and method of fabricating the same | |
JP5179787B2 (ja) | 半導体装置及びその製造方法 | |
TWI619216B (zh) | 具有多個共面中介元件的半導體封裝 | |
KR20170034758A (ko) | 집적 팬아웃 패키지 및 그 제조 방법 | |
JP2009026805A (ja) | 半導体装置及びその製造方法 | |
KR20040083796A (ko) | 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법 | |
TW201926588A (zh) | 電子封裝件及其製法 | |
JP2006210402A (ja) | 半導体装置 | |
KR20190096131A (ko) | 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법 | |
TW201528453A (zh) | 半導體封裝件及其製法 | |
JP2009176978A (ja) | 半導体装置 | |
JP5151907B2 (ja) | 半導体装置及びその製造方法 | |
KR20210057853A (ko) | 반도체 패키지 및 그 제조 방법 | |
TW201814864A (zh) | 封裝結構及其製作方法 | |
KR101162508B1 (ko) | 반도체 패키지 | |
TWI766271B (zh) | 電子封裝件及其製法 | |
US11227814B2 (en) | Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof | |
JP2012134572A (ja) | 半導体装置 | |
US11201142B2 (en) | Semiconductor package, package on package structure and method of froming package on package structure | |
TWI545714B (zh) | 電子封裝件及其製法 | |
TWI789705B (zh) | 半導體裝置 | |
JP2004228142A (ja) | 半導体素子およびマルチチップパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |