JP2012009745A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012009745A
JP2012009745A JP2010146234A JP2010146234A JP2012009745A JP 2012009745 A JP2012009745 A JP 2012009745A JP 2010146234 A JP2010146234 A JP 2010146234A JP 2010146234 A JP2010146234 A JP 2010146234A JP 2012009745 A JP2012009745 A JP 2012009745A
Authority
JP
Japan
Prior art keywords
sealing resin
shield layer
semiconductor device
substrate
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010146234A
Other languages
English (en)
Other versions
JP5530830B2 (ja
JP2012009745A5 (ja
Inventor
Sadakazu Akaike
貞和 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010146234A priority Critical patent/JP5530830B2/ja
Publication of JP2012009745A publication Critical patent/JP2012009745A/ja
Publication of JP2012009745A5 publication Critical patent/JP2012009745A5/ja
Application granted granted Critical
Publication of JP5530830B2 publication Critical patent/JP5530830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂から発生するアウトガス等に起因する問題の発生を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置10は、基板11と、基板11に実装される電子部品12と、電子部品12を封止して基板11上に形成される封止樹脂13と、封止樹脂13の一部を覆うように、平面視において格子状に形成されたシールド層14と、を有する。
【選択図】図1

Description

本発明は、半導体装置及びその製造方法に関するものである。
従来の半導体装置には、基板上に実装された電子部品を封止する封止樹脂と、封止樹脂上に電子部品を電磁波から保護するシールド層とを備えたものがある(例えば、特許文献1,2参照)。
ここで、図13は、従来の半導体装置を示す概略斜視図である。
図13に示すように、半導体装置は、基板31と、電子部品(図示略)と、封止樹脂32と、シールド層33とを有する。
封止樹脂32は、基板31上に実装された電子部品を封止するように基板31上に形成されている。この封止樹脂32は、外部からの衝撃等から電子部品を保護するための部材である。
シールド層33は、封止樹脂32の上面全面を覆うように形成されている。このようなシールド層33を設けることで、外部からの電磁波が遮断され、電子部品を電磁波から保護することができる。
特開2001−24312号公報 特許第3842229号公報
ところで、封止樹脂32はその表面が平滑であるため、シールド層33がスパッタ法等により形成された導電膜であるときには、そのシールド層33と封止樹脂32との密着性が悪くなる場合がある。このような場合には、例えばはんだのリフロー加熱時に封止樹脂32から発生するアウトガスや吸湿による水蒸気などによって封止樹脂32が膨らんだり、シールド層33が封止樹脂32から剥がれたりするといった問題が発生する。
本発明は上記問題点を解決するためになされたものであって、その目的は、封止樹脂から発生するアウトガス等に起因する問題の発生を抑制することができる半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、基板と、前記基板に実装される電子部品と、前記電子部品を封止して前記基板上に形成される封止樹脂と、前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層と、を有する。
この構成によれば、シールド層の開口部では、封止樹脂の一部が露出されることになる。このように封止樹脂の一部が露出されるため、仮にはんだのリフロー加熱時などに封止樹脂からアウトガスや吸湿による水蒸気が発生しても、上記露出された部分からそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。
本発明の一観点によれば、基板と、前記基板に実装された電子部品と、前記電子部品を封止する封止樹脂とを含む半導体装置の製造方法であって、前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層を形成するシールド層形成工程を含む。
この方法によれば、封止樹脂の一部を覆うように形成されたシールド層の開口部では、封止樹脂の一部が露出されることになる。このように封止樹脂の一部が露出されるため、仮にはんだのリフロー加熱時などに封止樹脂からアウトガスや吸湿による水蒸気が発生しても、上記露出された部分からそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。
本発明の一観点によれば、封止樹脂から発生するアウトガス等に起因する問題の発生を抑制することができる半導体装置及びその製造方法を提供することができる。
(a)は第1実施形態の半導体装置を示す概略平面図、(b),(c)は第1実施形態の半導体装置を示す概略断面図。 第1実施形態の半導体装置の一部を示す概略斜視図。 多数個取り配線基板を示す概略平面図。 (a)〜(c)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 (a)〜(c)は、第1実施形態の半導体装置の製造方法を示す概略断面図。 第2実施形態の半導体装置を示す概略断面図。 (a)、(b)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 (a)〜(c)は、第2実施形態の半導体装置の製造方法を示す概略断面図。 変形例の半導体装置を示す概略断面図。 (a)は変形例の半導体装置の製造方法を示す概略断面図、(b)〜(d)は変形例の半導体装置の製造方法を示す拡大断面図。 (a)は変形例の半導体装置を示す概略平面図、(b)は変形例の半導体装置を示す概略断面図。 (a),(b)は、変形例の半導体装置を示す概略平面図。 従来の半導体装置を示す概略斜視図。
以下、添付図面を参照して各実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。
(第1実施形態)
以下、第1実施形態を図1〜図5に従って説明する。なお、図1(a)は、本実施形態の半導体装置10の概略平面図であり、図1(b)は、図1(a)に示す半導体装置10のA−A概略断面図であり、図1(c)は、図1(a)に示す半導体装置10の概略断面図である。また、図2は、半導体装置10の一部を示す概略斜視図である。
図1(b),(c)に示すように、半導体装置10は、基板11と、電子部品12と、封止樹脂13と、シールド層14とを有する。
基板11は、電子部品12とマザーボート等の他の基板(図示せず)との間を電気的に接続するためのものである。基板11としては、例えばプリント配線板を用いることができる。
電子部品12は、基板11上に実装されている。電子部品12としては、例えば半導体チップ、チップ抵抗、チップコンデンサ、水晶振動子等を用いることができる。
封止樹脂13は、電子部品12を封止するように基板11上に設けられている。この封止樹脂13の上面は、凹凸状に形成されている。具体的には、封止樹脂13の上面には、平面視において網目状(第2の所定パターン)の凹部13aが形成されている。換言すると、封止樹脂13の上面には、平面視においてマトリクス状(第1の所定パターン)の凸部13bが形成されている。なお、この封止樹脂13としては、例えばモールド樹脂を用いることができる。モールド樹脂としては、例えばトランスファーモールド法により形成されたエポキシ系モールド樹脂を用いることができる。
シールド層14は、図1(b),(c)及び図2に示すように、封止樹脂13の凹部13a内に形成されている。具体的には、シールド層14は、封止樹脂13の凹部13aの内壁を覆うように形成されている。このため、シールド層14は、図1(a)に示すように、平面視において格子状に形成されている。また、このようなシールド層14は、平面視において所定パターンの開口部、つまり上記凸部13bのパターンと同パターンの開口部(ここでは、マトリクス状の開口部)14aを有する、とも言える。すなわち、封止樹脂13の凸部13bにはシールド層14が形成されず、その凸部13bにおいて封止樹脂13の上面が露出されている。このように封止樹脂13の一部(凸部13b)において上面が露出されているため、仮にはんだのリフロー加熱時などに封止樹脂13からアウトガスや吸湿による水蒸気が発生しても、上面の露出された凸部13bからそれらアウトガスや水蒸気を外部に逃がすことができる。
ここで、図3は、本実施形態の半導体装置10が多数形成される多数個取り配線基板30の平面図である。
図3に示すように、多数個取り配線基板30は、半導体装置10が形成される領域である半導体装置形成領域Cを多数有している。この半導体装置形成領域Cには、上記基板11が形成されている。また、多数個取り配線基板30は、半導体装置10に対応する構造体が形成された後、ダイシング位置Dに沿ってダイシングブレードによって切断される。これにより、半導体装置10に対応する構造体が個片化され、多数の半導体装置10が製造される。なお、多数個取り配線基板30の材質としては、例えばガラスエポキシを用いることができる。
次に、半導体装置10の製造方法を図4及び図5に従って説明する。
図4(a)に示すように、半導体装置形成領域Cに形成された基板11上に電子部品12を実装する。次に、図4(b)に示すように、電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。
続いて、図4(c)に示すように、封止樹脂13の上面に、平面視において格子状の凹部13aを形成する。この凹部13aは、例えばダイシングブレード、レーザ、ドリル等により形成することができる。なお、凹部13aの深さW1は例えば50μm〜100μm、凹部13aの幅W2は例えば100μm、隣接する凹部13aのピッチW3は例えば200μmとすることができる。また、上記凹部13aが形成されることにより、封止樹脂13の上面にはマトリクス状の凸部13bが形成されることになる。
次に、図5(a)に示すように、凹部13aの内壁を含む封止樹脂13の上面側全面に導電層15を形成する。この導電層15は、例えばスパッタ法、真空蒸着法、めっき法により形成することができる。なお、スパッタ法や真空蒸着法を用いる場合には、導電層15の材料としては、例えばアルミニウム(Al)を用いることができる。また、めっき法を用いる場合には、導電層15の材料としては、例えば銅(Cu)を用いることができる。
続いて、図5(b)に示すように、封止樹脂13の上面側を研磨又は研削する。具体的には、凸部13b上面に形成された導電層15を研磨又は研削して除去することにより、凸部13b(封止樹脂13)の上面を露出させる。すなわち、本工程では、凸部13bの上面が露出されるまで封止樹脂13の上面側を研磨又は研削する。これにより、封止樹脂13の凹部13aの内壁を覆う、平面視において格子状のシールド層14、つまり平面視においてマトリクス状の開口部14aを有するシールド層14が形成される。なお、上記研磨としては、例えばバフ研磨などを用いることができる。また、この研磨工程(研削工程)において、凸部13b上面に形成された導電層15に加えて、シールド層14の一部と封止樹脂13の一部とを同時に研磨又は研削するようにしてもよい。
そして、以上の製造工程により、多数の半導体装置形成領域Cに、半導体装置10に相当する構造体が形成される。なお、本実施形態では、図4(c)及び図5(a),(b)に示した工程がシールド層形成工程となる。
次に、図5(c)に示すように、図5(b)に示した構造体をダイシング位置Dに沿って切断する。これにより、半導体装置10が個片化され、多数の半導体装置10が製造される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)封止樹脂13の上面に、所定パターンの開口部14aを有するシールド層14を形成するようにした。このシールド層14の開口部14aでは、封止樹脂13の凸部13bの上面が露出されることになる。このように封止樹脂13の一部(凸部13b)において上面が露出されているため、仮にはんだのリフロー加熱時などに封止樹脂13からアウトガスや吸湿による水蒸気が発生しても、上面の露出された凸部13bからそれらアウトガスや水蒸気を逃がすことができる。これにより、アウトガスや水蒸気に起因する問題の発生を好適に抑制することができる。
(2)シールド層14を封止樹脂13の凹部13aに形成するようにした。これにより、例えば従来のように封止樹脂32の上面にシールド層33を形成する場合に比べて、シールド層14の形成に伴う半導体装置10全体の高さの増大を抑えることができる。
(3)また、従来のようにシールド層33と封止樹脂32との密着性が悪く、封止樹脂32の上面にシールド層33を形成する場合には、シールド層33に機械的な外力が加わると容易にシールド層33が剥がれ、金属異物(浮遊物)の原因になるという問題がある。これに対し、本実施形態では、封止樹脂13の凹部13aにシールド層14が形成されるため、そのシールド層14を機械的な外力から好適に保護することができる。
(第2実施形態)
以下、第2実施形態を図6〜図7に従って説明する。先の図1〜図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図6に示すように、半導体装置10aは、基板11と、電子部品12と、封止樹脂13と、シールド層14と、接地端子16とを有する。
接地端子16は、グランド電位とされた導体であり、基板11上に設けられている。この接地端子16は、平面視において格子状に形成されたシールド層14と電気的に接続されている。この接地端子16には、例えば角柱状や円柱状の金属ポストやはんだボール等を用いることができる。
封止樹脂13は、電子部品12及び接地端子16を封止するように基板11上に設けられている。この封止樹脂13の上面には、平面視において格子状の凹部13aと、平面視においてマトリクス状の凸部13bとが形成されている。ここで、上記接地端子16と対向する凹部13a(図6において最も左側に位置する凹部13c及び最も右側に位置する凹部13d)は、接地端子16の上面を露出するように形成されている。
シールド層14は、封止樹脂13の凹部13aの内壁を覆うように形成されている。このため、上記接地端子16と対向する凹部13c,13d内に形成されたシールド層14は、接地端子16の上面と電気的に接続されている。これにより、平面視において格子状に形成されたシールド層14と接地端子16とが電気的に接続され、シールド層14がグランド電位とされる。したがって、シールド層14は、電子部品12が放出する電磁波を遮断すると共に、半導体装置10の外部に存在する他の装置から放出された電磁波を遮断し、その電磁波により電子部品12が悪影響を受けることを抑制することができる。
次に、半導体装置10aの製造方法を図7及び図8に従って説明する。
図7(a)に示すように、半導体装置形成領域Cに形成された基板11上に接地端子16を形成する。続いて、基板11上に電子部品12を実装する。次に、接地端子16及び電子部品12を覆うように封止樹脂13を基板11上に形成する。この封止樹脂13の厚さは、例えば1mmとすることができる。また、接地端子16上の封止樹脂13の厚さW4は、例えば100μmとすることができる。
続いて、図7(b)に示すように、封止樹脂13の上面に、平面視において格子状の凹部13aを形成する。このとき、接地端子16と対向する位置に形成される凹部13c,13dは、接地端子16の上面を露出する開口部として形成される。
次に、図8(a)に示すように、凹部13aの内壁を含む封止樹脂13の上面側全面に導電層15を形成する。これにより、上記凹部13c,13dに形成された導電層15が接地端子16の上面と電気的に接続される。なお、この導電層15の形成前に、導電層15と接地端子16との導通不良を防ぐために、図7(b)に示した構造体にデスミア処理を施すようにしてもよい。
続いて、図8(b)に示すように、封止樹脂13の凸部13b上面に形成された導電層15を研磨又は研削して除去することにより、凸部13bの上面を露出させる。これにより、封止樹脂13の凹部13aの内壁を覆うシールド層14が形成される。なお、本実施形態では、図7(b)及び図8(a)、(b)に示した工程がシールド層形成工程となる。
次に、図8(c)に示すように、図8(b)に示した構造体をダイシング位置Dに沿って切断する。これにより、半導体装置10aが個片化され、多数の半導体装置10aが製造される。
以上説明した実施形態によれば、第1実施形態の(1)〜(3)の効果に加えて以下の効果を奏する。
(4)基板11上に接地端子16を形成し、その接地端子16とシールド層14とを凹部13c,13dを介して電気的に接続するようにした。これにより、例えば接地端子16を設けずに、基板11の接地用配線の一部に直接シールド層14を電気的に接続する場合よりも、シールド層14を容易にグランド電位に設定することができる。すなわち、凹部13c,13dを深く掘ることなく、シールド層14と接地端子16とを接続することができる。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、封止樹脂13の上面全面を覆うように導電層15を形成した後に、凸部13b上に形成された導電層15を除去することにより、凹部13a内のみにシールド層14を形成するようにした。これに限らず、封止樹脂13に凹部13aを形成した後に、必要な部分(ここでは、凹部13a)のみにシールド層14を形成するようにしてもよい。例えば印刷法により、凹部13aのみに導電ペースト(例えば、Cuペーストや銀(Ag)ペーストなど)を充填することで、凹部13a内のみにシールド層14を形成することができる。また、例えばセミアディティブ法により、封止樹脂13の凸部13b上にめっきレジストを形成させた状態でCuめっき膜を析出成長させることで、凹部13a内のみにシールド層14を形成することができる。
なお、このような場合には、封止樹脂13の凸部13b上面の一部にシールド層14が形成されていてもよい。すなわち、凸部13bの上面の一部が露出され、平面視において所定パターンの開口部を有するシールド層14が形成されれば、上記第1実施形態の(1)と同様の効果を奏することができる。
・上記各実施形態では、封止樹脂13の凹部13aの内壁を覆うようにシールド層14を形成するようにした。これに限らず、例えば図9に示されるように、封止樹脂13の凹部13a内を充填するようにシールド層17を形成してもよい。
・上記各実施形態では、封止樹脂13の上面にダイシングブレード等で凹部13aを形成することによって、封止樹脂13の上面を凹凸状に形成するようにした。これに限らず、例えば図10に示されるように、封止樹脂18の表面を粗化させることにより、封止樹脂18の上面を凹凸状に形成するようにしてもよい。この封止樹脂18の粗化としては、例えばデスミア処理を用いることができる。なお、封止樹脂18が粗化することの困難な樹脂である場合には、例えば封止樹脂18上に粗化可能な封止樹脂を形成し、その粗化可能な封止樹脂の上面を粗化するようにしてもよい。また、封止樹脂18内にシリカのフィラーが含有されている場合であれば、そのシリカのフィラーをフッ化水素水溶液で溶解することにより、封止樹脂18の表面を粗化するようにしてもよい。
このように封止樹脂18の上面を粗化した場合には、図10(b)〜(d)に示す製造方法により、上記粗化した面(粗化面)18aにシールド層を形成することができる。なお、図10(b)〜(d)は、図10(a)の破線領域Rを拡大した拡大断面図である。
図10(b)は、封止樹脂18の上面に粗化面18aを形成した状態を示す。このとき、粗化面18aは、凹部18bと凸部18cとを有する。また、図示は省略するが、凹部18bは、平面視において網目状に形成されている。次に、図10(c)に示すように、その粗化面18aを覆うように薄く導電層19aを形成する。続いて、図10(d)に示すように、封止樹脂18の上面側を薄く研磨することにより、凸部18cの上面を露出させる。これにより、凹部18bの内壁を覆うように平面視において網目状のシールド層19を形成することができる。
・上記各実施形態では、一側面(上面)が平滑な面である封止樹脂13を形成するようにした。これに限らず、例えば封止樹脂13としてトランスファーモールド法により形成したモールド樹脂を用いる場合には、金型の形に樹脂を成型する際に、一側面(上面)に凹部と凸部を有する封止樹脂を形成するようにしてもよい。すなわち、金型の形によって、上面に凹部と凸部を有する封止樹脂を形成するようにしてもよい。
・図11(a)、(b)に示されるように、封止樹脂13の側面を覆うシールド層20を形成するようにしてもよい。このシールド層20は、図11(a)に示すように、平面視において格子状に形成されたシールド層14と電気的に接続されている。また、このシールド層20は、図11(b)に示すように、基板11上に形成されグランド電位とされた接地端子21と電気的に接続されている。これにより、封止樹脂13の側面から侵入する電磁波を遮断することが可能となり、外部からの電磁波を精度良く遮断することができる。
・上記各実施形態では、平面視において格子状の(平面視においてマトリクス状の開口部14aを有する)シールド層14を形成するようにしたが、このシールド層14の形状は特に制限されない。すなわち、平面視において所定パターンの開口部を有する形状であれば、シールド層14の形状は特に制限されない。例えば図12(a)に示されるように、シールド層22を、平面視において十字状に形成するようにしてもよい。この場合のシールド層22は、封止樹脂13の四隅にそれぞれ封止樹脂13を露出する開口部22aを有する。また、図12(b)に示されるように、平面視において中央部の封止樹脂13を露出する開口部24aを有し、環状及び帯状に形成されたシールド層24を形成するようにしてもよい。
・上記各実施形態では、封止樹脂13の凹部13a内にシールド層14を形成するようにした。これに限らず、例えば平滑な上面を有する封止樹脂の上面に、平面視において所定パターンの開口部を有するシールド層を形成するようにしてもよい。このような構成であっても、上記第1実施形態の(1)と同様の効果を奏することができる。
10,10a 半導体装置
11 基板
12 電子部品
13,18 封止樹脂
13a,13c,13d,18b 凹部
13b,18c 凸部
14,17,19,22,24 シールド層
14a,22a,24a 開口部
16 接地端子

Claims (7)

  1. 基板と、
    前記基板に実装される電子部品と、
    前記電子部品を封止して前記基板上に形成される封止樹脂と、
    前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層と、
    を含むことを特徴とする半導体装置。
  2. 前記封止樹脂は、一側面に平面視において第2の所定パターンの凹部を有し、
    前記シールド層は、前記凹部内に形成されることを特徴とする請求項1に記載の半導体装置。
  3. 前記基板上に形成された接地端子を含み、
    前記封止樹脂は、前記電子部品及び前記接地端子を封止するように形成され、
    前記凹部の少なくとも一部は、前記接地端子の一側面を露出するように形成されていることを特徴とする請求項2に記載の半導体装置。
  4. 前記凹部は、前記第2の所定パターンとして平面視において網目状に形成され、
    前記シールド層は、平面視において網目状に形成されていることを特徴とする請求項2又は3に記載の半導体装置。
  5. 基板と、前記基板に実装された電子部品と、前記電子部品を封止する封止樹脂とを含む半導体装置の製造方法であって、
    前記封止樹脂の一部を覆うように、平面視において第1の所定パターンの開口部を有するシールド層を形成するシールド層形成工程を含むことを特徴とする半導体装置の製造方法。
  6. 前記シールド層形成工程は、
    前記封止樹脂の一側面に前記第1の所定パターンの凸部と第2の所定パターンの凹部を形成する工程と、
    前記凹部内に前記シールド層を形成する工程と
    を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記シールド層形成工程の前に、前記基板上に接地端子を形成する工程を含み、
    前記シールド層形成工程は、
    前記封止樹脂の一側面に、第2の所定パターンを有し、少なくとも一部が前記接地端子の一側面を露出する凹部を形成する工程と、
    前記凹部内にシールド層を形成する工程と
    を含むことを特徴とする請求項5に記載の半導体装置の製造方法。
JP2010146234A 2010-06-28 2010-06-28 半導体装置及びその製造方法 Active JP5530830B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010146234A JP5530830B2 (ja) 2010-06-28 2010-06-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010146234A JP5530830B2 (ja) 2010-06-28 2010-06-28 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012009745A true JP2012009745A (ja) 2012-01-12
JP2012009745A5 JP2012009745A5 (ja) 2013-06-06
JP5530830B2 JP5530830B2 (ja) 2014-06-25

Family

ID=45539931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010146234A Active JP5530830B2 (ja) 2010-06-28 2010-06-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5530830B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
KR102060307B1 (ko) 2018-01-30 2019-12-30 공주대학교 산학협력단 반도체 패키지
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021220373A1 (ja) * 2020-04-27 2021-11-04 三菱電機株式会社 半導体装置
US11862572B2 (en) 2021-05-07 2024-01-02 STATS ChipPAC Pte. Ltd. Laser-based redistribution and multi-stacked packages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155223A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155223A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
KR102060307B1 (ko) 2018-01-30 2019-12-30 공주대학교 산학협력단 반도체 패키지
WO2021006141A1 (ja) * 2019-07-08 2021-01-14 株式会社村田製作所 モジュールおよびその製造方法
US11837555B2 (en) 2019-07-08 2023-12-05 Murata Manufacturing Co., Ltd. Module and method of manufacturing the same
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021220373A1 (ja) * 2020-04-27 2021-11-04 三菱電機株式会社 半導体装置
US11862572B2 (en) 2021-05-07 2024-01-02 STATS ChipPAC Pte. Ltd. Laser-based redistribution and multi-stacked packages

Also Published As

Publication number Publication date
JP5530830B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
JP5530830B2 (ja) 半導体装置及びその製造方法
JP4589170B2 (ja) 半導体装置及びその製造方法
TWI502733B (zh) 電子封裝模組及其製造方法
JP2006294701A (ja) 半導体装置及びその製造方法
US8093690B2 (en) Chip package and manufacturing method thereof
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
JP5193809B2 (ja) 配線基板及びその製造方法
US11219144B2 (en) Electromagnetic shields for sub-modules
JP2012074443A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN109788666B (zh) 线路基板及其制作方法
JP2008218731A (ja) 半導体装置の製造方法および半導体装置
JP5980634B2 (ja) プリント基板
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
TWI532424B (zh) 蓋板結構及其製作方法
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
JP5620698B2 (ja) 半導体構成体及び半導体構成体の製造方法
US20160240464A1 (en) Hybrid circuit board and method for making the same, and semiconductor package structure
KR102634389B1 (ko) 반도체 패키지 및 그의 제조 방법
KR102119142B1 (ko) 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
US9288902B2 (en) Printed circuit board and method of manufacturing the same
KR102159547B1 (ko) 패키지 기판 및 그의 제조 방법
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2011159761A (ja) 表面実装型ダイオードとその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5530830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150