JP5620698B2 - 半導体構成体及び半導体構成体の製造方法 - Google Patents

半導体構成体及び半導体構成体の製造方法 Download PDF

Info

Publication number
JP5620698B2
JP5620698B2 JP2010075099A JP2010075099A JP5620698B2 JP 5620698 B2 JP5620698 B2 JP 5620698B2 JP 2010075099 A JP2010075099 A JP 2010075099A JP 2010075099 A JP2010075099 A JP 2010075099A JP 5620698 B2 JP5620698 B2 JP 5620698B2
Authority
JP
Japan
Prior art keywords
wall
semiconductor structure
wiring
predetermined region
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010075099A
Other languages
English (en)
Other versions
JP2011210818A (ja
Inventor
伸治 脇坂
伸治 脇坂
Original Assignee
株式会社テラプローブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラプローブ filed Critical 株式会社テラプローブ
Priority to JP2010075099A priority Critical patent/JP5620698B2/ja
Priority to CN201110076347.0A priority patent/CN102234096B/zh
Priority to US13/074,279 priority patent/US8319346B2/en
Publication of JP2011210818A publication Critical patent/JP2011210818A/ja
Application granted granted Critical
Publication of JP5620698B2 publication Critical patent/JP5620698B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/0347Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/0383Reworking, e.g. shaping
    • H01L2224/0384Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902Multiple masking steps
    • H01L2224/03903Multiple masking steps using different masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391Forming a passivation layer after forming the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体構成体及び半導体構成体の製造方法に関する。
半導体ウエハ上に、電子回路に加えて、加速度センサ(例えば、特許文献1参照)、カンチレバー(例えば、特許文献2参照)等の機械素子や、光学素子等のMEMS(Micro Electro Mechanical Systems)を有する電子回路が形成されている半導体構成体が提案されている(例えば、特許文献3参照)。
特開2009−72848号公報 特開2004−209585号公報 特開2005−109221号公報
ところで、光学素子を有する半導体構成体には、光が入射或いは出射する場所が必要である。
本発明の課題は、このような半導体構成体の生産性を向上させることである。
本発明の半導体構成体は、
半導体ウエハと、
前記半導体ウエハ上の所定領域を囲むように形成され、導電性材料からなる壁と、
前記半導体ウエハ上の前記所定領域の外部に設けられた複数の配線と、
前記複数の配線上にそれぞれ設けられた複数の外部接続用電極と、
前記壁の外部に充填され、前記配線を封止する封止樹脂と、
前記壁の内部に充填され、前記所定領域を封止する透明樹脂と、
を備え
前記複数の配線のうち何れかの配線が前記壁の下まで延在しており、その配線上に設けられた外部接続用電極がその配線を介して前記壁と導通することを特徴とする。
前記所定領域には、電子回路が設けられていることが好ましい。
前記壁及び前記外部接続用電極は、同一材料で形成されていることが好ましい。
前記壁及び前記外部接続用電極は、同じ高さに設定されていることが好ましい。
前記壁と前記半導体ウエハとの間には、保護絶縁膜が介在されていることが好ましい。
本発明の半導体構成体の製造方法において、
半導体ウエハ上の所定領域の外部に配置された配線層上に外部接続用電極を形成すると同時に、前記所定領域を囲む壁を形成し、
前記所定領域以外の上部空間を塞ぐ蓋を前記壁の上部に載置し、
前記所定領域を封止する透明樹脂を前記壁の内部に充填し、
前記蓋を除去し、
前記接続パッド及び前記配線を封止する封止樹脂を前記壁の外部に充填し、
前記透明樹脂とともに前記封止樹脂、前記外部接続用電極及び前記壁の上面を切削することを特徴とする。
本発明によれば、半導体構成体の生産性を向上させることができる。
本発明の第1実施形態に係る半導体構成体1Bを示す平面図である。 図1のII−II矢視断面図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造方法の説明図である。 半導体構成体1Bの製造途中におけるダイシング前の半導体基板を示す平面図である。 は図11のXII−XII矢視断面図である。 半導体構成体1Bの製造途中におけるダイシング前の半導体基板を示す平面図である。 図13のXIV−XIV矢視断面図である。 半導体構成体1Bの製造途中におけるダイシング前の半導体基板を示す平面図である。 図15のXVI−XVI矢視断面図である。 半導体構成体1Bの製造途中におけるダイシング前の半導体基板を示す平面図である。 図17のXVIII−XVIII矢視断面図である。 半導体構成体1Bの製造途中におけるダイシング前の半導体基板を示す平面図である。 図19のXX−XX矢視断面図である。 半導体構成体1Bを実装した構造を示す断面図である。
図1は本発明の実施形態に係る半導体構成体1Bを示す平面図であり、図2は図1のII−II矢視断面図である。図1、図2に示すように、半導体構成体1Bは、半導体デバイスウエハ10の表面に絶縁膜14、配線15、柱状電極21、封止樹脂22、壁23、透明樹脂26等を形成してなる。
半導体デバイスウエハ10は、図1に示すように、シリコン等からなる半導体基板(半導体ウエハ)11と、金属等の導電性材料からなる複数の接続パッド12と、酸化シリコンまたは窒化シリコン等の絶縁性材料からなる保護絶縁膜13と、等を備える。
半導体基板11の表面には、電子回路2や接続パッド12、及びこれらを接続する配線等が形成されている。電子回路2は、可動部がない光学素子であり、例えば、フォトセンサ、赤外線イメージャ等である。
接続パッド12はシリコン基板11上の配線と接続されている。保護絶縁膜13は半導体基板11の表面に形成され、配線等を被覆する。
また、保護絶縁膜13には、接続パッド12を露出させる開口13a、電子回路2を露出させる開口13bが設けられている。図1、図2に示すように、開口13aは接続パッド12よりも小さく、開口13bは電子回路2よりも大きい。
保護絶縁膜13の上面には、エポキシ系樹脂やポリイミド系樹脂等からなる絶縁膜14が形成されている。絶縁膜14には、ポリイミド、ポリベンゾオキサゾール(PBO)、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等を用いることができる。
絶縁膜14には、接続パッド12を露出させる開口14a、電子回路2を露出させる開口14bが設けられている。開口14a、14bは絶縁膜14が感光性樹脂であれば、半導体デバイスウエハ10上に塗布−露光−現像−硬化することで一括形成することができる。また、開口14a、14bは、例えばレーザーにより形成することができる。図1、図2に示すように、絶縁膜14の開口14aは、保護絶縁膜13の開口13aよりも小さく、開口14aの外周部で接続パッド12と絶縁膜14とが密着している。また、絶縁膜14の開口14bは、電子回路2よりも大きく、絶縁膜14の開口14b内に電子回路2が露出されている。
絶縁膜14の上面の一部、及び、開口14aから露出した接続パッド12の上部には、配線15が形成されている。配線15は、下層であって、上層を電解メッキするための核となる銅等を有する電解めっき用シード層16と、上層である銅等の導電性材料を有する配線層19を含む。電解めっき用シード層16は、200nm〜2000nmの厚さが好ましい。電解めっき用シード層16の一部は、開口13a、14aを介して接続パッド12に接続されている。配線15は、電子回路2や半導体構成体1Aのシリコン基板11に設けられたトランジスタ等の他の電子回路を、柱状電極21に導通するための配線である。
電解めっき用シード層16の上面には銅等の導電性材料からなる配線層19及び壁層24が形成されている。
めっき層19は電解めっき用シード層16より厚く、例えば1μm〜15μmの厚さが好ましい。配線15における接続パッド12とは反対側の端部のランド上面には、銅等の導電性材料からなる柱状電極21が形成されている。柱状電極21の直径は50〜500μmである。柱状電極21の高さは45〜99μm程度であり、配線15の厚さと合わせて50〜100μm程度である。
電解めっき用シード層16及び配線層19の積層体である配線15は、対応する1つ又は複数の接続パッド12と1つ又は複数の柱状電極21とを接続している。また、配線15は、それぞれ隣接する他の配線15と電気的に絶縁されるように配列されている。
壁23は、開口13b、14bを囲むように設けられ、上側から平面視して四角形の形状をなしている。壁23は、下層であって、上層を電解メッキするための核となる銅等を有する電解めっき用シード層16と、上層である銅等の導電性材料を有する壁層24を含む。壁層24は銅等の導電性材料を含む。壁23の幅は70〜100μmである。壁23の上面は柱状電極21の上面とほぼ面一であり、高さは50〜100μm程度である。壁23と半導体基板11との間には保護絶縁膜13が介在されているため、壁23は、電子回路2や半導体構成体1Aのシリコン基板11に設けられたトランジスタ等の他の電子回路と絶縁されている。
なお、接地されている接続パッド12と接続されている一本の配線15は、壁23の下部まで延在しており、いずれか1つの柱状電極21が、この配線15を介して壁23と導通している。この柱状電極21は接地用の端子であり、壁23を接地する。
半導体基板11の上面であって、壁23の内側部分には、電子回路2を封止する透明樹脂26が充填されている。透明樹脂26には、例えば、熱硬化性ポリイミド、エポキシ系樹脂やフェノール系樹脂等の熱硬化性樹脂等を用いることができる。
配線15及び絶縁膜14の上面であって、柱状電極21の周囲並びに壁23の外側部分には、封止樹脂22が充填されている。封止樹脂22は、例えば、熱硬化性ポリイミド、エポキシ系樹脂やフェノール系樹脂等の熱硬化性樹脂と、シリカ等のフィラーとのコンポジット(複合材料)からなる。ただし、フィラーを含有していない熱硬化性樹脂でもよい。柱状電極21は上面が封止樹脂22から露出されている。
次に、半導体構成体1Bの製造方法について図3〜図18を用いて説明する。ここで、図3〜図10は製造途中におけるダイシング前の半導体基板の断面図である。また、図11、図13、図15、図17は、半導体構成体1Bの製造途中におけるダイシング前の半導体基板を示す平面図であり、図12は図11のXII−XII矢視断面図、図14は図13のXIV−XIV矢視断面図、図16は図15のXVI−XVI矢視断面図、図18は図17のXVIII−XVIII矢視断面図、図20は図19のXX−XX矢視断面図である。
まず、図3に示すように、半導体基板(半導体ウエハ)11上に接続パッド12及び保護絶縁膜13を備える、ダイシング前の半導体デバイスウエハ10の表面に、絶縁膜14を形成する。なお、保護絶縁膜13には、電子回路2を露出させる開口13bがまだ設けられておらず、電子回路2は保護絶縁膜13に被覆されている。
次に、図4に示すように、スパッタ等の気相堆積法により絶縁膜14の全面及び接続パッド12を覆う電解めっき用シード層16を形成する。
次に、図5に示すように、電解めっき用シード層16上の配線層19を形成する領域を除き、配線レジスト17を形成する。
次に、図6に示すように、配線レジスト17が形成されていない部分に、電解めっき用シード層16を陰極とする電解めっきにより配線層19を堆積する。
その後、図7に示すように、配線レジスト17を除去する。
次に、図8に示すように、電解めっき用シード層16及び配線層19の上面にドライフィルムを貼り付け、パターニングすることで柱状電極21及び壁層24用のレジスト20を形成する。なお、レジスト20には、複数の柱状電極21を形成する部分に複数の開口20aが、壁層24を形成する部分に開口20bがそれぞれ設けられている。
次に、図9に示すように、電解めっき用シード層16を陰極とする電解めっきにより、レジスト20の開口20a内に柱状電極21を、開口20b内に壁層24を、それぞれ堆積する。
次に、図10に示すように、レジスト20を除去する。
次に、図11、図12に示すように、ソフトエッチングにより配線層19、柱状電極21、壁層24が形成されていない領域の電解めっき用シード層16を除去して、配線層19とその下部の電解めっき用シード層16との積層体である配線15が形成されるとともに、壁層24とその下部の電解めっき用シード層16との積層体である壁23が形成される。
なお、この時、配線層19、柱状電極21、壁層24の表面も電解めっき用シード層16の厚さと同程度にエッチングされるが、配線層19、柱状電極21、壁層24は電解めっき用シード層16と比較して充分に厚いため、影響はない。
次に、外観検査により配線15の断線や半導体デバイスウエハ10上の異物の有無を確認する。次に、絶縁膜14の表面を酸素プラズマにより処理することで、表面の炭化物等の異物を除去する。
次に、図13、図14に示すように、壁23の外側部分(柱状電極21や配線15がある領域)を塞ぐ蓋25Bを、壁23の上部に載置する。蓋25Bとしては、例えば、銅やステンレス等からなる印刷マスク版を用いることができる。
次に、図15、図16に示すように、壁23の内側部分に透明樹脂26を充填する。このとき、壁23の外側部分は蓋25Bにより塞がれているため、透明樹脂26は充填されない。
次に、透明樹脂26が硬化した後、図17、図18に示すように、蓋25Bを除去する。
次に、図19、図20に示すように、半導体基板11の上面全体に、封止樹脂22を塗布する。封止樹脂22は、透明樹脂26より透過性が低くてもよい。
次に、封止樹脂22を上面から切削することで、柱状電極21、封止樹脂22、壁23及び透明樹脂26の上面を面一に形成する。その後、半導体基板11をダイシングすることで、図1、図2に示す半導体構成体1Bが完成する。
図21は半導体構成体1Bを外部回路基板に実装した構造を示す断面図である。外部回路基板のベース基板200の上面に配線219が形成されており、配線219は半田端子223が設けられた部分を除き、絶縁膜214により被覆されている。半田端子223を介して半導体構成体1Bの柱状電極21と配線219とが接続される。ベース基板200は開口201を有しており、開口201の外周部と対応する位置に壁23が配置され、電子回路2が開口201と対応する位置に配置されている。
このように、本発明によれば、半導体デバイスウェハ10の電子回路2が形成された領域を取り囲む壁23を形成し、蓋25Bで塞いでから透明樹脂26を壁23の内側部分に充填し電子回路2が形成された領域を封止することができる。また、壁23を柱状電極21と同時に形成するため、工程数を減らすことができ、生産性を向上させることができる。
1B 半導体構成体
2 電子回路
10 半導体デバイスウエハ
11 半導体基板
12 接続パッド
13 保護絶縁膜
13a、13b、14a、14b、20a、20b、201 開口
14、214 絶縁膜
15 配線
16 電解めっき用シード層
17 配線レジスト
19、219 配線層
20 レジスト
21 柱状電極
22 封止樹脂
23 壁
25B 蓋
26 透明樹脂
200 基板
223 半田端子

Claims (6)

  1. 半導体ウエハと、
    前記半導体ウエハ上の所定領域を囲むように形成され、導電性材料からなる壁と、
    前記半導体ウエハ上の前記所定領域の外部に設けられた複数の配線と、
    前記複数の配線上にそれぞれ設けられた複数の外部接続用電極と、
    前記壁の外部に充填され、前記配線を封止する封止樹脂と、
    前記壁の内部に充填され、前記所定領域を封止する透明樹脂と、
    を備え、
    前記複数の配線のうち何れかの配線が前記壁の下まで延在しており、その配線上に設けられた外部接続用電極がその配線を介して前記壁と導通することを特徴とする半導体構成体。
  2. 前記所定領域には、電子回路が設けられていることを特徴とする請求項1記載の半導体構成体。
  3. 前記壁及び前記外部接続用電極は、同一材料で形成されていることを特徴とする請求項1又は2に記載の半導体構成体。
  4. 前記壁及び前記外部接続用電極は、同じ高さに設定されていることを特徴とする請求項1〜3のいずれかに記載の半導体構成体
  5. 前記壁と前記半導体ウエハとの間には、保護絶縁膜が介在されていることを特徴とする請求項1〜4のいずれかに記載の半導体構成体
  6. 半導体ウエハ上の所定領域の外部に配置された配線層上に外部接続用電極を形成すると同時に、前記所定領域を囲む壁を形成し、
    前記所定領域以外の上部空間を塞ぐ蓋を前記壁の上部に載置し、
    前記所定領域を封止する透明樹脂を前記壁の内部に充填し、
    前記蓋を除去し、
    前記接続パッド及び前記配線を封止する封止樹脂を前記壁の外部に充填し、
    前記透明樹脂とともに前記封止樹脂、前記外部接続用電極及び前記壁の上面を切削することを特徴とする半導体構成体の製造方法。
JP2010075099A 2010-03-29 2010-03-29 半導体構成体及び半導体構成体の製造方法 Expired - Fee Related JP5620698B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010075099A JP5620698B2 (ja) 2010-03-29 2010-03-29 半導体構成体及び半導体構成体の製造方法
CN201110076347.0A CN102234096B (zh) 2010-03-29 2011-03-29 半导体结构体及半导体结构体的制造方法
US13/074,279 US8319346B2 (en) 2010-03-29 2011-03-29 Semiconductor structure and manufacturing method of semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010075099A JP5620698B2 (ja) 2010-03-29 2010-03-29 半導体構成体及び半導体構成体の製造方法

Publications (2)

Publication Number Publication Date
JP2011210818A JP2011210818A (ja) 2011-10-20
JP5620698B2 true JP5620698B2 (ja) 2014-11-05

Family

ID=44655449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010075099A Expired - Fee Related JP5620698B2 (ja) 2010-03-29 2010-03-29 半導体構成体及び半導体構成体の製造方法

Country Status (3)

Country Link
US (1) US8319346B2 (ja)
JP (1) JP5620698B2 (ja)
CN (1) CN102234096B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210808A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体装置
US9024205B2 (en) 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods
US9398700B2 (en) 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
JP6314070B2 (ja) * 2014-10-07 2018-04-18 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758115B2 (ja) * 1992-12-28 1998-05-28 ローム株式会社 半導体装置
JP3207319B2 (ja) * 1993-05-28 2001-09-10 株式会社東芝 光電変換装置及びその製造方法
JPH07221590A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
AU2003253425C1 (en) * 2002-08-09 2006-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
JP4342174B2 (ja) 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2004296761A (ja) * 2003-03-27 2004-10-21 Mitsumi Electric Co Ltd 半導体装置
JP4338442B2 (ja) * 2003-05-23 2009-10-07 富士フイルム株式会社 透過型光変調素子の製造方法
JP2005109221A (ja) 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
KR100592368B1 (ko) * 2004-07-06 2006-06-22 삼성전자주식회사 반도체 소자의 초박형 모듈 제조 방법
CN1755495A (zh) * 2004-09-27 2006-04-05 Idc公司 制造mems系统的预结构的方法
JP4486005B2 (ja) * 2005-08-03 2010-06-23 パナソニック株式会社 半導体撮像装置およびその製造方法
JP2007216309A (ja) * 2006-02-14 2007-08-30 Seiko Epson Corp 電子装置及びその製造方法
JP5130845B2 (ja) 2007-09-19 2013-01-30 大日本印刷株式会社 センサーパッケージおよびその製造方法

Also Published As

Publication number Publication date
US8319346B2 (en) 2012-11-27
CN102234096A (zh) 2011-11-09
JP2011210818A (ja) 2011-10-20
US20110233787A1 (en) 2011-09-29
CN102234096B (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
JP6110889B2 (ja) チップパッケージおよびその製造方法
US8319347B2 (en) Electronic device package and fabrication method thereof
TWI525774B (zh) 晶片封裝體
TWI473223B (zh) 晶片封裝體及其製造方法
US8432032B2 (en) Chip package and fabrication method thereof
TWI446512B (zh) 晶片封裝體及其形成方法
US9177919B2 (en) Chip package and method for forming the same
TWI505413B (zh) 晶片封裝體及其製造方法
US9711403B2 (en) Method for forming chip package
TWI493634B (zh) 晶片封裝體及其形成方法
JP5249080B2 (ja) 半導体装置
JP2009064839A (ja) 光学デバイス及びその製造方法
CN109788666B (zh) 线路基板及其制作方法
JP2012054297A (ja) 配線基板およびその製造方法
JP2009272490A (ja) 半導体装置および半導体装置の製造方法
TWI446500B (zh) 晶片封裝體及其形成方法
JP5620698B2 (ja) 半導体構成体及び半導体構成体の製造方法
CN107369695B (zh) 晶片封装体与其制造方法
JP5825415B2 (ja) センサーパッケージおよびその製造方法
KR100872404B1 (ko) 웨이퍼 본딩 패키징 방법
JP2011210808A (ja) 半導体構成体及び半導体装置
TWI441291B (zh) 半導體封裝件及其製造方法
JP2011209015A (ja) 半導体構成体及び半導体構成体の製造方法
JP2011103473A (ja) センサーパッケージおよびその製造方法
JP2011210816A (ja) 半導体構成体及び半導体構成体の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140919

R150 Certificate of patent or registration of utility model

Ref document number: 5620698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees