TWI446500B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI446500B
TWI446500B TW101102440A TW101102440A TWI446500B TW I446500 B TWI446500 B TW I446500B TW 101102440 A TW101102440 A TW 101102440A TW 101102440 A TW101102440 A TW 101102440A TW I446500 B TWI446500 B TW I446500B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive layer
conductive
layer
signal
Prior art date
Application number
TW101102440A
Other languages
English (en)
Other versions
TW201232736A (en
Inventor
Chia Sheng Lin
Tzu Hsiang Hung
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201232736A publication Critical patent/TW201232736A/zh
Application granted granted Critical
Publication of TWI446500B publication Critical patent/TWI446500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

晶片封裝體及其形成方法 Chip package and method for forming the same
本發明係有關於晶片封裝體，且特別是有關於有防電磁干擾(EMI)之屏蔽結構的晶片封裝體及其形成方法。
隨著晶片封裝體尺寸日益輕薄短小化及晶片之訊號傳遞速度之日益增加，電磁干擾(electromagnetic interference，EMI)及/或靜電放電(ESD)對於晶片封裝體之影響也更趨嚴重。由於晶片尺寸持續縮小化，晶片封裝體中之接地線路的設計更為重要。
本發明一實施例提供一種晶片封裝體，包括：一基底；一元件區，設置於該基底之中或之上；一信號導電墊，設置於該基底之中或之上，且電性連接該元件區；一接地導電墊，設置於該基底之中或之上；一信號導電凸塊，設置於該基底之一表面上，其中該信號導電凸塊透過一信號導電層而電性連接該信號導電墊；一接地導電層，設置於該基底之該表面上，且電性連接該接地導電墊；以及一保護層，設置於該基底之該表面上，其中該保護層完全覆蓋該信號導電層之全部側端，且部分覆蓋該接地導電層而使該接地導電層之一側端於該基底之一側邊露出。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，其中一元件區、一信號導電墊、及一接地導電墊分別設置於該基底之中或之上，且該信號導電墊電性連接該元件區；於該基底之一表面上形成一信號導電層及一接地導電層，其中該信號導電層電性連接該信號導電墊；於該基底之該表面上形成一保護層，具有至少一開口，露出部分的該信號導電層，其中該保護層完全覆蓋該信號導電層之全部側端，且該接地導電層之一側端露出；於該保護層之該開口上形成一信號導電凸塊，該信號導電凸塊透過該信號導電層而電性連接該信號導電墊；以及切割該基底以形成至少一晶片封裝體，其中該接地導電層之該側端於切割後之該基底的一側邊露出。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝影像感測晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(micro Electro mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率晶片模組(power IC modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
在進入本發明實施例之說明之前，先說明本案發明人所知的一種晶片封裝體。在該晶片封裝體中，接地導電結構係僅設置於封裝體之基底的四個角落。因此，所有的接地導電線路皆需導引至至少其中一角落，方能將晶片封裝體製造或使用過程中所產生之靜電放電電流導出。如此，需於封裝體之基底上形成許多導線。然而，隨著晶片封裝體中之晶片的導線密度增加且尺寸縮小，使得接地導電線路之設計更為困難。為了改善發明人所發現之問題，發明人提出如下所述之方法。
第1A-1E圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100，具有表面100a及表面100b。基底100例如是半導體基底，例如(但不限於)矽基底。基底100亦可為絕緣基底，例如是(但不限於)陶瓷基底。在一實施例中，基底100例如可為半導體晶圓(如矽晶圓)而可進行晶圓級封裝以節省製程時間與成本。
在一實施例中，元件區102、信號導電墊104S、及接地導電墊104E可設置於基底100之中或之上。例如，在第1A圖之實施例中，元件區102、信號導電墊104S、及接地導電墊104E設置於基底100之中，且於基底100之表面100a露出。元件區102可形成有(但不限於)光電元件，可包括影像感測元件或發光元件。影像感測元件例如是互補式金氧半(CMOS)影像感測元件(CIS)或電荷耦合元件(charge-coupled device，CCD)感測元件，而發光元件例如是發光二極體元件。信號導電墊104S係電性連接元件區102，用以將電性信號輸入及/或輸出元件區102。接地導電墊104E用以將靜電放電電流導出。在一實施例中，基底100為矽晶圓，複數個元件區102、信號導電墊104S、及接地導電墊104E形成於其中或其上。
雖然，第1A圖中僅顯示出單層的導電墊(104S、104E)。然而，多個導電墊可能係彼此堆疊及/或排列於基底100之上。例如，在一實施例中，導電墊(104S、104E)為多個彼此堆疊之導電墊、或至少一導電墊、或至少一導電墊與至少一層內連線結構所組成之導電墊結構。在以下之實施例中，為方便說明，圖式中僅顯示單層導電墊(104S、104E)以簡化圖式。
如第1A圖所示，可選擇性於基底100之上設置承載基板106。例如，可先在基底100之表面100a上形成間隔層105，接著於間隔層105上設置承載基板106。承載基板106例如可為透明基板，如玻璃基板、石英基板、或其相似物。在一實施例中，可以承載基板106為支撐，自基底100之表面100b進行薄化製程以將基底100薄化至預定厚度，以利後續製程之進行。
接著，於基底100上形成電性連接信號導電墊104S之信號導電層，及形成電性連接接地導電墊104E之接地導電層。如第1B圖所示，在一實施例中，可選擇性自基底100之表面100b移除部分的基底100以形成朝信號導電墊104S延伸且露出信號導電墊104S之孔洞108S。在一實施例中，亦可選擇性自基底100之表面100b移除部分的基底100以形成朝接地導電墊104E延伸且露出接地導電墊104E之孔洞108E。在基底100為具導電性之基底(如矽晶圓)的實施例中，需於基底100上形成絕緣層。如第1B圖所示，絕緣層110自基底100之表面100b延伸至孔洞108S及孔洞108E中。在一實施例中，可進行蝕刻製程以將孔洞108S及孔洞108E之底部上的絕緣層110移除以分別露出信號導電墊104S及接地導電墊104E。
接著，於基底100之表面100b上形成電性連接信號導電墊104S之信號導電層112S及電性連接接地導電墊104E之接地導電層112E，如第1C圖所示。在一實施例中，可於基底100之表面100b上形成導電材料層，其可延伸進入孔洞108S及孔洞108E中而分別電性連接信號導電墊104S及接地導電墊104E。接著，可將導電材料層圖案化以同時形成信號導電層112S及接地導電層112E。在一實施例中，可選擇性於圖案化導電材料層之步驟中，形成出虛置導電層112D。在後續製程中，可於虛置導電層112D上形成虛置導電凸塊。
在一實施例中，可於基底100之表面100b上形成晶種層，並於晶種層上形成圖案化遮罩層。接著，對晶種層進行電鍍製程以於露出的晶種層上沉積導電材料。接著，移除遮罩層，並蝕刻移除原由遮罩層所覆蓋之晶種層以將晶種層及所電鍍之導電材料所組成之導電材料層圖案化，因而形成出所需的圖案化導電層，例如包括信號導電層112S、接地導電層112E、及/或虛置導電層112D。
如第1C圖所示，信號導電層112S具有兩側端113S，而接地導電層112E亦具有兩側端113E。接地導電層112E之其中一側端113E位於基底100上之預定切割道附近。在後續切割製程之後，接地導電層112E之側端113E可於切割後之基底100的側邊露出。
如第1D圖所示，於基底100之表面100b上形成保護層114。保護層114具有至少一開口，露出部分的信號導電層112S。保護層114亦可具有其他開口，可例如露出部分的虛置導電層112D及部分的接地導電層112E。在一實施例中，保護層114完全覆蓋信號導電層112S之全部側端113S。保護層114僅部分覆蓋接地導電層112E之側端，未覆蓋於預定切割道附近之接地導電層112E上，且亦不覆蓋接地導電層112E靠近預定切割道之側端113E。
接著，如第1D圖所示，可於由保護層114之開口所露出的信號導電層112S、接地導電層112E、及虛置導電層112D上分別形成信號導電凸塊116S、接地導電凸塊116E、及虛置導電凸塊116D。虛置導電凸塊116D可用以平衡基底100上之各導電凸塊所受應力。在一實施例中，接地導電凸塊116E亦可用以平衡基底100上之各導電凸塊所受應力。在一實施例中，可不形成虛置導電凸塊116D及/或虛置導電層112D。在一實施例中，可不形成接地導電凸塊116E。
接著，可沿著基底100上之預定切割道切割基底以形成至少一晶片封裝體，其中接地導電層112E之側端113E於切割後之基底100的側邊露出。例如，在第1D圖之實施例中，接地導電層112E之露出的側端113E大抵與基底100之側邊共平面。未由保護層114所覆蓋且於基底100之側邊附近露出之接地導電層112E可用以與其他導電結構電性接觸而將晶片封裝體在製造過程中或使用中所產生之靜電放電電流導出，可確保元件區102之運作正常。在一實施例中，虛置導電層112D及虛置導電凸塊116D亦可輔助導出部分的靜電放電電流。
例如，如第1E圖所示，可以一外殼118包覆所形成之晶片封裝體。在一實施例中，外殼118可包括導電部分118a，其用以電性接觸露出的接地導電層112E。因此，晶片封裝體在製造過程中或使用中所產生之靜電放電電流可經由包括導電部分118a之外殼118導出。
第2A-2D圖顯示根據本發明數個實施例之晶片封裝體的上視示意圖，其中相同或相似之標號用以標示相同或相似之元件，且為方便辨識，未繪出保護層114。如第2A圖所示，在此實施例中，接地導電層112E於基底100之側邊露出，可方便與其他導電結構接觸，從而將晶片封裝體在製造過程中或使用中所產生之靜電放電電流經由接地導電墊及孔洞108E中之接地導電層112E導出。
在第2B圖之實施例中，虛置導電層112D之側端亦可於基底100之側邊露出(即，不被保護層114覆蓋)，因此亦可輔助導出晶片封裝體在製造過程中或使用中所產生之靜電放電電流。雖然，第2B圖實施例之虛置導電層112D與接地導電層112E之側端皆於基底100之同一側邊露出，但本發明實施例不限於此。在其他實施例中，虛置導電層112D與接地導電層112E之側端可分別於基底100之不同側邊露出。
在第2C圖之實施例中，可更包括至少一第二接地導電層112E2及/或設置於其上之第二接地導電凸塊116E2。第二接地導電層112E2亦可透過孔洞108E2而與第二接地導電墊(未顯示)電性接觸，且第二接地導電層112E2之側端亦可於基底100之側邊露出。在一實施例中，第二接地導電層112E2可透過導電區20而與接地導電層112E電性連接。
在第2D圖之實施例中，虛置導電層112D亦可透過導電區20而與接地導電層112E電性連接。
本發明實施例之晶片封裝體的接地導電結構不受限於基底之角落，可就近將接地導電墊導引至基底之側邊而與其他導電結構相連。除了可保護晶片封裝體之外，還能減低晶片封裝體的導線密度，提升晶片封裝體的效能與良率。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20．．．導電區
100．．．基底
100a、100b．．．表面
102．．．元件區
104S．．．信號導電墊
104E．．．接地導電墊
105．．．間隔層
106．．．承載基板
108E、108E2、108S．．．孔洞
110．．．絕緣層
112D、112E、112E2、112S．．．導電層
113E、113S．．．側端
114．．．保護層
116D、116E、116E2、116S．．．導電凸塊
118．．．外殼
118a．．．導電部分
第1A-1E圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2D圖顯示根據本發明實施例之晶片封裝體的上視示意圖。
100．．．基底
100a、100b．．．表面
102．．．元件區
104S．．．信號導電墊
104E．．．接地導電墊
105．．．間隔層
106．．．承載基板
108E、108S．．．孔洞
110．．．絕緣層
112D、112E、112S．．．導電層
113E、113S．．．側端
114．．．保護層
116D、116E、116S．．．導電凸塊
118．．．外殼
118a．．．導電部分

Claims (20)

  1. 一種晶片封裝體，包括：一基底；一元件區，設置於該基底之中或之上；一信號導電墊，設置於該基底之中或之上，且電性連接該元件區；一接地導電墊，設置於該基底之中或之上；一信號導電凸塊，設置於該基底之一表面上，其中該信號導電凸塊透過一信號導電層而電性連接該信號導電墊；一接地導電層，設置於該基底之該表面上，且電性連接該接地導電墊；以及一保護層，設置於該基底之該表面上，其中該保護層完全覆蓋該信號導電層之全部側端，且部分覆蓋該接地導電層而使該接地導電層之一側端於該基底之一側邊露出。
  2. 如申請專利範圍第1項所述之晶片封裝體，更包括一接地導電凸塊，設置於該基底之該表面上，其中該接地導電凸塊電性連接該接地導電層。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該接地導電層之露出的該側端大抵與該基底之該側邊共平面。
  4. 如申請專利範圍第1項所述之晶片封裝體，更包括一孔洞，自該基底之該表面朝該信號導電墊延伸，且露出部分的該信號導電墊，其中該信號導電層自該基底之該表面延伸至該孔洞中，且電性接觸該信號導電墊。
  5. 如申請專利範圍第1項所述之晶片封裝體，更包括一第二孔洞，自該基底之該表面朝該接地導電墊延伸，且露出部分的該接地導電墊，其中該接地導電層自該基底之該表面延伸至該第二孔洞中，且電性接觸該接地導電墊。
  6. 如申請專利範圍第1項所述之晶片封裝體，更包括：一虛置導電凸塊，設置於該基底之該表面上；以及一導電層，電性連接該虛置導電凸塊，其中該保護層部分覆蓋該導電層而使該導電層之一側端露出。
  7. 如申請專利範圍第6項所述之晶片封裝體，其中該導電層電性連接該接地導電層。
  8. 如申請專利範圍第6項所述之晶片封裝體，其中該導電層之該側端於該基底之一第二側邊露出。
  9. 如申請專利範圍第1項所述之晶片封裝體，更包括一第二接地導電層，設置於該基底之該表面上，其中該保護層部分覆蓋該第二接地導電層而使該第二接地導電層之一側端於該基底之一側邊露出，且該第二接地導電層電性連接該接地導電層。
  10. 如申請專利範圍第1項所述之晶片封裝體，更包括一外殼，包覆該基底，其中該外殼包括一導電部分，電性接觸該接地導電層。
  11. 一種晶片封裝體的形成方法，包括：提供一基底，其中一元件區、一信號導電墊、及一接地導電墊分別設置於該基底之中或之上，且該信號導電墊電性連接該元件區；於該基底之一表面上形成一信號導電層及一接地導電層，其中該信號導電層電性連接該信號導電墊；於該基底之該表面上形成一保護層，具有至少一開口，露出部分的該信號導電層，其中該保護層完全覆蓋該信號導電層之全部側端，且該接地導電層之一側端露出；於該保護層之該開口上形成一信號導電凸塊，該信號導電凸塊透過該信號導電層而電性連接該信號導電墊；以及切割該基底以形成至少一晶片封裝體，其中該接地導電層之該側端於切割後之該基底的一側邊露出。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：於該保護層中形成一第二開口，露出部分的該接地導電層；以及於該第二開口上形成一接地導電凸塊。
  13. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中在切割該基底的步驟之後，該接地導電層之露出的該側端大抵與該基底之一側邊共平面。
  14. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：在形成該信號導電層之前，自該基底之一第二表面移除部分的該基底以形成朝該信號導電墊延伸之一孔洞，該孔洞露出該信號導電墊；於該基底之該表面上形成一導電材料層，該導電材料層延伸進入該孔洞而電性接觸該信號導電墊；以及將該導電材料層圖案化以形成該信號導電層。
  15. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：在形成該接地導電層之前，自該基底之一第二表面移除部分的該基底以形成朝該接地導電墊延伸之一第二孔洞，該第二孔洞露出該接地導電墊；於該基底之該表面上形成一導電材料層，該導電材料層延伸進入該第二孔洞而電性接觸該接地導電墊；以及將該導電材料層圖案化以形成該接地導電層。
  16. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該信號導電層及該接地導電層之形成步驟包括：於該基底之該表面上形成一導電材料層；以及將該導電材料層圖案化以同時形成該信號導電層及該接地導電層。
  17. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括：於該基底之該表面上設置一虛置導電凸塊；以及於該基底上形成一導電層，該導電層電性連接該虛置導電凸塊，其中該保護層部分覆蓋該導電層而使該導電層之一側端露出。
  18. 如申請專利範圍第17項所述之晶片封裝體的形成方法，其中該導電層電性連接該接地導電層。
  19. 如申請專利範圍第17項所述之晶片封裝體的形成方法，其中該信號導電層、該接地導電層、及該導電層係圖案化自一相同的導電材料層。
  20. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括以一外殼包覆該至少一晶片封裝體，其中該外殼包括一導電部分，電性接觸該接地導電層。
TW101102440A 2011-01-27 2012-01-20 晶片封裝體及其形成方法 TWI446500B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161436762P 2011-01-27 2011-01-27

Publications (2)

Publication Number Publication Date
TW201232736A TW201232736A (en) 2012-08-01
TWI446500B true TWI446500B (zh) 2014-07-21

Family

ID=46563250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101102440A TWI446500B (zh) 2011-01-27 2012-01-20 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US8786093B2 (zh)
CN (1) CN102623424B (zh)
TW (1) TWI446500B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702664A (zh) * 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN103000539B (zh) * 2012-11-16 2016-05-18 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
TWI483434B (zh) * 2013-02-18 2015-05-01 Lextar Electronics Corp 發光二極體的轉置基材與使用該轉置基材的發光裝置製造方法
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same
CN113517198A (zh) * 2020-04-10 2021-10-19 长鑫存储技术有限公司 半导体器件及其制备方法
CN114710135B (zh) * 2022-03-28 2024-05-14 象朵创芯微电子(苏州)有限公司 一种双面滤波器、制备方法以及射频模组、电子设备
CN115000024B (zh) * 2022-04-18 2023-09-08 锐石创芯(重庆)科技有限公司 一种芯片封装结构及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352236B1 (ko) * 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4987683B2 (ja) * 2007-12-19 2012-07-25 株式会社テラミクロス 半導体装置およびその製造方法
CN101582397B (zh) * 2008-05-16 2010-12-29 精材科技股份有限公司 半导体装置及其制造方法
US8823179B2 (en) * 2008-05-21 2014-09-02 Chia-Lun Tsai Electronic device package and method for fabricating the same
US7666711B2 (en) * 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
CN102034796B (zh) * 2009-10-01 2014-08-27 精材科技股份有限公司 晶片封装体及其制造方法
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die

Also Published As

Publication number Publication date
CN102623424A (zh) 2012-08-01
CN102623424B (zh) 2015-04-08
TW201232736A (en) 2012-08-01
US20120193786A1 (en) 2012-08-02
US8786093B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
TWI505433B (zh) 晶片封裝體及其製造方法
TWI569400B (zh) 晶片封裝體及其形成方法
US9337097B2 (en) Chip package and method for forming the same
JP6110889B2 (ja) チップパッケージおよびその製造方法
TWI446500B (zh) 晶片封裝體及其形成方法
TWI459485B (zh) 晶片封裝體的形成方法
TWI512930B (zh) 晶片封裝體及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
US9142486B2 (en) Chip package and fabrication method thereof
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
US20150137341A1 (en) Chip package and method for forming the same
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US9640488B2 (en) Chip package and method for forming the same
US9024437B2 (en) Chip package and method for forming the same
TWI503937B (zh) 晶片封裝體及其形成方法
TWI484597B (zh) 晶片封裝體及其形成方法
US20200235009A1 (en) Method for manufacturing a chip package