JP4987683B2 - 半導体装置およびその製造方法 - Google Patents

Description

この発明は半導体装置およびその製造方法に関する。

従来の半導体装置には、ＳＯＩ(silicon on insulator)と呼ばれるもので、半導体基板上に絶縁膜が設けられ、絶縁膜上に薄膜トランジスタを形成してなるＳＯＩ集積回路部が設けられたものがある。（例えば、特許文献１参照）。この従来の半導体装置では、回路基板上にフェースダウン方式でつまりそのＳＯＩ集積回路部を下側とされた状態で搭載されている。そして、半導体装置の下面と回路基板との間にはアンダーフィル材が設けられている。この場合、アンダーフィル材は、半導体装置の周囲における回路基板の上面および半導体装置の周側面を覆うように設けられている。

特開２００７−１９４６４号公報（図１）

ところで、ＳＯＩと呼ばれる半導体装置では、半導体基板の電位の安定化を図るために、半導体基板の上面（裏面）をグランド電位とする必要がある。このため、上記従来の半導体装置では、その半導体基板の上面とアンダーフィル材の外側における回路基板の上面に設けられたグランド配線とを、それらの上面およびその間のアンダーフィル材の外面に設けられた接続部材を介して接続している。

しかしながら、上記従来の半導体装置では、その半導体基板の上面と回路基板のグランド配線とを、アンダーフィル材の外面に設けられた接続部材を介して接続しているので、この状態で特性評価を行なうことはできるが、単体の状態ではフローティング状態となるので、単体の状態では特性評価を行なうことができないという問題があった。

そこで、この発明は、単体の状態で特性評価を行なうことを可能とすることができる半導体装置およびその製造方法を提供することを目的とする。

請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられたＳＯＩ集積回路部と、前記ＳＯＩ集積回路部上に設けられた上層絶縁膜と、前記上層絶縁膜上に設けられたグランド用配線を含む複数の配線とを備えており、
前記グランド用配線を含む前記配線の接続パッド部上に柱状電極が設けられており、
前記柱状電極の周囲における前記上層絶縁膜上に封止膜が設けられており、
前記グランド用配線の一の端部端面は前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜の側面と面一とされて露出され、この露出された前記グランド用配線の一の端部端面を含む前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜の側面から前記半導体基板の下面にかけて接続部材が設けられており、
前記グランド用配線の一の端部上にダミー柱状電極がその側面を露出されて設けられ、この露出された前記ダミー柱状電極の側面に前記接続部材が接続されていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記接続部材は導電性ペーストを硬化させたものからなることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１または２に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、ウエハ状態の半導体基板上に絶縁膜が形成され、前記絶縁膜上にＳＯＩ集積回路部が形成され、前記ＳＯＩ集積回路部上に上層絶縁膜が形成されたものを準備する工程と、前記上層絶縁膜上にグランド用配線を含む複数の配線を形成し、且つ、前記グランド用配線の一の端部をダイシングストリートに対応する領域内の途中まで形成する工程と、前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜を前記ダイシングストリートに沿って切断して、個々の半導体装置に分割し、且つ、前記ダイシングストリートに対応する領域内に形成された前記グランド用配線を切断して除去し、当該切断面を露出させる工程と、分割された前記半導体装置において、前記グランド用配線の切断面を含む前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜の側面から前記半導体基板の下面にかけて接続部材を形成する工程と、を有することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項４に記載の発明において、前記接続部材は、塗布された導電性ペーストを硬化させて形成することを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項４に記載の発明において、前記グランド用配線を含む前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記柱状電極の周囲における前記上層絶縁膜上に封止膜を形成する工程を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記柱状電極を形成する工程は、前記グランド用配線の一の端部上にダミー柱状電極を形成する工程を含み、前記切断工程は、前記ダイシングストリートに対応する領域内に形成された前記ダミー柱状電極を切断して除去し、当該切断面を露出させる工程を含み、前記接続部材を形成する工程は、前記ダミー柱状電極の切断面に前記接続部材を形成する工程を含むことを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項７または８に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。

この発明によれば、グランド用配線の一の端部端面を半導体基板、絶縁膜、ＳＯＩ集積回路部および上層絶縁膜の側面と面一として露出させ、この露出されたグランド用配線の一の端部端面を含む半導体基板、絶縁膜、ＳＯＩ集積回路部および上層絶縁膜の側面から半導体基板の下面にかけて接続部材を設けているので、単体の状態で半導体基板の下面をグランド電位とすることが可能であり、したがって単体の状態で特性評価を行なうことを可能となる。

（第１実施形態）
図１（Ａ）はこの発明の第１実施形態としての半導体装置の断面図を示し、図１（Ｂ）はその右側面図を示す。この場合、図１（Ａ）は図１（Ｂ）のＡ−Ａ線に沿う断面図である。この半導体装置は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、ＳＯＩ基板１を備えている。

ＳＯＩ基板１は、平面正方形状のシリコン基板（半導体基板）２の上面に酸化シリコン等からなる絶縁膜３が設けられ、絶縁膜３の上面に薄膜トランジスタを形成してなるＳＯＩ集積回路部４が設けられた構造となっている。この場合、ＳＯＩ集積回路部４の薄膜トランジスタのソース・ドレイン領域は、絶縁膜３に設けられた上下導通部（図示せず）を介してシリコン基板３に接続されている。

ＳＯＩ集積回路部４の上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５ａ、５ｂがＳＯＩ集積回路部４に接続されて設けられている。この場合、符号５ａで示す接続パッドは信号用、電源用等の接続パッドであり、符号５ｂで示す接続パッドはグランド用の接続パッドである。

接続パッド５ａ、５ｂの上面中央部を除くＳＯＩ集積回路部４の上面には酸化シリコン等からなる上層絶縁膜６が設けられ、接続パッド５ａ、５ｂの上面中央部は上層絶縁膜６に設けられた開口部７ａ、７ｂを介して露出されている。上層絶縁膜６の上面にはポリイミド系樹脂等からなる保護膜（上層絶縁膜）８が設けられている。上層絶縁膜６の開口部７ａ、７ｂに対応する部分における保護膜８には開口部９ａ、９ｂが設けられている。

保護膜８の上面には配線１０ａ、１０ｂが設けられている。配線１０ａ、１０ｂは、保護膜８の上面に設けられた銅等からなる下地金属層１１ａ、１１ｂと、下地金属層１１ａ、１１ｂの上面に設けられた銅からなる上部金属層１２ａ、１２ｂとからなる２層構造となっている。配線１０ａの一端部は、上層絶縁膜６および保護膜８の開口部７ａ、９ａを介して信号用、電源用等の接続パッド５ａに接続されている。配線１０ｂの所定の箇所は、上層絶縁膜６および保護膜８の開口部７ｂ、９ｂを介してグランド用の接続パッド５ｂに接続されている。

配線１０ａ、１０ｂの接続パッド部上面には銅からなる柱状電極１３ａ、１３ｂが設けられている。配線１０ａ、１０ｂを含む保護膜８の上面にはエポキシ系樹脂等からなる封止膜１４がその上面が柱状電極１３ａ、１３ｂの上面と面一となるように設けられている。柱状電極１３ａ、１３ｂの上面には半田ボール１５ａ、１５ｂが設けられている。

ここで、グランド用の配線１０ｂの一端部は接続パッド部となっているが、他端部端面はシリコン基板２、絶縁膜３、ＳＯＩ集積回路部４、上層絶縁膜６、保護膜８および封止膜１４の側面と面一であり、外部に露出されている。この露出されたグランド用の配線１０ｂの他端部端面を含む封止膜１４、保護膜８、上層絶縁膜６、ＳＯＩ集積回路部４、絶縁膜３およびシリコン基板２の側面からシリコン基板２の下面にかけては銀ペースト等の導電性ペーストからなる接続部材１６が設けられている。この場合、図１（Ｂ）に示すように、接続部材１６の幅はグランド用の配線１０ｂの他端部端面の幅よりも小さくしているが、同じかそれよりも大きくしてもよい。

このように、この半導体装置では、グランド用の配線１０ｂの他端部端面をシリコン基板２、絶縁膜３、ＳＯＩ集積回路部４、上層絶縁膜６、保護膜８および封止膜１４の側面と面一として露出させ、この露出されたグランド用の配線１０ｂの他端部端面を含むシリコン基板２、絶縁膜３、ＳＯＩ集積回路部４、上層絶縁膜６、保護膜８および封止膜１４の側面からシリコン基板２の下面にかけて接続部材１６を設けているので、単体の状態でシリコン基板２の下面をグランド電位とすることが可能であり、したがって単体の状態で特性評価を行なうことを可能となる。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板２上に絶縁膜３、ＳＯＩ集積回路部４、接続パッド５ａ、５ｂ、上層絶縁膜６および保護膜８が形成され、接続パッド５ａ、５ｂの中央部が上層絶縁膜６および保護膜８に形成された開口部７ａ、７ｂ、９ａ、９ｂを介して露出されたものを準備する。なお、図２において、符号２１で示す領域はダイシングストリートに対応する領域である。

次に、図３に示すように、上層絶縁膜６および保護膜８の開口部７ａ、７ｂ、９ａ、９ｂを介して露出された接続パッド５ａ、５ｂの上面を含む保護膜８の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

次に、下地金属層１１の上面にメッキレジスト膜２２をパターン形成する。この場合、上部金属層１２ａ、１２ｂ形成領域に対応する部分におけるメッキレジスト膜２２には開口部２３ａ、２３ｂが形成されている。この場合、上部金属層１２ｂ形成領域に対応する部分に形成された開口部２３ｂの一端部は、ダイシングストリート２１に対応する領域内の途中まで形成されている。

次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２２の開口部２３ａ、２３ｂ内の下地金属層１１の上面に上部金属層１２ａ、１２ｂを形成する。この状態では、上部金属層１２ｂの他端部は、ダイシングストリート２１に対応する領域内の途中まで形成されている。次に、メッキレジスト膜２２を剥離する。

次に、図４に示すように、上部金属層１２ａ、１２ｂを含む下地金属層１１の上面にメッキレジスト膜２４をパターン形成する。この場合、上部金属層１２ａ、１２ｂの接続パッド部つまり柱状電極１３ａ、１３ｂ形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５ａ、２５ｂが形成されている。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５ａ、２５ｂ内の上部金属層１２ａ、１２ｂの接続パッド部上面に柱状電極１３ａ、１３ｂを形成する。

次に、メッキレジスト膜２４を剥離し、次いで、上部金属層１２ａ、１２ｂをマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図５に示すように、上部金属層１２ａ、１２ｂ下にのみ下地金属層１１ａ、１１ｂが残存される。この状態では、下地金属層１１ａ、１１ｂおよびその上面に形成された上部金属層１２ａ、１２ｂにより、配線１０ａ、１０ｂが形成されている。この場合、配線１０ｂの他端部は、ダイシングストリート２１に対応する領域内の途中まで形成されている。

次に、図６に示すように、配線１０ａ、１０ｂおよび柱状電極１３ａ、１３ｂを含む保護膜８の上面全体に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜１４をその厚さが柱状電極１３ａ、１３ｂの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３ａ、１３ｂの上面は封止膜１４によって覆われている。

次に、封止膜１４の上面側を適宜に研削して除去することにより、図７に示すように、柱状電極１３ａ、１３ｂの上面を露出させるとともに、この露出された柱状電極１３ａ、１３ｂの上面を含む封止膜１４の上面を平坦化する。次に、図８に示すように、柱状電極１３ａ、１３ｂの上面に半田ボール１５ａ、１５ｂを形成する。

次に、図９に示すように、ダイシングストリート２１に沿って、封止膜１４、保護膜８、上層絶縁膜６、ＳＯＩ集積回路部４、絶縁膜３およびウエハ状態のシリコン基板２を切断し、個々の半導体装置に分割する。この場合、図８に示すように、グランド用の配線１０ｂの他端部はダイシングストリート２１に対応する領域内の途中まで形成されているので、ダイシングストリート２１に沿って切断すると、図９に示すように、ダイシングストリート２１に対応する領域内に形成されたグランド用の配線１０ｂが切断されて除去され、当該切断面が露出される。

次に、図１（Ａ）および（Ｂ）に示すように、分割された半導体装置において、グランド用の配線１０ｂの切断面を含む封止膜１４、保護膜８、上層絶縁膜６、ＳＯＩ集積回路部４、絶縁膜３およびシリコン基板２の側面からシリコン基板２の下面にかけて、ディスペンサーを用いて銀ペースト等の導電性ペーストを塗布して硬化させることにより、接続部材１６を形成する。かくして、この実施形態における半導体装置が得られる。

（第２実施形態）
図１０（Ａ）はこの発明の第２実施形態としての半導体装置の断面図を示し、図１０（Ｂ）はその右側面図を示す。この場合も、図１０（Ａ）は図１０（Ｂ）Ａ−Ａ線に沿う断面図である。この半導体装置において、図１（Ａ）および（Ｂ）に示す半導体装置と異なる点は、グランド用の配線１２ｂの他端部上面にダミー柱状電極１７を設け、配線１２ｂの他端部端面およびダミー柱状電極１７の側面を露出させ、この露出面を含む保護膜８、上層絶縁膜６、ＳＯＩ集積回路部４、絶縁膜３およびシリコン基板２の側面からシリコン基板２の下面にかけて接続部材１６を設けた点である。この場合も、図１０（Ｂ）に示すように、接続部材１６の幅はグランド用の配線１０ｂの他端部端面の幅よりも小さくしているが、同じかそれよりも大きくしてもよい。

このように、この半導体装置では、グランド用の配線１２ｂの他端部上面にダミー柱状電極１７を設け、グランド用の配線１２ｂの他端部端面およびダミー柱状電極１７の側面を露出させ、この露出面に接続部材１６を設けているので、その間の接触面積を比較的大きくすることができ、ひいてはその間の接触抵抗を比較的小さくすることができる。

次に、この半導体装置の製造方法の一例について説明する。この場合、図４に示すような工程において、図１１に示すように、上部金属層１２ａ、１２ｂの接続パッド部つまり柱状電極１３ａ、１３ｂ形成領域および上部金属層１２ｂの他端部つまりダミー柱状電極１７形成領域に対応する部分におけるメッキレジスト膜２４に開口部２５ａ、２５ｂ、２５ｃを形成する。

この場合、グランド用の上部金属層１２ｂの他端部はダイシングストリート２１に対応する領域内の途中まで形成されているので、グランド用の上部金属層１２ｂの他端部に対応する部分に形成されたメッキレジスト膜２４の開口部２５ｃは、図１１において、ダイシングストリート２１の幅方向右端の両側に形成されている。

次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５ａ、２５ｂ、２５ｃ内の上部金属層１２ａ、１２ｂの接続パッド部上面および上部金属層１２ｂの他端部上面に柱状電極１３ａ、１３ｂおよびダミー柱状電極１７を形成する。この状態では、ダミー柱状電極１７は、図１１において、ダイシングストリート２１の幅方向右端の両側に形成されている。

そして、この半導体装置の製造方法では、図８に示すような工程において、図１２に示すよう、柱状電極１３ａ、１３ｂの上面に半田ボール１５ａ、１５ｂを形成するが、ダミー柱状電極１７の上面には半田ボールは形成しない。次に、図１３に示すように、ダイシングストリート２１に沿って、封止膜１４、保護膜８、上層絶縁膜６、ＳＯＩ集積回路部４、絶縁膜３およびウエハ状態のシリコン基板２を切断し、個々の半導体装置に分割する。

この場合、図１２に示すように、グランド用の配線１０ｂの他端部はダイシングストリート２１に対応する領域内の途中まで形成され、ダミー柱状電極１７はダイシングストリート２１の幅方向右端の両側に形成されているので、ダイシングストリート２１に沿って切断すると、図１３に示すように、ダイシングストリート２１に対応する領域内に形成されたグランド用の配線１０ｂおよびダミー柱状電極１７が切断されて除去され、当該切断面が露出される。この場合、ダミー柱状電極１７は平面的に見てそのほぼ半分が切断されて除去される。

次に、図１０（Ａ）および（Ｂ）に示すように、分割された半導体装置において、グランド用の配線１０ｂおよびダミー柱状電極１７の切断面を含む保護膜８、上層絶縁膜６、ＳＯＩ集積回路部４、絶縁膜３およびシリコン基板２の側面からシリコン基板２の下面にかけて、ディスペンサーを用いて銀ペースト等の導電性ペーストを塗布して硬化させることにより、接続部材１６を形成する。かくして、この実施形態における半導体装置が得られる。

ここで、柱状電極１３ａ、１３ｂの平面形状は、その上面に半田ボール１５ａ、１５ｂが形成されることから、一般的に円形状である。これに対し、ダミー柱状電極１７はその側面が露出される形状であればよいので、図１１に示す状態におけるダミー柱状電極１７の平面形状は円形状であってもよく、また正方形状、長方形状等であってもよい。

（Ａ）はこの発明の第１実施形態としての半導体装置の断面図、（Ｂ）はその右側面図。 図１に示す半導体装置の製造に際し、当初準備したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 （Ａ）はこの発明の第２実施形態としての半導体装置の断面図、（Ｂ）はその右側面図。 図１０に示す半導体装置の製造に際し、所定の断面図。 図１１に続く所定の工程の断面図。 図１２に続く工程の断面図。

符号の説明

１ ＳＯＩ基板
２ シリコン基板
３ 絶縁膜
４ ＳＯＩ集積回路部
５ａ、５ｂ 接続パッド
６ 上層絶縁膜
８ 保護膜
１０ａ、１０ｂ 配線
１３ａ、１３ｂ 柱状電極
１４ 封止膜
１５ａ、１５ｂ 半田ボール
１６ 接続部材
１７ ダミー柱状電極

Claims (9)

1. 半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられたＳＯＩ集積回路部と、前記ＳＯＩ集積回路部上に設けられた上層絶縁膜と、前記上層絶縁膜上に設けられたグランド用配線を含む複数の配線とを備えた半導体装置において、
   前記グランド用配線を含む前記配線の接続パッド部上に柱状電極が設けられており、
   前記柱状電極の周囲における前記上層絶縁膜上に封止膜が設けられており、
   前記グランド用配線の一の端部端面は前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜の側面と面一とされて露出され、この露出された前記グランド用配線の一の端部端面を含む前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜の側面から前記半導体基板の下面にかけて接続部材が設けられており、
   前記グランド用配線の一の端部上にダミー柱状電極がその側面を露出されて設けられ、この露出された前記ダミー柱状電極の側面に前記接続部材が接続されていることを特徴とする半導体装置。
2. 請求項１に記載の発明において、前記接続部材は導電性ペーストを硬化させたものからなることを特徴とする半導体装置。
3. 請求項１または２に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
4. ウエハ状態の半導体基板上に絶縁膜が形成され、前記絶縁膜上にＳＯＩ集積回路部が形成され、前記ＳＯＩ集積回路部上に上層絶縁膜が形成されたものを準備する工程と、
   前記上層絶縁膜上にグランド用配線を含む複数の配線を形成し、且つ、前記グランド用配線の一の端部をダイシングストリートに対応する領域内の途中まで形成する工程と、
   前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜を前記ダイシングストリートに沿って切断して、個々の半導体装置に分割し、且つ、前記ダイシングストリートに対応する領域内に形成された前記グランド用配線を切断して除去し、当該切断面を露出させる工程と、
   分割された前記半導体装置において、前記グランド用配線の切断面を含む前記半導体基板、前記絶縁膜、前記ＳＯＩ集積回路部および前記上層絶縁膜の側面から前記半導体基板の下面にかけて接続部材を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
5. 請求項４に記載の発明において、前記接続部材は、塗布された導電性ペーストを硬化させて形成することを特徴とする半導体装置の製造方法。
6. 請求項４に記載の発明において、前記グランド用配線を含む前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。
7. 請求項６に記載の発明において、前記柱状電極の周囲における前記上層絶縁膜上に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。
8. 請求項７に記載の発明において、前記柱状電極を形成する工程は、前記グランド用配線の一の端部上にダミー柱状電極を形成する工程を含み、前記切断工程は、前記ダイシングストリートに対応する領域内に形成された前記ダミー柱状電極を切断して除去し、当該切断面を露出させる工程を含み、前記接続部材を形成する工程は、前記ダミー柱状電極の切断面に前記接続部材を形成する工程を含むことを特徴とする半導体装置の製造方法。
9. 請求項７または８に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。

Images