JP2009152257A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009152257A JP2009152257A JP2007326676A JP2007326676A JP2009152257A JP 2009152257 A JP2009152257 A JP 2009152257A JP 2007326676 A JP2007326676 A JP 2007326676A JP 2007326676 A JP2007326676 A JP 2007326676A JP 2009152257 A JP2009152257 A JP 2009152257A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- columnar electrode
- integrated circuit
- ground wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 グランド用の配線10bの他端部端面は、シリコン基板2、絶縁膜3、SOI集積回路部4、上層絶縁膜6、保護膜8および封止膜14の側面と面一とされて露出されている。この露出されたグランド用の配線10bの他端部端面を含むシリコン基板2、絶縁膜3、SOI集積回路部4、上層絶縁膜6、保護膜8および封止膜14の側面からシリコン基板2の下面にかけては導電性ペーストからなる接続部材16が設けられている。これにより、単体の状態でシリコン基板2の下面をグランド電位とすることが可能であり、したがって単体の状態で特性評価を行なうことを可能となる。
【選択図】 図1
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記接続部材は導電性ペーストを硬化させたものからなることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記グランド用配線を含む前記配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項3に記載の発明において、前記柱状電極の周囲における前記上層絶縁膜上に封止膜が設けられていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記グランド用配線の一の端部上にダミー柱状電極がその側面を露出されて設けられ、この露出された前記ダミー柱状電極の側面に前記接続部材が接続されていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項4または5に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置の製造方法は、ウエハ状態の半導体基板上に絶縁膜が形成され、前記絶縁膜上にSOI集積回路部が形成され、前記SOI集積回路部上に上層絶縁膜が形成されたものを準備する工程と、前記上層絶縁膜上にグランド用配線を含む複数の配線を形成し、且つ、前記グランド用配線の一の端部をダイシングストリートに対応する領域内の途中まで形成する工程と、前記半導体基板、前記絶縁膜、前記SOI集積回路部および前記上層絶縁膜を前記ダイシングストリートに沿って切断して、個々の半導体装置に分割し、且つ、前記ダイシングストリートに対応する領域内に形成された前記グランド用配線を切断して除去し、当該切断面を露出させる工程と、分割された前記半導体装置において、前記グランド用配線の切断面を含む前記半導体基板、前記絶縁膜、前記SOI集積回路部および前記上層絶縁膜の側面から前記半導体基板の下面にかけて接続部材を形成する工程と、を有することを特徴とするものである。
請求項8に記載の発明に係る半導体装置の製造方法は、請求項7に記載の発明において、前記接続部材は、塗布された導電性ペーストを硬化させて形成することを特徴とするものである。
請求項9に記載の発明に係る半導体装置の製造方法は、請求項7に記載の発明において、前記グランド用配線を含む前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、請求項9に記載の発明において、前記柱状電極の周囲における前記上層絶縁膜上に封止膜を形成する工程を有することを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項10に記載の発明において、前記柱状電極を形成する工程は、前記グランド用配線の一の端部上にダミー柱状電極を形成する工程を含み、前記切断工程は、前記ダイシングストリートに対応する領域内に形成された前記ダミー柱状電極を切断して除去し、当該切断面を露出させる工程を含み、前記接続部材を形成する工程は、前記ダミー柱状電極の切断面に前記接続部材を形成する工程を含むことを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項10または11に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
図1(A)はこの発明の第1実施形態としての半導体装置の断面図を示し、図1(B)はその右側面図を示す。この場合、図1(A)は図1(B)のA−A線に沿う断面図である。この半導体装置は、一般的にはCSP(chip size package)と呼ばれるものであり、SOI基板1を備えている。
図10(A)はこの発明の第2実施形態としての半導体装置の断面図を示し、図10(B)はその右側面図を示す。この場合も、図10(A)は図10(B)A−A線に沿う断面図である。この半導体装置において、図1(A)および(B)に示す半導体装置と異なる点は、グランド用の配線12bの他端部上面にダミー柱状電極17を設け、配線12bの他端部端面およびダミー柱状電極17の側面を露出させ、この露出面を含む保護膜8、上層絶縁膜6、SOI集積回路部4、絶縁膜3およびシリコン基板2の側面からシリコン基板2の下面にかけて接続部材16を設けた点である。この場合も、図10(B)に示すように、接続部材16の幅はグランド用の配線10bの他端部端面の幅よりも小さくしているが、同じかそれよりも大きくしてもよい。
2 シリコン基板
3 絶縁膜
4 SOI集積回路部
5a、5b 接続パッド
6 上層絶縁膜
8 保護膜
10a、10b 配線
13a、13b 柱状電極
14 封止膜
15a、15b 半田ボール
16 接続部材
17 ダミー柱状電極
Claims (12)
- 半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられたSOI集積回路部と、前記SOI集積回路部上に設けられた上層絶縁膜と、前記上層絶縁膜上に設けられたグランド用配線を含む複数の配線とを備えた半導体装置において、前記グランド用配線の一の端部端面は前記半導体基板、前記絶縁膜、前記SOI集積回路部および前記上層絶縁膜の側面と面一とされて露出され、この露出された前記グランド用配線の一の端部端面を含む前記半導体基板、前記絶縁膜、前記SOI集積回路部および前記上層絶縁膜の側面から前記半導体基板の下面にかけて接続部材が設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記接続部材は導電性ペーストを硬化させたものからなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記グランド用配線を含む前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記柱状電極の周囲における前記上層絶縁膜上に封止膜が設けられていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記グランド用配線の一の端部上にダミー柱状電極がその側面を露出されて設けられ、この露出された前記ダミー柱状電極の側面に前記接続部材が接続されていることを特徴とする半導体装置。
- 請求項4または5に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- ウエハ状態の半導体基板上に絶縁膜が形成され、前記絶縁膜上にSOI集積回路部が形成され、前記SOI集積回路部上に上層絶縁膜が形成されたものを準備する工程と、
前記上層絶縁膜上にグランド用配線を含む複数の配線を形成し、且つ、前記グランド用配線の一の端部をダイシングストリートに対応する領域内の途中まで形成する工程と、
前記半導体基板、前記絶縁膜、前記SOI集積回路部および前記上層絶縁膜を前記ダイシングストリートに沿って切断して、個々の半導体装置に分割し、且つ、前記ダイシングストリートに対応する領域内に形成された前記グランド用配線を切断して除去し、当該切断面を露出させる工程と、
分割された前記半導体装置において、前記グランド用配線の切断面を含む前記半導体基板、前記絶縁膜、前記SOI集積回路部および前記上層絶縁膜の側面から前記半導体基板の下面にかけて接続部材を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項7に記載の発明において、前記接続部材は、塗布された導電性ペーストを硬化させて形成することを特徴とする半導体装置の製造方法。
- 請求項7に記載の発明において、前記グランド用配線を含む前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項9に記載の発明において、前記柱状電極の周囲における前記上層絶縁膜上に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項10に記載の発明において、前記柱状電極を形成する工程は、前記グランド用配線の一の端部上にダミー柱状電極を形成する工程を含み、前記切断工程は、前記ダイシングストリートに対応する領域内に形成された前記ダミー柱状電極を切断して除去し、当該切断面を露出させる工程を含み、前記接続部材を形成する工程は、前記ダミー柱状電極の切断面に前記接続部材を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項10または11に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326676A JP4987683B2 (ja) | 2007-12-19 | 2007-12-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326676A JP4987683B2 (ja) | 2007-12-19 | 2007-12-19 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152257A true JP2009152257A (ja) | 2009-07-09 |
JP4987683B2 JP4987683B2 (ja) | 2012-07-25 |
Family
ID=40921092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007326676A Expired - Fee Related JP4987683B2 (ja) | 2007-12-19 | 2007-12-19 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4987683B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623424A (zh) * | 2011-01-27 | 2012-08-01 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110951A (ja) * | 2000-10-04 | 2002-04-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置 |
JP2007019464A (ja) * | 2005-06-10 | 2007-01-25 | Casio Comput Co Ltd | 半導体装置の実装構造 |
-
2007
- 2007-12-19 JP JP2007326676A patent/JP4987683B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110951A (ja) * | 2000-10-04 | 2002-04-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置 |
JP2007019464A (ja) * | 2005-06-10 | 2007-01-25 | Casio Comput Co Ltd | 半導体装置の実装構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623424A (zh) * | 2011-01-27 | 2012-08-01 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4987683B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10930625B2 (en) | Semiconductor package and method of fabricating the same | |
US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
JP7201296B2 (ja) | 半導体装置およびその製造方法 | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
US10930615B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2008218494A (ja) | 半導体装置およびその製造方法 | |
JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
JP7230462B2 (ja) | 半導体装置およびその製造方法 | |
JP2008210828A (ja) | 半導体装置およびその製造方法 | |
JP2005158777A (ja) | 半導体装置及びその製造方法 | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPWO2015001662A1 (ja) | 半導体装置およびその製造方法 | |
JP4168494B2 (ja) | 半導体装置の製造方法 | |
JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281896A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2013026367A (ja) | 半導体装置及びその製造方法 | |
JP4038692B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008016527A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |